JP2004241780A - 選択的ディスポーザブルスペーサー技術を使用する半導体集積回路の製造方法及びそれによって製造される半導体集積回路 - Google Patents

選択的ディスポーザブルスペーサー技術を使用する半導体集積回路の製造方法及びそれによって製造される半導体集積回路 Download PDF

Info

Publication number
JP2004241780A
JP2004241780A JP2004029903A JP2004029903A JP2004241780A JP 2004241780 A JP2004241780 A JP 2004241780A JP 2004029903 A JP2004029903 A JP 2004029903A JP 2004029903 A JP2004029903 A JP 2004029903A JP 2004241780 A JP2004241780 A JP 2004241780A
Authority
JP
Japan
Prior art keywords
region
film
opening
pattern
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004029903A
Other languages
English (en)
Other versions
JP4574182B2 (ja
Inventor
Soin Ri
相殷 李
Junko So
潤洽 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004241780A publication Critical patent/JP2004241780A/ja
Application granted granted Critical
Publication of JP4574182B2 publication Critical patent/JP4574182B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/46—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with an inter-gate dielectric layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/47—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a floating-gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

【課題】 信頼性を改善できる選択的なディスポーザブルスペーサー技術を使用して半導体集積回路を製造する方法及びそれを利用して製造される半導体集積回路を提供する。
【解決手段】 本発明の方法は、半導体基板上に複数の平行なゲートパターンを形成することを備える。ゲートパターン間の領域は、第１幅を有する第１開口部及び第１幅よりも大きい第２幅を有する第２開口部で構成される。第２開口部の側壁上にスペーサーを形成すると同時に第１開口部を満たすスペーサー膜パターンを形成する。スペーサーを選択的に除去して第１開口部の側壁を露出させる。半導体集積回路はスペーサーの除去に起因して拡張された広い開口部と調和しスペーサー膜パターンで満たされた狭くて深い開口部を備える。
【選択図】 図５０

Description

本発明は、半導体集積回路の製造方法及びそれによって製造される半導体集積回路に関する。特に、選択的なディスポーザブルスペーサー技術を使用する半導体集積回路の製造方法及びそれよって製作される半導体集積回路（Ｍｅｔｈｏｄ ｏｆ ｆａｂｒｉｃａｔｉｎｇ ａ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ ｕｓｉｎｇ ａ ｓｅｌｅｃｔｉｖｅ ｄｉｓｐｏｓａｂｌｅ ｓｐａｃｅｒ ｔｅｃｈｎｉｑｕｅ ａｎｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ ｆａｂｒｉｃａｔｅｄ ｔｈｅｒｅｂｙ）に関する。
ＭＯＳトランジスターは、バイポーラートランジスターと比べていろいろな長所がある。例えば、前記ＭＯＳトランジスターは、高集積度（ｈｉｇｈ ｉｎｔｅｇｒａｔｉｏｎ ｄｅｎｓｉｔｙ）、低電力消耗（ｌｏｗ ｐｏｗｅｒ ｃｏｎｓｕｍｐｔｉｏｎ）及び低動作電圧（ｌｏｗ ｏｐｅｒａｔｉｎｇ ｖｏｌｔａｇｅ）を有する半導体集積回路を具現するのに適している。従って、ほとんどの半導体集積回路には、スイッチング素子として前記ＭＯＳトランジスターを幅広く採択している。
一方、前記半導体集積回路の集積度が増加するにつれて、前記ＭＯＳトランジスターは、ますます小さくなる。従って、前記ＭＯＳトランジスターの電気的特性及び信頼性が低下して前記半導体集積回路の誤動作（ｍａｌｆｕｎｃｔｉｏｎ）を誘発させる。例えば、前記半導体集積回路の高集積化に対する試しは、前記ＭＯＳトランジスターのゲート電極の線幅、及びそれらのソース／ドレーン領域の接合深さを減少させる結果を招く。この場合、前記ゲート電極及び前記ソース／ドレーン領域の電気的な抵抗が増加し、前記ＭＯＳトランジスターの信頼性（例えば、ホットキャリアー効果及び短いチャンネル効果）及び電気的な特性（例えば、信号遅延時間）が低下される。このような問題点を改善するために、サリサイド技術（ＳＡＬＩＣＩＤＥ ｔｅｃｈｎｉｑｕｅ；ｓｅｌｆ−ａｌｉｇｎｅｄ ｓｉｌｉｃｉｄｅ ｔｅｃｈｎｉｑｕｅ）及びＬＤＤ型のソース／ドレーン構造が前記ＭＯＳトランジスターの製造に幅広く使用されている。前記ＬＤＤ型のソース／ドレーン構造及び前記サリサイド技術を具現するためには、前記ＭＯＳトランジスターのゲート電極の側壁上にゲートスペーサーを形成しなければならない。
前記ゲートスペーサーを使用する半導体素子の製造技術は、米国特許第６，０４３，５３７号に「磁気整列シリサイドを使用するインべディドメモリーロジック素子及びその製造方法（Ｅｍｂｅｄｄｅｄ ｍｅｍｏｒｙ ｌｏｇｉｃ ｄｅｖｉｃｅ ｕｓｉｎｇ ｓｅｌｆ−ａｌｉｇｎｅｄ ｓｉｌｉｃｉｄｅ ａｎｄ ｍａｎｕｆａｃｔｕｒｉｎｇ ｍｅｔｈｏｄ ｔｈｅｒｅｆｏｒ）」という題目でジョン（Ｊｕｎ）などに開示されている。前記米国特許第６，０４３，５３７号による半導体素子の製造方法は、ＤＲＡＭセルアレイ領域及び周辺回路領域を有する半導体基板を備えることを含む。前記半導体基板に活性領域を形成する。前記ＤＲＡＭセルアレイ領域及び周辺回路領域内にそれぞれワードライン及びゲート電極を形成する。前記ワードラインは、前記ＤＲＡＭセルアレイ領域内の前記活性領域の上部を横切るように形成され、前記ゲート電極は、前記周辺回路領域内の前記活性領域の上部を横切るように形成される。続いて、前記ワードライン及びゲート電極をイオン注入マスクとして使用して前記活性領域内に不純物イオンを注入して低濃度ソース／ドレーン領域を形成する。その結果、前記ＤＲＡＭセルアレイ領域内の前記各活性領域に共通低濃度ドレーン領域と第１低濃度ソース領域及び第２低濃度ソース領域が形成される。前記第１低濃度ソース領域及び第２低濃度ソース領域は、ＤＲＡＭセルのストレージノード接合に当る。
前記低濃度ソース／ドレーン領域を有する半導体基板の全面上にコンフォーマルな（ｃｏｎｆｏｒｍａｌ）スペーサー膜を形成する。前記スペーサー膜上にフォトレジストパターンを形成する。前記フォトレジストパターンは、前記第１低濃度ソース領域及び第２低濃度ソース領域の上部に形成される。前記フォトレジストパターンをエッチングマスクとして使用して前記スペーサー膜を異方性エッチングする。これによって、前記ワードライン及びゲート電極の側壁上にスペーサーが形成される。しかし、前記第１低濃度ソース領域及び第２低濃度ソース領域上の前記コンフォーマルなスペーサー膜は、フォトレジストパターンに起因して異方性エッチングされない。これによって、前記第１低濃度ソース領域及び第２低濃度ソース領域上にサリサイド防止パターン（ｓａｌｉｃｉｄｅ ｂｌｏｋｉｎｇ ｐａｔｔｅｒｎｓ）の役割をするスペーサー膜パターンが形成される。前記フォトレジストパターンを除去した後に、前記ワードライン、前記ゲート電極、前記スペーサー及び前記サリサイド防止パターンをイオン注入マスクとして使用して前記活性領域内に不純物イオンを注入して高濃度ソース／ドレーン領域を形成する。その結果、前記周辺回路領域内の前記活性領域にＬＤＤ型のソース／ドレーン領域が形成され、前記ＤＲＡＭセルアレイ領域内の前記活性領域にＬＤＤ型の共通ドレーン領域が形成される。
続いて、前記ＬＤＤ型のソース／ドレーン領域を有する半導体基板の全面上に金属膜を形成し、前記金属膜を熱処理して金属シリサイド膜を形成する。その結果、前記金属シリサイド膜は、前記ワードライン、前記共通ドレーン領域、前記ゲート電極及び前記周辺回路領域内の前記ソース／ドレーン領域上に選択的に形成される。つまり、前記ストレージノード、すなわち前記第１低濃度ソース領域及び第２低濃度ソース領域上には、前記金属シリサイド膜が形成されない。
結果的に、前記米国特許第６，０４３，５３７号によれば、前記ストレージノード接合を通って流れる漏洩電流を減少させることができる。
さらに、前記スペーサーを利用して磁気整列コンタクトホールを形成する方法が最近広く使用されている。この場合、前記スペーサーは、一般的な層間絶縁膜に対してエッチング選択比を有する絶縁膜（例えばシリコン窒化膜）で形成される。
しかし、前記ワードラインのような配線間の間隔がさらに狭くなると、前記磁気整列コンタクトホールによって露出される前記ソース／ドレーン領域の実際の面積は前記スペーサーの存在に起因して著しく減少する。これにより、ディスポーザブルスペーサー（ｄｉｓｐｏｓａｂｌｅ ｓｐａｃｅｒ）を使用して半導体素子を製造する方法が提案されている。
それにもかかわらず、前記ディスポーザブルスペーサーを高集積フラッシュメモリー素子のような半導体素子に適用するのにいろいろの制約がある。これによって、高集積半導体素子に適用できるディスポーザブルスペーサー技術の持続的な研究が要求される。
米国特許第６，０４３，５３７号明細書
本発明が解決しようとする技術的課題は、信頼性を改善できる選択的なディスポーザブルスペーサー技術（ｓｅｌｅｃｔｉｖｅ ｄｉｓｐｏｓａｂｌｅ ｓｐａｃｅｒ ｔｅｃｈｎｉｑｕｅ）を使用して半導体集積回路を製造する方法及びそれを利用して製造される半導体集積回路を提供することである。
本発明が解決しようとする他の技術的課題は、ボイドが形成されるのを防げる選択的なディスポーザブルスペーサー技術を使用して高集積フラッシュメモリー素子を製造する方法及びそれを利用して製造される高集積フラッシュメモリー素子を提供することである。
前記技術的な課題を解決するために本発明は、半導体集積回路の製造方法及びそれを利用して製造される半導体集積回路を提供する。
前記半導体集積回路の製造方法は、半導体基板の所定領域に素子分離膜を形成して第１活性領域及び第２活性領域を限定することを含む。前記第１活性領域を横切り複数の第１平行なゲートパターンが形成される。前記第１ゲートパターン間の領域は、第１幅を有する第１開口部及び前記第１幅よりも大きい第２幅を有する第２開口部を含む。前記第１開口部によって露出されている前記素子分離膜を選択的に除去する。前記第２活性領域を横切り第２ゲートパターンが形成される。前記第２ゲートパターンの両サイドに位置する前記第２活性領域に低濃度ソース／ドレーン領域を形成する。前記第２開口部の側壁及び前記第２ゲートパターンの側壁上にスペーサーを形成する。この時、前記第１開口部を満たすスペーサー膜パターンが前記スペーサーと同時に形成される。前記第２活性領域に、前記低濃度ソース／ドレーン領域に隣接した高濃度ソース／ドレーン領域を形成して前記低濃度ソース／ドレーン領域及び前記高濃度ソース／ドレーン領域を含むＬＤＤ型のソース／ドレーン領域を形成する。続いて、前記スペーサーを除去して前記第２開口部の側壁及び前記第２ゲートパターンの側壁を露出させる。前記スペーサーを除去する間に前記第１開口部内にリセスされている（凹みを形成しておく）スペーサー膜パターンが残存する。前記リセスされているスペーサー膜パターンを有する半導体基板の全面上にコンフォーマルなエッチング阻止膜を形成する。
前記第２ゲートパターンを形成する前に、前記第１開口部によって露出されている前記半導体基板の表面にライン形態の（ｌｉｎｅ−ｓｈａｐｅｄ）第１不純物領域を形成する。続いて、前記第２開口部によって露出されている前記第１活性領域の表面にアイランド形態の（ｉｓｌａｎｄ−ｓｈａｐｅｄ）第２不純物領域を形成する。前記第１不純物領域及び第２不純物領域は、単一イオン注入工程を使用して同時に形成されることもある。
前記半導体集積回路は、半導体基板上に形成されて第１活性領域及び第２活性領域を限定する素子分離膜を含む。前記第１活性領域を横切り複数の第１平行なゲートパターンが配置される。前記第１ゲートパターンとの間の領域は、第１幅を有する第１開口部及び前記第１幅よりも大きい第２幅を有する第２開口部で構成される。前記第２活性領域を横切り第２ゲートパターンが配置される。前記第１開口部は、リセスされているスペーサー膜パターンで満たされる。前記第２ゲートパターンの両サイドに位置する前記第２活性領域にＬＤＤ型のソース／ドレーン領域が形成される。前記リセスされているスペーサー膜パターン及び前記ＬＤＤ型のソース／ドレーン領域を有する半導体基板の全面はコンフォーマルなエッチング阻止膜で覆われる。
さらに、前記第１開口部下部の前記半導体基板の表面にライン形態の第１不純物領域が形成される。また、前記第２開口部下部の前記第１活性領域の表面にアイランド形態の第２不純物領域が形成される。結果的に、前記第１不純物領域は、前記リセスされているスペーサー膜パターンで覆われる。
前記他の技術的課題を解決するために本発明は、フラッシュメモリー素子の製造方法及びそれを利用して製造されるフラッシュメモリー素子を提供する。
前記フラッシュメモリー素子の製造方法は、セルアレイ領域及び周辺回路領域を有する半導体基板を備えることを含む。前記半導体基板の所定領域に素子分離膜を形成して前記セルアレイ領域及び前記周辺回路領域内にそれぞれセル活性領域及び周辺回路活性領域を限定する。前記セルアレイ領域及び前記周辺回路領域上にそれぞれ積層ゲート膜（ｓｔａｃｋｅｄ ｇａｔｅ ｌａｙｅｒ）及び周辺回路ゲート膜を形成する。前記積層ゲート膜をパターニングして前記セル活性領域の上部を横切る複数の平行した積層ゲートパターン（ｐａｒａｌｌｅｌ ｓｔａｃｋｅｄ ｇａｔｅ ｐａｔｔｅｒｎｓ）を形成する。前記積層ゲートパターン間の領域は、第１幅を有する第１開口部及び前記第１幅よりも大きい第２幅を有する第２開口部を含む。前記第１開口部によって露出されている前記素子分離膜を選択的に除去する。前記周辺回路ゲート膜をパターニングして前記周辺回路活性領域の上部をそれぞれ横切る周辺回路ゲート電極を形成する。前記周辺回路ゲート電極をイオン注入マスクとして使用して前記周辺回路活性領域内に不純物イオンを注入する。その結果、前記周辺回路活性領域に低濃度ソース／ドレーン領域が形成される。前記第２開口部の側壁及び前記周辺回路ゲート電極の側壁上にスペーサーを形成する。この時、前記第１開口部を満たすスペーサー膜パターンが前記スペーサーと同時に形成される。前記周辺回路ゲート電極及びその側壁を覆う前記スペーサーをイオン注入マスクとして使用して前記周辺回路活性領域に高濃度ソース／ドレーン領域を形成して前記低濃度ソース／ドレーン領域及び前記高濃度ソース／ドレーン領域を含むＬＤＤ型のソース／ドレーン領域を形成する。前記スペーサーを除去して前記第２開口部の側壁、前記周辺回路ゲート電極の側壁を露出させる。前記スペーサーを除去する間、前記第１開口部内にリセスされているスペーサー膜パターンが残存する。前記リセスされているスペーサー膜パターンを有する半導体基板の全面上にコンフォーマルなエッチング阻止膜を形成する。
さらに、前記周辺回路ゲート電極を形成する前に、前記第１開口部によって露出されている前記半導体基板の表面及び前記第２開口部によって露出されている前記セル活性領域の表面にそれぞれライン形態の共通ソース領域及びアイランド形態のドレーン領域を形成する。結果的に、前記共通ソース領域は、前記スペーサー膜パターンで覆われる。
前記フラッシュメモリー素子は、セルアレイ領域及び周辺回路領域を有する半導体基板を含む。前記半導体基板の所定領域に素子分離膜が形成される。前記素子分離膜は、前記セルアレイ領域及び前記周辺回路領域内にそれぞれセル活性領域及び周辺回路活性領域を限定する。前記セル活性領域を横切り複数の平行な積層ゲートパターンが配置される。前記積層ゲートパターン間の領域は、第１幅を有する第１開口部及び前記第１幅よりも大きい第２幅を有する第２開口部を含む。前記周辺回路活性領域を横切り周辺回路ゲート電極が配置される。前記第１開口部は、リセスされているスペーサー膜パターンで満たされる。前記周辺回路ゲート電極の両サイドに位置する前記周辺回路活性領域にＬＤＤ型のソース／ドレーン領域が形成される。前記リセスされているスペーサー膜パターン及び前記ＬＤＤ型のソース／ドレーン領域を有する半導体基板の全面は、コンフォーマルなエッチング阻止膜で覆われる。
さらに、前記第１開口部下部の前記半導体基板の表面にライン形態の共通ソース領域が形成される。また、前記第２開口部下部の前記セル活性領域の表面にアイランド形態のドレーン領域が形成される。結果的に、前記共通ソース領域は、前記リセスされているスペーサー膜パターンで覆われる。
前述したように本発明によると、積層ゲートパターンの側壁及び周辺回路ゲート電極の側壁上に形成されているスペーサーは、周辺回路領域内にＬＤＤ型のソース／ドレーン領域を形成した後に除去される反面に、前記積層ゲートパターン間の領域のうち、狭い開口部は、リセスされているスペーサー膜パターンで満たされる。これにより、ソース／ドレーン領域を露出させる金属コンタクトホールの幅を最大化させることができ、前記狭い開口部内にボイドが形成されることを防ぐことができる。結果的に、信頼性のある高集積フラッシュメモリー素子を具現することが可能である。
以下、添付した図面を参照して本発明の実施例をＮＯＲ型フラッシュメモリー素子を例えにして詳しい説明をすることにする。しかし、本発明はここで説明される実施例に限定されず他の形態で具体化されることもある。むしろ、ここで紹介される実施例は開示された内容が徹底的で完全になるよう、そして当業者に本発明の思想が充分に伝達できるように提供されるものである。例えば、本発明は、本発明の思想及び範囲内でＮＡＮＤ型フラッシュメモリー素子にも適用されることができる。図面において、層及び領域の厚さは、明確性を伴うために誇張されたものである。また、層が他の層または基板「上」にあると言及される場合、それは他の層、または基板上に直接形成されることができるか、またはそれらの間に第３の層が介在されることもある。明細書全体にかけて同一な参照番号は、同一な構成要素を示す。
図１は、本発明の実施例によるＮＯＲ型フラッシュメモリー素子の平面図であり、図５０、図５１、図５２及び図５３はそれぞれ図１の切断線Ｉ−Ｉ’、II−II’、III−III’及びIV−IV’に沿って示された断面図である。
図１、図５０、図５１、図５２及び図５３を参照すると、半導体基板１は、セルアレイ領域Ａ及び前記セルアレイ領域Ａを覆いかぶす周辺回路領域Ｂを有する。前記周辺回路領域Ｂは、高電圧ＭＯＳトランジスター領域、または低電圧ＭＯＳトランジスター領域に該当することができる。本実施例で、前記周辺回路領域Ｂは、説明の便宜を図るためにＮＭＯＳトランジスター領域であることとして仮定する。前記半導体基板１の所定領域に素子分離膜が配置される。前記素子分離膜は、前記セルアレイ領域Ａ及び周辺回路領域Ｂ内にそれぞれ第１活性領域及び第２活性領域を限定する。さらに具体的に、前記素子分離膜は、前記セルアレイ領域Ａ及び前記周辺回路領域Ｂにそれぞれセル活性領域（図１の３７ｃ）及び周辺回路活性領域（図１の３７ｐ）を限定する。望ましくは、前記素子分離膜は、前記セルアレイ領域Ａ内に形成されたセル素子分離膜３９ｂ及び前記周辺回路領域Ｂ内に形成された周辺回路素子分離膜３９ａを含む。この場合、前記セル素子分離膜３９ｂは、図５０に示されたように前記周辺回路素子分離膜３９ａと比べて相対的に浅いのが望ましい。
前記セル活性領域３７ｃを横切り複数の第１平行なゲートパターン５２ａ、つまり積層ゲートパターンが配置される。前記積層ゲートパターン５２ａのそれぞれは順に積層されたトンネル酸化膜パターン１９ａ、浮遊ゲートＦＧ、ゲート層間誘電膜４７及び制御ゲート電極ＣＧを含む。前記制御ゲート電極ＣＧは、図１及び図５２に示されたように前記セル活性領域３７ｃ及びそれらの間のセル素子分離膜３９ｂの上部を横切るように配置される。また、前記浮遊ゲートＦＧは、前記制御ゲート電極ＣＧ及び前記セル活性領域３７ｃ間に介在される。前記制御ゲート電極ＣＧのそれぞれは順に積層された第１制御ゲート電極４９ｃ及び第２制御ゲート電極５１ｃを含み、前記浮遊ゲートＦＧのそれぞれは順に積層された下部浮遊ゲート２１ｆ及び上部浮遊ゲート４１ｆを含む。
一方、前記積層ゲートパターン５２ａ間の領域は、第１幅Ｓ１を有する第１開口部（ｆｉｒｓｔ ｓｐａｃｅｓ）及び前記第１幅Ｓ１よりも大きい第２幅Ｓ２を有する第２開口部（ｓｅｃｏｎｄ ｓｐａｃｅｓ）を含む。前記第１開口部は、リセスされているスペーサー膜パターン６５ａで満たされる。前記リセスされているスペーサー膜パターン６５ａ下部の前記半導体基板の表面には、ライン形態の第１不純物領域５５、つまり共通ソース領域が形成される。結果的に、前記共通ソース領域５５は、前記リセスされているスペーサー膜パターン６５ａで覆われる。この場合、前記リセスされているスペーサー膜パターン６５ａは、図５１に示されたように前記セル活性領域３７ｃ間のセル素子分離膜が除去された領域を満たす。また、前記第２開口部下部の前記セル活性領域３７ｃの表面には、アイランド形態の第２不純物領域５７、つまりドレーン領域が形成される。
前記周辺回路活性領域３７ｐを横切り周辺回路ゲート電極Ｇが配置される。前記周辺回路ゲート電極Ｇは、順に積層されている下部ゲート電極１５ｈ、第１上部ゲート電極４１ｈ及び第２上部ゲート電極５１ｈを含む。前記周辺回路ゲート電極Ｇ及び前記周辺回路活性領域３７ｐとの間には、ゲート絶縁膜１１ｂが介在される。前記ゲート絶縁膜１１ｂは、高電圧ゲート絶縁膜、または低電圧ゲート絶縁膜に該当することもできる。
前記周辺回路活性領域３７ｐにＬＤＤ型のソース／ドレーン領域（ＬＤＤ−ｔｙｐｅ ｓｏｕｒｃｅ／ｄｒａｉｎ ｒｅｇｉｏｉｎｓ）が形成される。前記ＬＤＤ型のソース／ドレーン領域は、前記周辺回路ゲート電極Ｇの両サイドに形成される。前記ＬＤＤ型のソース／ドレーン領域のそれぞれは前記周辺回路ゲート電極Ｇに隣接した低濃度ソース／ドレーン領域６１及び前記低濃度ソース／ドレーン領域６１に隣接した高濃度ソース／ドレーン領域６９を含む。
前記リセスされているスペーサー膜パターン６５ａ及び前記共通ソース領域５５との間にストレス緩衝酸化膜（ｓｔｒｅｓｓ ｂｕｆｆｅｒ ｏｘｉｄｅ ｌａｙｅｒ）６３が介在されることができる。前記ストレス緩衝酸化膜６３は、延長されて前記積層ゲートパターン５２ａ、前記ドレーン領域５７、前記素子分離膜３９ａ，３９ｂ、前記ＬＤＤ型のソース／ドレーン領域及び前記周辺回路ゲート電極Ｇをかぶす。前記ストレス緩衝酸化膜６３は、前記リセスされているスペーサー膜パターン６５ａの物理的ストレス（ｐｈｙｓｉｃａｌ ｓｔｒｅｓｓ）を緩和させる（ａｌｌｅｖｉａｔｅ）ための物質膜である。
さらに、前記リセスされているスペーサー膜パターン６５ａを有する半導体基板の全面は、コンフォーマルなエッチング阻止膜７１で覆われる。前記コンフォーマルなエッチング阻止膜７１は、層間絶縁膜７３で覆われる。前記エッチング阻止膜７１は、前記層間絶縁膜に対してエッチング選択比を有する絶縁膜であることが望ましい。例えば、前記エッチング阻止膜７１は、シリコン窒化膜であることもある。この場合、前記ストレス緩衝酸化膜６３は、前記エッチング阻止膜７１及び前記リセスされているスペーサー膜パターン６５ａ下部に位置する。
前記ＬＤＤ型のソース／ドレーン領域及び前記周辺回路ゲート電極Ｇは、前記層間絶縁膜７３及び前記エッチング阻止膜７１を貫通する第１金属コンタクトホール７５によって露出される。また、前記ドレーン領域５７は、前記層間絶縁膜７３及び前記エッチング阻止膜７１を貫通する第２金属コンタクトホール７７によって露出される。前記ドレーン領域５７にプラグイオン注入領域７８が追加で形成されることもできる。前記プラグイオン注入領域７８は、前記第２金属コンタクトホール７７と磁気整列される。前記第１金属コンタクトホール７５及び第３金属コンタクトホール７７は、それぞれ第１金属コンタクトプラグ７９ａ及び第２金属コンタクトプラグ７９ｂで満たされる。前記層間絶縁膜７３上に前記第１金属コンタクトプラグ７９ａ及び第２金属コンタクトプラグ７９ｂをかぶす金属配線８１ａ、８１ｂが配置される。
次に、本発明の実施例によるフラッシュメモリー素子の製造方法を説明する。
図２、図６、図１０、図１４、図１８、図２２、図２６、図３０、図３４、図３８、図４２、図４６及び図５０は、図１の切断線Ｉ−Ｉ’に沿って示された断面図であり、図３、図７、図１１、図１５、図１９、図２３、図２７、図３１、図３５、図３９、図４３、図４７及び図５１は、図１の切断線II−II’に沿って示された断面図である。また、図４、図８、図１２、図１６、図２０、図２４、図２８、図３２、図３６、図４０、図４４、図４８及び図５２は、図１の切断線III−III’に沿って示された断面図であり、図５、図９、図１３、図１７、図２１、図２５、図２９、図３３、図３７、図４１、図４５、図４９及び図５３は図１の切断線IV−IV’沿って示された断面図である。
図１、図２、図３、図４及び図５を参照すると、Ｐ型シリコンウエハーのような半導体基板１を備える。前記半導体基板１は、セルアレイ領域Ａ及び周辺回路領域Ｂを有する。前記周辺回路領域は、高電圧ＭＯＳトランジスター領域、または低電圧ＭＯＳトランジスター領域に該当することができる。本実施例で、前記周辺回路領域Ｂは、説明の便宜を図るたにＮＭＯＳトランジスター領域であると仮定する。前記半導体基板１上にゲート絶縁膜１１及び下部ゲート導電膜１５を順に形成する。前記下部ゲート導電膜１５は、ドーピングされたポリシリコン膜で形成することができる。前記下部ゲート導電膜１５及び前記ゲート絶縁膜１１をパターニングして前記セルアレイ領域Ａ内の前記半導体基板１を露出させる。前記露出されている半導体基板１上に選択的にトンネル絶縁膜１９及び下部浮遊ゲート膜２１を順に形成する。前記トンネル絶縁膜１９は、熱酸化膜で形成することができる。前記下部浮遊ゲート膜２１は、ドーピングされたポリシリコン膜で形成することができる。
図１、図６、図７、図８及び図９を参照すると、前記下部浮遊ゲート膜２１及び前記下部ゲート導電膜１５を有する半導体基板の全面上に研磨阻止膜（ｐｏｌｉｓｈｉｎｇ ｓｔｏｐ ｌａｙｅｒ）及びハードマスク膜を順に形成する。前記研磨阻止膜及び前記ハードマスク膜は、それぞれシリコン窒化膜及びＣＶＤ酸化膜で形成することが望ましい。前記研磨阻止膜を形成する前に緩衝酸化膜（ｂｕｆｆｅｒ ｏｘｉｄｅ ｌａｙｅｒ）を追加で形成することができる。前記緩衝酸化膜は、前記研磨阻止膜に起因する物理的ストレスを緩和させるストレス緩衝膜の役割をする。
前記ハードマスク膜、研磨阻止膜、緩衝酸化膜、下部浮遊ゲート膜２１、下部ゲート導電膜、トンネル酸化膜パターン１９ａ及びゲート絶縁膜１１をパターニングして前記セルアレイ領域Ａ及び前記周辺回路領域Ｂ内にそれぞれ第１トレンチマスクパターン３３ａ及び第２トレンチマスクパターン３３ｂを形成する。その結果、前記第１トレンチマスクパターン３３ａのそれぞれは順に積層されたトンネル酸化膜パターン１９ａ、下部浮遊ゲートパターン２１ａ、緩衝酸化膜パターン２７ａ、研磨阻止膜パターン２９ａ及びハードマスクパターン３１ａを含み、前記第２トレンチマスクパターン３３ｂは順に積層されたゲート絶縁膜パターン１１ｂ、下部ゲート導電膜パターン１５ｂ、緩衝酸化膜パターン２７ｂ、研磨阻止膜パターン２９ｂ及びハードマスクパターン３１ｂを含む。
図１，図１０，図１１，図１２及び図１３を参照すると、前記セルアレイ領域Ａをかぶすフォトレジストパターン３５を形成する。前記フォトレジストパターン３５及び前記第２トレンチマスクパターン３３ｂをエッチングマスクとして使用して前記半導体基板１をエッチングして前記周辺回路領域Ｂ内に予備周辺回路トレンチ領域（ｐｒｅｌｉｍｉｍｎａｒｙ ｐｅｒｉｐｈｅｒａｌ ｃｉｒｃｕｉｔ ｔｒｅｎｃｈ ｒｅｇｉｏｎ）３７ａを形成する。続いて、前記フォトレジストパターン３５を除去する。
図１、図１４、図１５、図１６及び図１７を参照すると、前記第１トレンチマスクパターン３３ａ及び第２トレンチマスクパターン３３ｂをエッチングマスクとして使用して前記半導体基板１をまたエッチングする。その結果、前記周辺回路領域Ｂ内に前記予備周辺回路トレンチ領域３７ａよりも深い周辺回路トレンチ領域３７ａ’が形成され、前記セルアレイ領域Ａ内に前記周辺回路トレンチ領域３７ａ’よりも浅いセルトレンチ領域３７ｂが形成される。前記セルトレンチ領域３７ｂは、前記セルアレイ領域Ａ内にセル活性領域３７ｃを限定し、前記周辺回路トレンチ領域３７ａ’は、前記周辺回路領域Ｂ内に周辺回路活性領域３７ｐを限定する。
前記周辺回路トレンチ領域３７ａ’は、後続工程で形成される周辺回路ＭＯＳトランジスターの素子分離特性を改善させるのに適した充分な深さ（ｓｕｆｆｉｃｉｅｎｔ ｄｅｐｔｈ）を有するように形成されることが望ましい。これに反して、前記セルトレンチ領域３７ｂは、後続工程で形成される共通ソース領域を形成するのに適した浅い深さを有しなければならない。結果的に、前記周辺回路トレンチ領域３７ａ’は、前記セルトレンチ領域３７ｂよりも深いことが望ましい。
しかし、前記トレンチ領域３７ａ’，３７ｂは、図１０、図１１、図１２及び図１３に示された前記フォトレジストパターン３５の使用なしで１回のエッチング工程（ａ ｓｉｎｇｌｅ ｓｔｅｐ ｏｆ ｅｔｃｈｉｎｇ ｐｒｏｃｅｓｓ）で形成されることもできる。この場合、前記セルトレンチ領域３７ｂは、前記周辺回路トレンチ領域３７ａ’と同一な深さを有する。
図１、図１８、図１９、図２０及び図２１を参照すると、通常の方法を使用して前記セルトレンチ領域３７ｂ及び前記周辺回路トレンチ領域３７ａ’内にそれぞれセル素子分離膜３９ｂ及び周辺回路素子分離膜３９ａを形成する。その結果、前記ハードマスクパターン３１ａ、３１ｂは、前記素子分離膜３９ａ、３９ｂを形成する間に除去されて前記研磨阻止膜パターン２９ａ、２９ｂを露出させる。前記素子分離膜３９ａ、３９ｂは、図１８、図１９、図２０及び図２１に示されたようにリセスされて前記下部浮遊ゲートパターン２１ａの上部面と同一な高さを有することが望ましい。
図１、図２２、図２３、図２４及び図２５を参照すると、前記研磨阻止膜パターン２９ａ、２９ｂ及び前記緩衝酸化膜パターン２７ａ、２７ｂを除去して前記下部浮遊ゲートパターン２１ａ及び前記下部ゲート導電膜パターン１５ｂを露出させる。前記研磨阻止膜パターン２９ａ，２９ｂ及び前記緩衝酸化膜パターン２７ａ，２７ｂが除去された半導体基板の全面上に導電膜を順に形成する。前記導電膜は、ドーピングされているポリシリコン膜で形成することが望ましい。前記導電膜をパターニングして前記下部浮遊ゲートパターン２１ａをかぶす上部浮遊ゲートパターン４１ａを形成すると同時に前記周辺回路領域Ｂをかぶす第１上部ゲート導電膜４１ｂを形成する。前記上部浮遊ゲートパターン４１ａは、前記下部浮遊ゲートパターン２１ａよりも広い幅を有するよう形成されることが望ましい。
続いて、前記上部浮遊ゲートパターン４１ａ及び前記第１上部ゲート導電膜４１ｂを有する半導体基板の全面上にゲート層間誘電膜（ｉｎｔｅｒ−ｇａｔｅ ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ）４７及び導電膜４９を順に形成する。前記導電膜４９は、ドーピングされているポリシリコン膜で形成することができる。
図１、図２６、図２７、図２８及び図２９を参照すると、前記導電膜４９及び前記ゲート層間誘電膜４７をパターニングして前記周辺回路領域Ｂ上の前記第１上部ゲート導電膜４１ｂを露出させる。その結果、前記セルアレイ領域Ａ上に第１制御ゲート導電膜４９ａが形成され、前記第１制御ゲート導電膜４９ａの下部に前記ゲート層間誘電膜４７が残存する。前記第１制御ゲート導電膜４９ａを有する半導体基板の全面上に導電膜５１を形成する。前記導電膜５１は、ドーピングされたポリシリコン膜よりも低い比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）を有する導電膜で形成することが望ましい。例えば、前記導電膜５１は、タングステンシリサイド膜のような金属シリサイド膜で形成することができる。前記セルアレイ領域Ａ上の前記導電膜５１は、第２制御ゲート導電膜に該当し、前記周辺回路領域Ｂ上の前記導電膜５１は、第２上部ゲート導電膜に該当する。前記導電膜５１を形成する工程は、省略することもできる。
前記セルアレイ領域Ａ内で、前記下部浮遊ゲートパターン２１ａ、前記上部浮遊ゲートパターン４１ａ、前記ゲート層間誘電膜４７、前記第１制御ゲート導電膜４９ａ及び前記第２制御ゲート導電膜５１は、積層ゲート膜を構成する。また、前記周辺回路領域Ｂ内で、前記下部ゲート導電膜パターン１５ｂと共に前記第１上部ゲート導電膜４１ｂ及び第２上部ゲート導電膜５１は、周辺回路ゲート膜を構成する。
図１、図３０、図３１、図３２及び図３３を参照すると、前記積層ゲート膜をパターニングして前記セルアレイ領域Ａ内に前記セル活性領域３７ｃの上部を横切る複数の第１平行なゲートパターン５２ａ、つまり積層ゲートパターン（ｓｔａｃｋｅｄ ｇａｔｅ ｐａｔｔｅｒｎｓ）を形成する。結果的に、前記積層ゲートパターン５２ａのそれぞれは順に積層されたトンネル酸化膜パターン１９ａ、浮遊ゲートＦＧ、ゲート層間誘電膜４７及び制御ゲート電極ＣＧを含む。
前記浮遊ゲートＦＧは、前記制御ゲート電極ＣＧ及び前記セル活性領域３７ｃの交差点（ｉｎｔｅｒｓｅｃｔｉｏｎｓ）に形成される。すなわち、前記浮遊ゲートＦＧは、前記制御ゲート電極ＣＧ及び前記セル活性領域３７ｃとの間に介在される。これに対し、前記制御ゲート電極ＣＧは、前記セル活性領域３７ｃ及びそれらの間のセル素子分離膜３９ｂの上部を横切る。前記浮遊ゲートＦＧのそれぞれは順に積層された下部浮遊ゲート２１ｆ及び上部浮遊ゲート４１ｆを含め、前記制御ゲート電極ＣＧのそれぞれは順に積層された第１制御ゲート電極４９ｃ及び第２制御ゲート電極５１ｃを含む。
前記積層ゲートパターン５２ａ間の領域は、第１開口部（ｆｉｒｓｔ ｓｐａｃｅｓ）ＳＯ及び第２開口部（ｓｅｃｏｕｎｄ ｓｐａｃｅｓ）ＤＯを含む。前記第１開口部ＳＯは、第１幅Ｓ１を有し、前記第２開口部ＤＯは、前記第１幅Ｓ１よりも大きい第２幅Ｓ２を有する。前記積層ゲートパターン５２ａを有する半導体基板上にフォトレジストパターン５３を形成する。前記フォトレジストパターン５３は、前記周辺回路領域Ｂはもちろん、前記第２開口部ＤＯを覆う。つまり、前記フォトレジストパターン５３は、前記第１開口部ＳＯを選択的に露出させる。
図１、図３４、図３５、図３６及び図３７を参照すると、前記フォトレジストパターン５３をエッチングマスクとして使用して前記セル素子分離膜３９ｂを選択的にエッチングする。その結果、図３５に示されたように、前記第１開口部ＳＯ内の前記セル活性領域３７ｃ間に前記セルトレンチ領域３７ｂがまた形成される。つまり、前記第１開口部ＳＯの底面（ｂｏｔｔｏｍ ｓｕｒｆａｃｅｓ）は、前記セル活性領域３７ｐを横切る方向に沿って屈曲されたプロファイルを見せる。
前記フォトレジストパターン５３をイオン注入マスクとして使用して前記半導体基板内にＮ型の不純物イオンを注入する。その結果、前記第１開口部ＳＯによって露出されている前記半導体基板の表面にライン形態の第１不純物領域５５、つまりライン形態の共通ソース領域を形成する。この場合、前記イオン注入工程は、前記第１開口部ＳＯ内の前記セルトレンチ領域の側壁に形成される前記共通ソース領域５５の電気的な抵抗を減少させるために傾斜イオン注入工程（ｔｉｌｔｅｄ ｉｏｎｉｍｐｌａｎｔａｔｉｏｎ ｐｒｏｃｅｓｓ）を使用して実施することが望ましい。さらに、前記トレンチ領域３７ｂは、前記共通ソース領域５５の電気的な抵抗を減少させるために図３０、図３１、図３２及び図３３で説明されたように浅いことが望ましい。
続いて、前記フォトレジストパターン５３を除去した後、前記積層ゲートパターン５２ａ、前記上部ゲート導電膜４１ｂ，５１ｂ及び前記セル素子分離膜３９ｂをイオン注入マスクとして使用して前記第１開口部ＳＯ及び第２開口部ＤＯ内にＮ型の不純物イオンを選択的に注入する。その結果、前記第２開口部ＤＯによって露出されている前記セル活性領域３７ｃの表面にアイランド形態（ｉｓｌａｎｄ−ｓｈａｐｅｄ）の第２不純物領域５７、つまりドレーン領域が形成される。前記ドレーン領域５７を形成するためのイオン注入工程の間、前記共通ソース領域５５内に前記Ｎ型の不純物イオンが追加で注入される。これにより、前記共通ソース領域５５の不純物濃度は、さらに増加されて前記共通ソース領域５５の電気的な抵抗を減少される。
一方、前記フォトレジストパターン５３を除去する前に、前記共通ソース領域５５を形成するためのイオン注入工程は省略されることもある。この場合、前記共通ソース領域５５及び前記ドレーン領域５７は、１回のイオン注入工程だけ（ｏｎｌｙ ａ ｓｉｎｇｌｅ ｓｔｅｐ ｏｆ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ ｐｒｏｃｅｓｓ）を使用して形成される。
図１、図３８、図３９、図４０及び図４１を参照すると、前記周辺回路ゲート膜をパターニングして前記周辺回路領域内に第２ゲートパターンＧ、つまり周辺回路ゲート電極を形成する。前記周辺回路ゲート電極Ｇは、前記周辺回路活性領域３７ｐの上部を横切るように形成される。前記周辺回路ゲート電極Ｇは、順に積層された下部ゲート電極１５ｈ、第１上部ゲート電極４１ｈ及び第２上部ゲート電極５１ｈを含む。
前記積層ゲートパターン５２ａ、前記周辺回路ゲート電極Ｇ及び前記素子分離膜３９ａ、３９ｂをイオン注入マスクとして使用して、前記活性領域３７ｃ、３７ｐ内にＮ型の不純物イオン５９を１×１０１２ａｔｏｍｓ（原子数）／ｃｍ２ないし１×１０１４ａｔｏｍｓ／ｃｍ２の低い線量（ｄｏｓｅ）で注入する。その結果、前記周辺回路活性領域３７ｐに低濃度ソース／ドレーン領域６１が形成される。
図１、図４２、図４３、図４４及び図４５を参照すると、前記低濃度ソース／ドレーン領域６１を有する半導体基板の全面上にスペーサー膜を形成する。前記スペーサー膜は、シリコン酸化膜に対してエッチング選択比を有する絶縁膜、例えばシリコン窒化膜で形成することが望ましい。また、前記スペーサー膜は、前記第１幅Ｓ１の１／２よりも大きく前記第２幅Ｓ２の１／２より小さい厚さで形成する。これにより、前記第１開口部ＳＯは、前記スペーサー膜で満たされる。前記スペーサー膜を形成する前に、前記低濃度ソース／ドレーン領域６１を有する半導体基板の全面上にストレス緩衝酸化膜６３を形成することが望ましい。前記ストレス緩衝酸化膜６３は、前記スペーサー膜のストレスを緩和させる（ａｌｌｅｖｉａｔｅ）ために形成する。前記ストレス緩衝酸化膜６３は、中間温度酸化膜（ＭＴＯ；ｍｅｄｉｕｍ ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ ｌａｙｅｒ）のようなＣＶＤ酸化膜で形成することができる。また、前記ストレス緩衝酸化膜６３は、約２００Åの薄い厚さで形成することが望ましい。
前記スペーサー膜を異方性エッチングして前記第２開口部ＤＯの側壁及び前記周辺回路ゲート電極Ｇの側壁上にスペーサー６５を形成する。この場合、前記第１開口部ＳＯは、依然として前記異方性エッチングされたスペーサー膜パターン６５’で満たされる。すなわち、前記共通ソース領域５５上の前記ストレス緩衝酸化膜６３は、前記スペーサー６５を形成した後にも前記スペーサー膜パターン６５’で依然として覆われる。これに対し、前記ドレーン領域５７及び前記低濃度ソース／ドレーン領域６１上の前記ストレス緩衝酸化膜６３は、前記スペーサー６５の形成後に露出される。
前記スペーサー膜が過度エッチングされる場合に、前記ドレーン領域５７及び前記低濃度ソース／ドレーン領域６１は、露出されることもできる。それにもかかわらず、前記共通ソース領域５５上の前記スペーサー膜パターン６５’は、前記スペーサー６５とは違った形態（ｄｉｆｆｅｒｅｎｔ ｃｏｎｆｉｇｕｒａｔｉｏｎ）を有し、簡単に除去されない。続いて、前記セルアレイが領域Ａを覆うフォトレジストパターン６７を形成する。前記フォトレジストパターン６７、前記周辺回路ゲート電極Ｇ、前記スペーサー６５及び前記周辺回路素子分離膜３９ａをイオン注入マスクとして使用して、前記周辺回路活性領域３７ｐ内にＮ型の不純物イオンを１×１０１５ａｔｏｍｓ／ｃｍ２ないし５×１０１５ａｔｏｍｓ／ｃｍ２の高い線量（ｄｏｓｅ）で注入して前記低濃度ソース／ドレーン領域６１に隣接する高濃度ソース／ドレーン領域６９を形成する。結果的に、前記周辺回路領域Ｂ内に前記低濃度ソース／ドレーン領域６１及び前記高濃度ソース／ドレーン領域６９を含むＬＤＤ型（ＬＤＤ−ｔｙｐｅ）のソース／ドレーン領域が形成される。前記第２開口部ＤＯの幅は、前記スペーサー６５の存在に起因して前記第２幅（図５０及び図１のＳ２）よりも小さい第３幅Ｓ３を有する。
図１、図４６、図４７、図４８及び図４９を参照すると、前記フォトレジストパターン６７を除去する。一般的に、前記スペーサー６５は、前述したように前記ＬＤＤ型のソース／ドレーン領域を形成するために使用される。従って、前記ＬＤＤ型のソース／ドレーン領域が形成された後に、前記スペーサー６５は除去されることが望ましい。これは、前記スペーサー６５が後続工程で問題を招く恐れがあるからである。例えば、前記スペーサー６５が残存すると、後続工程で前記ドレーン領域５７及び前記ＬＤＤ型のソース／ドレーン領域を露出させるために形成されるコンタクトホールの幅を増加させるのに限界がある。これに対し、前記第１開口部ＳＯ内の前記スペーサー膜パターン６５’は、除去されないことが望ましい。これは、前記スペーサー膜パターン６５’が除去される場合に、前記第１開口部ＳＯの縦横比（ａｓｐｅｃｔ ｒａｔｉｏ）が著しく増加して後続工程で層間絶縁膜を形成する間、前記第１開口部ＳＯ内にボイドを発生させるからである。このようなボイドは、フラッシュメモリーセルの電気的な特性を不安定にさせることがある。
結果的に、前記スペーサー６５は、湿式エッチング工程を使用して除去されることが望ましい。前記湿式エッチング工程は、燐酸（Ｈ３ＰＯ４）を使用して実施することができる。前記湿式エッチング工程の間、前記スペーサー膜パターン６５’は除去されてはいけない。従って、前記湿式エッチング工程は、適切な時間の間に実施する。その結果、前記第１開口部ＳＯ内にリセスされているスペーサー膜パターン６５ａが残存する。
望ましくは、前記リセスされているスペーサー膜パターン６５ａを有する半導体基板の全面上にエッチング阻止膜７１を形成する。前記エッチング阻止膜７１は、前記スペーサー６５の幅よりも小さい厚さで形成する。これによって、前記第２開口部ＤＯは、前記第３幅Ｓ３よりも大きい第４幅Ｓ４を有する。前記エッチング阻止膜７１は、通常の層間絶縁膜に対してエッチング選択比を有する絶縁膜、例えばシリコン窒化膜として形成することができる。前記エッチング阻止膜７１上に層間絶縁膜７３を形成する。この場合に、前記リセスされているスペーサー膜パターン６５ａの存在に起因して前記第１開口部ＳＯ内にボイドが形成されることを防ぐことができる。
図１、図５０、図５１、図５２及び図５３を参照すると、前記層間絶縁膜７３、前記エッチング阻止膜７１及び前記ストレス緩衝酸化膜６３をパターニングして前記周辺回路領域Ｂ内の前記ＬＤＤ型のソース／ドレーン領域を露出させる第１金属コンタクトホール７５を形成する。前記第１金属コンタクトホール７５を形成する間、前記周辺回路ゲート電極Ｇも露出されることができる。続いて、前記層間絶縁膜７３、前記エッチング阻止膜７１及び前記ストレス緩衝酸化膜６３をまたパターニングして前記ドレーン領域５７を露出させる第２金属コンタクトホール７７を形成する。前記スペーサー６５の除去により前記第１金属コンタクトホール７５及び第２金属コンタクトホール７７の幅を極大化させることができる。結果的に、金属コンタクト抵抗を減少させることができる。
さらに、前記第２金属コンタクトホール７７を通じて前記ドレーン領域５７内にＮ型の不純物イオンを追加で注入することもできる。その結果、前記ドレーン領域５７内に前記第２金属コンタクトホール７７と磁気整列されたプラグイオン注入領域７８が形成される。このようなプラグイオン注入領域７８は、前記ドレーン領域５７のコンタクト抵抗の減少とつながり、前記ドレーン領域５７で接合スパイキング（ｊｕｎｃｔｉｏｎ ｓｐｉｋｉｎｇ）が発生することを防ぐ。
他の方法で（ａｌｔｅｒｎａｔｉｖｅｌｙ）、前記第１金属コンタクトホール７５及び前記第２金属コンタクトホール７７は、１回のエッチング工程を使用して同時に形成されることもできる。
続いて、前記第１金属コンタクトホール７５及び第２金属コンタクトホール７７内にそれぞれ通常の方法を使用して第１金属コンタクトプラグ７９ａ及び第２金属コンタクトプラグ７９ｂを形成する。前記金属コンタクトプラグ７９ａ、７９ｂは、タングステン膜で形成することができる。
前記層間絶縁膜７３上にアルミニューム膜と同じ金属膜を形成する。前記金属膜をパターニングして前記周辺回路領域Ｂ及び前記セルアレイ領域Ａ内にそれぞれ第１金属配線８１ａ及び第２金属配線８１ｂを形成する。前記第２金属配線８１ｂは、前記制御ゲート電極ＣＧの上部を横切るように形成されフラッシュメモリーセルのビットラインの役割をする。前記ビットライン８１ｂは、前記第２金属コンタクトプラグ７９ｂを通じて前記ドレーン領域５７に電気的に連結される。前記第１金属配線８１ａ及び第２金属配線８１ｂは、銅膜のような信頼性のある金属膜（ｒｅｌｉａｂｌｅ ｍｅｔａｌ ｌａｙｅｒ）を採択する通常のダマシーン工程を使用して形成されることもできる。
本発明による半導体集積回路を示す平面図である。 図１のＩ−Ｉ’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のII−II’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIII−III’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIV−IV’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のＩ−Ｉ’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のII−II’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIII−III’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIV−IV’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のＩ−Ｉ’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のII−II’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIII−III’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIV−IV’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のＩ−Ｉ’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のII−II’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIII−III’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIV−IV’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のＩ−Ｉ’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のII−II’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIII−III’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIV−IV’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のＩ−Ｉ’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のII−II’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIII−III’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIV−IV’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のＩ−Ｉ’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のII−II’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIII−III’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIV−IV’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のＩ−Ｉ’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のII−II’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIII−III’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIV−IV’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のＩ−Ｉ’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のII−II’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIII−III’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIV−IV’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のＩ−Ｉ’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のII−II’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIII−III’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIV−IV’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のＩ−Ｉ’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のII−II’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIII−III’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIV−IV’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のＩ−Ｉ’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のII−II’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIII−III’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIV−IV’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のＩ−Ｉ’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である 図１のII−II’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIII−III’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。 図１のIV−IV’にそって本発明の実施例による半導体集積回路の製造方法を説明するための断面図である。
符号の説明
３９ａ 周辺回路素子分離膜
３９ｂ セル素子分離膜
５７ ドレーン領域
６３ ストレス緩衝酸化膜
６５ スペーサー
７１ エッチング阻止膜
７３ 層間絶縁膜
７５ 第１金属コンタクトホール
７７ 第２金属コンタクトホール
７８ プラグイオン注入領域
ＳＯ 第１開口部
ＤＯ 第２開口部
Ｓ１ 第１幅
Ｓ２ 第２幅
Ｓ３ 第３幅

Claims (37)

  1. 半導体基板に素子分離膜を形成して第１活性領域及び第２活性領域を限定し、
    前記第１活性領域の上部を横切る複数の第１平行なゲートパターンを形成するが、前記第１ゲートパターン間の領域は、第１幅を有する第１開口部及び前記第１幅よりも大きい第２幅を有する第２開口部を備え、
    前記第１開口部によって露出される前記素子分離膜を選択的に除去し、
    前記第１開口部によって露出される前記半導体基板の表面及び前記第２開口部によって露出される前記第１活性領域にそれぞれライン形態の第１不純物領域及びアイランド形態の第２不純物領域を形成し、
    前記第２活性領域の上部を横切る第２ゲートパターンを形成し、
    前記第２ゲートパターンの両サイドに位置する前記第２活性領域に低濃度ソース／ドレーン領域を形成し、
    前記第２開口部の側壁及び前記第２ゲートパターンの側壁を覆うスペーサー及び前記第１開口部を満たすスペーサー膜パターンを形成し、
    前記第２活性領域に前記低濃度ソース／ドレーン領域に隣接する高濃度ソース／ドレーン領域を形成して前記低濃度ソース／ドレーン領域及び前記高濃度ソース／ドレーン領域を含むＬＤＤ型のソース／ドレーン領域を提供し、
    前記スペーサーを除去して前記第２開口部の側壁及び前記第２ゲートパターンの側壁を露出させると同時に前記第１開口部内にリセスされているスペーサー膜パターンを残し、
    前記リセスされているスペーサー膜パターンを有する半導体基板の全面上にコンフォーマルなエッチング阻止膜を形成することを含む半導体集積回路の製造方法。
  2. 前記第１活性領域は、前記半導体基板の第１領域内に限定され、前記第２活性領域は、前記半導体基板の第２領域内に限定されることを特徴とする請求項１記載の半導体集積回路の製造方法。
  3. 前記素子分離膜は、トレンチ素子分離技術を使用して形成することを特徴とする請求項１記載の半導体集積回路の製造方法。
  4. 前記第１開口部によって露出される前記素子分離膜を選択的に除去することは、
    前記第１開口部を露出させるフォトレジストパターンを形成し、
    前記フォトレジストパターンをエッチングマスクとして使用して前記第１開口部内の前記素子分離膜と接触する前記半導体基板が露出されるまで前記素子分離膜をエッチングすることを含むことを特徴とする請求項１記載の半導体集積回路の製造方法。
  5. 前記第１不純物領域及び第２不純物領域を形成することは、
    前記フォトレジストパターンをイオン注入マスクとして使用して前記第１開口部によって露出される前記半導体基板内に第１不純物イオンを注入し、
    前記フォトレジストパターンを除去し、
    前記第１ゲートパターン及び前記素子分離膜をイオン注入マスクとして使用して前記第１開口部及び前記第２開口部によって露出される前記半導体基板内に第２不純物イオンを注入することを特徴とする請求項４記載の半導体集積回路の製造方法。
  6. 前記スペーサー及び前記スペーサー膜パターンを形成することは、
    前記低濃度ソース／ドレーン領域を有する半導体基板の全面上に前記第１幅の１／２よりも大きく、前記第２幅の１／２よりも小さい厚さを有するスペーサー膜を形成し、
    前記スペーサー膜を異方性エッチングして第２不純物領域及び前記低濃度ソース／ドレーン領域を露出させると同時に前記第１開口部を満たす異方性エッチングされたスペーサー膜を残すことを特徴とする請求項１記載の半導体集積回路の製造方法。
  7. 前記スペーサー膜は、シリコン窒化膜で形成することを特徴とする請求項６記載の半導体集積回路の製造方法。
  8. 前記スペーサー膜を形成する前に、前記低濃度ソース／ドレーン領域を有する半導体基板の全面上にコンフォーマルなストレス緩衝酸化膜を形成することを更に含むことを特徴とする請求項７記載の半導体集積回路の製造方法。
  9. 前記エッチング阻止膜を有する半導体基板の全面上に層間絶縁膜を形成することを更に含むことを特徴とする請求項１記載の半導体集積回路の製造方法。
  10. 前記エッチング阻止膜は、前記層間絶縁膜に対してエッチング選択比を有する絶縁膜で形成することを特徴とする請求項９記載の半導体集積回路の製造方法。
  11. 前記層間絶縁膜及び前記エッチング阻止膜をパターニングして前記ＬＤＤ型のソース／ドレーン領域及び前記第２ゲートパターンを露出させる第１金属コンタクトホールを形成し、
    前記層間絶縁膜及び前記エッチング阻止膜をパターニングして前記第２不純物領域を露出させる第２金属コンタクトホールを形成し、
    前記第２金属コンタクトホールによって露出される前記第２不純物領域に選択的にプラグイオン注入工程を適用し、
    前記第１金属コンタクトホール及び第２金属コンタクトホールを満たす金属コンタクトプラグを形成し、
    前記層間絶縁膜上に前記金属コンタクトプラグを覆う金属配線を形成することを更に含むことを特徴とする請求項９記載の半導体集積回路の製造方法。
  12. セルアレイ領域及び周辺回路領域を有する半導体基板を備え、
    前記半導体基板の所定領域に素子分離膜を形成して前記セルアレイ領域及び前記周辺回路領域内にそれぞれセル活性領域及び周辺回路活性領域を限定し、
    前記セルアレイ領域及び前記周辺回路領域上にそれぞれ積層ゲート膜及び周辺回路ゲート膜を形成し、
    前記積層ゲート膜をパターニングして前記セル活性領域の上部を横切る複数の平行な積層ゲートパターンを形成するが、前記積層ゲートパターン間の領域は、第１幅を有する第１開口部及び前記第１幅よりも大きい第２幅を有する第２開口部を備え、
    前記第１開口部によって露出される前記素子分離膜を選択的に除去し、
    前記第１開口部によって露出される前記半導体基板の表面及び前記第２開口部によって露出される前記セル活性領域の表面にそれぞれライン形態の共通ソース領域及びアイランド形態のドレーン領域を形成し、
    前記周辺回路ゲート膜をパターニングして前記周辺回路活性領域の上部を横切る周辺回路ゲート電極を形成し、
    前記周辺回路ゲート電極をイオン注入マスクとして使用して前記周辺回路活性領域内に不純物イオンを注入して前記周辺回路活性領域に低濃度ソース／ドレーン領域を形成し、
    前記第２開口部の側壁及び前記周辺回路ゲート電極の側壁を覆うスペーサーと前記第１開口部を満たすスペーサー膜パターンとを形成し、
    前記周辺回路ゲート電極及びその側壁を覆う前記スペーサーをイオン注入マスクとして使用して前記周辺回路活性領域に高濃度ソース／ドレーン領域を形成して前記低濃度ソース／ドレーン領域及び前記高濃度ソース／ドレーン領域を含むＬＤＤ型のソース／ドレーン領域を提供し、
    前記スペーサーを除去して前記第２開口部の側壁及び前記周辺回路ゲート電極の側壁を露出させると同時に前記第１開口部内にリセスされたスペーサー膜パターンを残し、
    前記リセスされたスペーサー膜パターンを有する半導体基板の全面上にコンフォーマルなエッチング阻止膜を形成することを含むフラッシュメモリー素子の製造方法。
  13. 前記素子分離膜を形成することは、
    前記セルアレイ領域内の前記半導体基板及び前記周辺回路領域内の前記半導体基板上にそれぞれ第１トレンチマスクパターン及び第２トレンチマスクパターンを形成し、
    前記第１トレンチマスクパターン及び第２トレンチマスクパターンをエッチングマスクとして使用して前記半導体基板をエッチングして前記セルアレイ領域及び前記周辺回路領域内にそれぞれセルトレンチ領域及び周辺回路トレンチ領域を形成し、
    前記セルトレンチ領域及び前記周辺回路領域にそれぞれセル素子分離膜及び周辺回路素子分離膜を形成することを含むことを特徴とする請求項１２記載のフラッシュメモリー素子の製造方法。
  14. 前記第１トレンチマスクパターン及び第２トレンチマスクパターンを形成することは、
    前記半導体基板の全面上にゲート絶縁膜及び下部ゲート導電膜を順に形成し、
    前記下部ゲート導電膜及び前記ゲート絶縁膜をパターニングして前記セルアレイ領域内の前記半導体基板を露出させ、
    前記露出されている半導体基板上にトンネル絶縁膜及び下部浮遊ゲート膜を順に形成し、
    前記下部浮遊ゲート膜及び前記下部ゲート導電膜を有する半導体基板の全面上に順に積層された研磨阻止膜及びハードマスク膜で構成されるトレンチマスク膜を形成し、
    前記トレンチマスク膜をパターニングすることを含むことを特徴とする請求項１３記載のフラッシュメモリー素子の製造方法。
  15. 前記セルトレンチ領域及び前記周辺回路トレンチ領域を形成することは、
    前記第１トレンチマスクパターン及び第２トレンチマスクパターンを有する半導体基板上に前記セルアレイ領域を覆うフォトレジストパターンを形成し、
    前記フォトレジストパターン及び前記第２トレンチマスクパターンをエッチングマスクとして使用して前記半導体基板をエッチングして前記周辺回路領域内に予備周辺回路トレンチ領域を形成し、
    前記フォトレジストパターンを除去し、
    前記第１トレンチマスクパターン及び第２トレンチマスクパターンをエッチングマスクとして使用して前記半導体基板をエッチングして前記セルアレイ領域及び前記周辺回路領域内にそれぞれ第１深さを有するトレンチ領域及び前記第１深さよりも大きい第２深さを有するトレンチ領域を形成することを含むことを特徴とする請求項１３記載のフラッシュメモリー素子の製造方法。
  16. 前記積層ゲート膜及び前記周辺回路ゲート膜を形成することは、
    前記パターニングされているトレンチマスク膜を除去して前記下部浮遊ゲート膜及び前記下部ゲート導電膜を露出させ、
    前記露出されている下部浮遊ゲート膜を覆う上部浮遊ゲートパターン及び前記周辺回路領域を覆う第１上部ゲート導電膜を形成し、
    前記上部浮遊ゲートパターンを有する前記セルアレイ領域の全面上に順に積層されたゲート層間誘電膜及び第１制御ゲート導電膜を形成することを含むことを特徴とする請求項１４記載のフラッシュメモリー素子の製造方法。
  17. 前記第１制御ゲート導電膜及び前記第１上部ゲート導電膜上に金属シリサイド膜を形成することを更に含むことを特徴とする請求項１６記載のフラッシュメモリー素子の製造方法。
  18. 前記第１開口部によって露出される前記素子分離膜を選択的に除去することは、
    前記積層ゲートパターンを有する半導体基板上に前記第１開口部を露出させるフォトレジストパターンを形成し、
    前記フォトレジストパターンをエッチングマスクとして使用して前記素子分離膜をエッチングして前記第１開口部内の前記素子分離膜と接触する前記半導体基板を露出することを特徴とする請求項１２記載のフラッシュメモリー素子の製造方法。
  19. 前記共通ソース領域及び前記ドレーン領域を形成することは、
    前記フォトレジストパターンをイオン注入マスクとして使用して前記第１開口部によって露出される前記半導体基板内に第１不純物イオンを注入し、
    前記フォトレジストパターンを除去し、
    前記積層ゲートパターン及び前記素子分離膜をイオン注入マスクとして使用して前記セルアレイ領域内の前記半導体基板内に選択的に第２不純物イオンを注入することを含むことを特徴とする請求項１８記載のフラッシュメモリー素子の製造方法。
  20. 前記スペーサー及び前記スペーサー膜パターンを形成することは、
    前記低濃度ソース／ドレーン領域を有する半導体基板の全面上に前記第１幅の１／２よりも大きく、前記第２幅の１／２よりは小さい厚さを有するスペーサー膜を形成し、
    前記スペーサー膜を異方性エッチングしてドレーン領域及び前記低濃度ソース／ドレーン領域を露出させると同時に前記第１開口部を満たす異方性エッチングされたスペーサー膜を残すことを含むことを特徴とする請求項１２記載の半導体集積回路の製造方法。
  21. 前記スペーサー膜は、シリコン窒化膜で形成されることを特徴とする請求項２０記載の半導体集積回路の製造方法。
  22. 前記スペーサー膜を形成する前に、前記低濃度ソース／ドレーン領域を有する半導体基板の全面上にコンフォーマルなストレス緩衝酸化膜を形成することを更に含むことを特徴とする請求項２１記載の半導体集積回路の製造方法。
  23. 前記エッチング阻止膜上に層間絶縁膜を形成することを更に含むことを特徴とする請求項１２記載の半導体集積回路の製造方法。
  24. 前記エッチング阻止膜は、前記層間絶縁膜に対してエッチング選択比を有する絶縁膜で形成されることを特徴とする請求項２３記載の半導体集積回路の製造方法。
  25. 前記層間絶縁膜及び前記エッチング阻止膜をパターニングして前記ＬＤＤ型のソース／ドレーン領域及び前記周辺回路ゲート電極を露出させる第１金属コンタクトホールを形成し、
    前記層間絶縁膜及び前記エッチング阻止膜をパターニングして前記セルアレイ領域内の前記ドレーン領域を露出させる第２金属コンタクトホールを形成し、
    前記第２金属コンタクトホールによって露出される前記ドレーン領域に選択的にプラグイオン注入工程を適用し、
    前記第１金属コンタクトホール及び第２金属コンタクトホールを満たす金属コンタクトプラグを形成し、
    前記層間絶縁膜上に前記金属コンタクトプラグを覆う金属配線を形成することを更に含むことを特徴とする請求項２３記載の半導体集積回路の製造方法。
  26. 半導体基板上に形成されて第１活性領域及び第２活性領域を限定する素子分離膜と、
    前記第１活性領域の上部を横切るが、それらの間の領域は、第１幅を有する第１開口部及び前記第１幅よりも大きい第２幅を有する第２開口部で構成された複数の第１平行なゲートパターンと、
    前記第１開口部下部の前記半導体基板の表面に形成されているライン形態の第１不純物領域と、
    前記第２開口部下部の前記第１活性領域の表面に形成されているアイランド形態の第２不純物領域と、
    前記第２活性領域の上部を横切る第２ゲートパターンと、
    前記第１開口部を満たしながら前記第１不純物領域を覆うリセスされているスペーサー膜パターンと、
    前記第２ゲートパターンの両サイドに位置する前記第２活性領域に形成されているＬＤＤ型のソース／ドレーン領域と、
    前記リセスされているスペーサー膜パターン及び前記ＬＤＤ型のソース／ドレーン領域を有する半導体基板の全面を覆うコンフォーマルなエッチング阻止膜と、
    を含む半導体集積回路。
  27. 前記リセスされているスペーサー膜パターン及び前記第１不純物領域との間と、前記リセスされているスペーサー膜パターン及び前記第１不純物領域との間に介在されたストレス緩衝酸化膜を更に含むが、前記ストレス緩衝酸化膜は延長されて前記第１ゲートパターンの表面、前記第２不純物領域の表面、前記素子分離膜の表面、前記第２ゲートパターンの表面、及び前記ＬＤＤ型のソース／ドレーン領域の表面を覆うことを特徴とする請求項２６記載の半導体集積回路。
  28. 前記エッチング阻止膜上に形成されている層間絶縁膜を更に含むことを特徴とする請求項２６記載の半導体集積回路。
  29. 前記エッチング阻止膜は、前記層間絶縁膜に対してエッチング選択比を有する絶縁膜であることを特徴とする請求項２８記載の半導体集積回路。
  30. 前記層間絶縁膜及び前記エッチング阻止膜を貫通して前記第２不純物領域、前記第２ゲートパターン及び前記ＬＤＤ型のソース／ドレーン領域と接触する金属コンタクトプラグを更に含むことを特徴とする請求項２８記載の半導体集積回路。
  31. セルアレイ領域及び周辺回路領域を有する半導体基板と、
    前記半導体基板に形成されているが、前記セルアレイ領域及び周辺回路領域内にそれぞれセル活性領域及び周辺回路活性領域を限定する素子分離膜と、
    前記セル活性領域の上部を横切るが、それらの間の領域は、第１幅を有する第１開口部及び前記第１幅よりも大きい第２幅を有する第２開口部で構成されている複数の第１平行な積層ゲートパターンと、
    前記第１開口部下部の前記半導体基板の表面に形成されているライン形態の共通ソース領域と、
    前記第２開口部下部の前記セル活性領域の表面に形成されているアイランド形態のドレーン領域と、
    前記周辺回路活性領域の上部を横切る周辺回路ゲート電極と、
    前記第１開口部を満たしながら前記共通ソース領域を覆うリセスされているスペーサー膜パターンと、
    前記周辺回路ゲート電極の両サイドに位置する前記周辺回路活性領域に形成されているＬＤＤ型のソース／ドレーン領域と、
    前記リセスされているスペーサー膜パターン及び前記ＬＤＤ型のソース／ドレーン領域を有する半導体基板の全面を覆うコンフォーマルなエッチング阻止膜と、
    を含むフラッシュメモリー素子。
  32. 前記素子分離膜は、前記セルアレイ領域内に形成されているセル素子分離膜と、
    前記周辺回路領域内に形成され、前記セル素子分離膜よりももっと深い周辺回路素子分離膜と、
    を含むことを特徴とする請求項３１記載のフラッシュメモリー素子。
  33. 前記リセスされているスペーサー膜パターン及び前記共通ソース領域との間と前記リセスされているスペーサー膜パターン及び前記積層ゲートパターンとの間に介在されたストレス緩衝酸化膜を更に含むが、前記ストレス緩衝酸化膜は、延長されて前記積層ゲートパターンの表面、前記ドレーン領域の表面、前記素子分離膜の表面、前記周辺回路ゲート電極の表面、及び前記ＬＤＤ型のソース／ドレーン領域の表面を覆うことを特徴とする請求項３１記載のフラッシュメモリー素子。
  34. 前記エッチング阻止膜上に形成されている層間絶縁膜を更に含むことを特徴とする請求項３１記載のフラッシュメモリー素子。
  35. 前記エッチング阻止膜は、前記層間絶縁膜に対してエッチング選択比を有する絶縁膜であることを特徴とする請求項３４記載のフラッシュメモリー素子。
  36. 前記層間絶縁膜及び前記エッチング阻止膜を貫通して前記ドレーン領域、前記周辺回路ゲート電極及び前記ＬＤＤ型のソース／ドレーン領域と接触する金属コンタクトプラグを更に含むことを特徴とする請求項３４記載のフラッシュメモリー素子。
  37. 半導体基板に素子分離膜を形成して第１活性領域及び第２活性領域を限定し、
    前記第１活性領域の上部を横切る複数の第１平行なゲートパターンを形成するが、前記第１ゲートパターン間の領域は、第１幅を有する第１開口部及び前記第１幅よりも大きい第２幅を有する第２開口部を備え、
    前記第１開口部によって露出される前記素子分離膜を選択的に除去し、
    前記第１開口部によって露出される前記半導体基板の表面及び前記第２開口部によって露出される前記第１活性領域にそれぞれライン形態の第１不純物領域及びアイランド形態の第２不純物領域を形成し、
    前記第２活性領域の上部を横切る第２ゲートパターンを形成し、
    前記第２ゲートパターンの両サイドに位置する前記第２活性領域に低濃度ソース／ドレーン領域を形成し、
    前記第２開口部の側壁及び前記第２ゲートパターンの側壁を覆うスペーサー及び前記第１開口部を満たすスペーサー膜パターンを形成し、
    前記第２活性領域に前記低濃度ソース／ドレーン領域に隣接する高濃度ソース／ドレーン領域を形成して前記低濃度ソース／ドレーン領域及び前記高濃度ソース／ドレーン領域を含むＬＤＤ型のソース／ドレーン領域を提供し、
    前記スペーサーを除去して前記第２開口部の側壁及び前記第２ゲートパターンの側壁を露出させると同時に前記第１開口部内にリセスされているスペーサー膜パターンを残し、
    前記リセスされているスペーサー膜パターンを有する半導体基板の全面上にコンフォーマルなエッチング阻止膜を形成することを含む工程によって製造される半導体集積回路。
JP2004029903A 2003-02-06 2004-02-05 選択的ディスポーザブルスペーサー技術を使用する半導体集積回路の製造方法及びそれによって製造される半導体集積回路 Expired - Fee Related JP4574182B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0007547A KR100500448B1 (ko) 2003-02-06 2003-02-06 선택적 디스포저블 스페이서 기술을 사용하는 반도체집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로

Publications (2)

Publication Number Publication Date
JP2004241780A true JP2004241780A (ja) 2004-08-26
JP4574182B2 JP4574182B2 (ja) 2010-11-04

Family

ID=36573210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004029903A Expired - Fee Related JP4574182B2 (ja) 2003-02-06 2004-02-05 選択的ディスポーザブルスペーサー技術を使用する半導体集積回路の製造方法及びそれによって製造される半導体集積回路

Country Status (4)

Country Link
US (4) US7045413B2 (ja)
JP (1) JP4574182B2 (ja)
KR (1) KR100500448B1 (ja)
CN (1) CN1300841C (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190935A (ja) * 2004-12-28 2006-07-20 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
JP2006319297A (ja) * 2005-05-11 2006-11-24 Hynix Semiconductor Inc フラッシュメモリ素子およびその製造方法
JP2006319295A (ja) * 2005-05-12 2006-11-24 Hynix Semiconductor Inc 半導体素子の製造方法
US7629638B2 (en) 2005-09-09 2009-12-08 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
JP2011502353A (ja) * 2007-10-29 2011-01-20 フリースケール セミコンダクター インコーポレイテッド Ｎｖｍ回路をロジック回路と集積する方法
US8592272B2 (en) 2012-03-21 2013-11-26 Kabushiki Kaisha Toshiba Method of manufacturing non-volatile semiconductor memory device

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500448B1 (ko) * 2003-02-06 2005-07-14 삼성전자주식회사 선택적 디스포저블 스페이서 기술을 사용하는 반도체집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로
CN1906767B (zh) * 2004-02-27 2012-06-13 罗姆股份有限公司 半导体装置及其制造方法
JP2006060138A (ja) 2004-08-23 2006-03-02 Toshiba Corp 半導体集積回路装置
KR100593129B1 (ko) * 2004-12-23 2006-06-26 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR100702123B1 (ko) * 2005-02-03 2007-03-30 주식회사 하이닉스반도체 다마신 공정을 이용한 반도체 소자의 리세스 게이트형성방법
KR100709437B1 (ko) * 2005-04-01 2007-04-18 주식회사 하이닉스반도체 반도체 소자
KR100632630B1 (ko) * 2005-05-25 2006-10-09 주식회사 하이닉스반도체 반도체 소자의 트렌치 소자분리막 형성방법
JP4634864B2 (ja) * 2005-05-31 2011-02-16 株式会社東芝 半導体記憶装置およびその製造方法
KR100604943B1 (ko) * 2005-06-20 2006-07-31 삼성전자주식회사 반도체 소자 및 그 제조방법
KR100799029B1 (ko) * 2005-07-26 2008-01-28 주식회사 하이닉스반도체 자기 정렬 플로팅 게이트를 갖는 플래쉬 메모리 소자의제조방법
KR100632634B1 (ko) * 2005-07-26 2006-10-11 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 제조 방법
KR100739962B1 (ko) 2005-10-14 2007-07-16 주식회사 하이닉스반도체 Ｎａｎｄ형 플래쉬 메모리 소자의 제조 방법
US7309637B2 (en) 2005-12-12 2007-12-18 Chartered Semiconductor Manufacturing, Ltd Method to enhance device performance with selective stress relief
EP1840947A3 (en) * 2006-03-31 2008-08-13 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
JP4191203B2 (ja) * 2006-05-01 2008-12-03 エルピーダメモリ株式会社 半導体装置及びその製造方法
US7790516B2 (en) * 2006-07-10 2010-09-07 Qimonda Ag Method of manufacturing at least one semiconductor component and memory cells
US7485528B2 (en) 2006-07-14 2009-02-03 Micron Technology, Inc. Method of forming memory devices by performing halogen ion implantation and diffusion processes
KR100764745B1 (ko) * 2006-08-31 2007-10-08 삼성전자주식회사 반원통형 활성영역을 갖는 반도체 장치 및 그 제조 방법
JP4836730B2 (ja) * 2006-09-26 2011-12-14 株式会社東芝 半導体装置、およびその製造方法
JP2008085131A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体記憶装置
KR100771518B1 (ko) 2006-10-20 2007-10-30 삼성전자주식회사 감소된 접촉 저항을 갖는 반도체 장치의 제조 방법
KR100840645B1 (ko) * 2006-12-29 2008-06-24 동부일렉트로닉스 주식회사 플래시 메모리 소자의 제조 방법
KR100851915B1 (ko) * 2007-03-31 2008-08-12 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
KR100875071B1 (ko) * 2007-04-25 2008-12-18 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR100812089B1 (ko) 2007-06-26 2008-03-07 주식회사 동부하이텍 플래시 메모리 소자의 제조 방법
US20090065841A1 (en) * 2007-09-06 2009-03-12 Assaf Shappir SILICON OXY-NITRIDE (SiON) LINER, SUCH AS OPTIONALLY FOR NON-VOLATILE MEMORY CELLS
JP2009272565A (ja) * 2008-05-09 2009-11-19 Toshiba Corp 半導体記憶装置、及びその製造方法
TWI411101B (zh) * 2008-09-02 2013-10-01 Eon Silicon Solution Inc NOR-type flash memory structure with high doping drain region and its manufacturing method
US8278178B2 (en) * 2008-09-19 2012-10-02 Hynix Semiconductor Inc. Nonvolatile memory device and method of manufacturing the same
US8445953B2 (en) * 2009-07-08 2013-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for flash memory cells
KR101616972B1 (ko) * 2009-09-15 2016-04-29 삼성전자주식회사 저항 소자를 갖는 반도체 장치 및 그 형성 방법
CN102412206B (zh) * 2010-09-19 2013-10-09 中芯国际集成电路制造(上海)有限公司 快闪存储器的制造方法
KR101791456B1 (ko) 2010-10-11 2017-11-21 삼성전자주식회사 라이트 트레이닝 방법 및 이를 수행하는 반도체 장치
KR101802371B1 (ko) * 2011-05-12 2017-11-29 에스케이하이닉스 주식회사 반도체 셀 및 그 형성 방법
JP2014053563A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 半導体記憶装置およびその製造方法
CN104425366B (zh) * 2013-08-20 2017-12-29 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法
TWI538024B (zh) * 2014-01-09 2016-06-11 旺宏電子股份有限公司 半導體元件及其製造方法
KR102132845B1 (ko) * 2014-02-11 2020-07-13 에스케이하이닉스 주식회사 비휘발성 메모리 장치
CN105514026A (zh) * 2014-10-15 2016-04-20 旺宏电子股份有限公司 半导体元件及其制造方法
CN105789036B (zh) * 2014-12-25 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
KR102344881B1 (ko) 2015-03-31 2021-12-29 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9685368B2 (en) 2015-06-26 2017-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure having an etch stop layer over conductive lines
CN106486485A (zh) * 2015-08-31 2017-03-08 旺宏电子股份有限公司 存储器元件及其制造方法
CN106611708B (zh) * 2015-10-15 2019-09-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
US9972633B2 (en) * 2016-01-27 2018-05-15 United Microelectronics Corp. Semiconductor device and method for fabricating the same
KR102436634B1 (ko) 2016-06-27 2022-08-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN106098694B (zh) * 2016-08-22 2019-01-18 上海华力微电子有限公司 一种非易失存储器结构及其制作方法
US10008582B2 (en) * 2016-11-28 2018-06-26 Globalfoundries Inc. Spacers for tight gate pitches in field effect transistors
KR102675909B1 (ko) * 2017-02-20 2024-06-18 삼성전자주식회사 반도체 소자
CN108666311B (zh) * 2017-03-28 2021-05-18 联华电子股份有限公司 半导体元件及其制作方法
CN113410177A (zh) * 2017-06-16 2021-09-17 台湾积体电路制造股份有限公司 半导体装置及其制造方法
FR3069370B1 (fr) * 2017-07-21 2021-10-22 St Microelectronics Rousset Circuit integre contenant une structure de leurre
CN107994032B (zh) * 2017-11-23 2019-01-01 长江存储科技有限责任公司 防止外围电路受损的方法及结构
CN108364952B (zh) * 2018-01-29 2021-06-15 上海华力微电子有限公司 闪存的制造方法
KR20200093110A (ko) * 2019-01-25 2020-08-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN111508843B (zh) * 2019-01-31 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
TWI685085B (zh) 2019-02-26 2020-02-11 華邦電子股份有限公司 記憶元件及其製造方法
CN111834370B (zh) * 2019-04-19 2024-03-15 华邦电子股份有限公司 集成电路及其制造方法
KR102668085B1 (ko) * 2019-05-07 2024-05-23 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
US11856796B2 (en) * 2021-07-16 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory devices and methods of manufacturing thereof

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04233767A (ja) * 1990-07-24 1992-08-21 Sgs Thomson Microelectron Sa 異なるドレイン及びソース構造を有したｅｐｒｏｍメモリの製造法
JPH0677440A (ja) * 1992-08-27 1994-03-18 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
JPH07169866A (ja) * 1993-10-15 1995-07-04 Intel Corp 半導体基板上に半導体装置を形成する方法および半導体装置
JPH08293588A (ja) * 1995-04-25 1996-11-05 Sony Corp 半導体メモリ装置
JPH09148458A (ja) * 1995-11-08 1997-06-06 Lg Semicon Co Ltd 浮遊ゲートを有する半導体素子の製造方法
JPH10289951A (ja) * 1997-04-15 1998-10-27 Toshiba Corp 半導体装置及びその製造方法
JP2000200903A (ja) * 1999-01-06 2000-07-18 Sony Corp 半導体装置の製造方法
JP2001332640A (ja) * 2000-05-25 2001-11-30 Nec Corp 半導体記憶装置およびその製造方法
US20030011017A1 (en) * 2001-07-10 2003-01-16 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device with a multi-layer sidewall spacer structure and method for manufacturing the same

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US645303A (en) * 1899-07-28 1900-03-13 Andrew J Smith Washing-machine.
JPS6480070A (en) * 1987-09-21 1989-03-24 Mitsubishi Electric Corp Semiconductor integrated circuit
US5474947A (en) * 1993-12-27 1995-12-12 Motorola Inc. Nonvolatile memory process
US6440828B1 (en) * 1996-05-30 2002-08-27 Nec Corporation Process of fabricating semiconductor device having low-resistive contact without high temperature heat treatment
US5946581A (en) * 1997-01-08 1999-08-31 Advanced Micro Devices Method of manufacturing a semiconductor device by doping an active region after formation of a relatively thick oxide layer
KR100219533B1 (ko) 1997-01-31 1999-09-01 윤종용 임베디드 메모리소자 및 그 제조방법
US5933730A (en) 1997-03-07 1999-08-03 Advanced Micro Devices, Inc. Method of spacer formation and source protection after self-aligned source is formed and a device provided by such a method
US6022782A (en) 1997-05-30 2000-02-08 Stmicroelectronics, Inc. Method for forming integrated circuit transistors using sacrificial spacer
US6228746B1 (en) * 1997-12-18 2001-05-08 Advanced Micro Devices, Inc. Methodology for achieving dual field oxide thicknesses
KR19990065891A (ko) 1998-01-19 1999-08-05 구본준 통합 반도체 소자의 제조방법
CN1131559C (zh) * 1998-06-24 2003-12-17 台湾积体电路制造股份有限公司 快闪存储器分离栅极结构的制造方法
TW429411B (en) * 1998-12-21 2001-04-11 Toshiba Corp Semiconductor device and its manufacture
US6121082A (en) * 1999-04-28 2000-09-19 Worldwide Semiconductor Manufacturing Corp. Method of fabricating DRAM with novel landing pad process
ITMI991130A1 (it) 1999-05-21 2000-11-21 St Microelectronics Srl Metodo migliorato per fabbricare dispositivi di memoria non volatili integrati su un substrato semiconduttore organizzati in matrici di memo
US6248623B1 (en) 1999-11-12 2001-06-19 United Microelectronics Corp. Method for manufacturing embedded memory with different spacer widths
US6518618B1 (en) * 1999-12-03 2003-02-11 Intel Corporation Integrated memory cell and method of fabrication
KR20010065796A (ko) 1999-12-30 2001-07-11 박종섭 더블 스페이서를 이용한 복합 반도체장치의 제조 방법
JP3530104B2 (ja) * 2000-04-19 2004-05-24 沖電気工業株式会社 半導体集積回路装置の製造方法
JP3953715B2 (ja) * 2000-07-31 2007-08-08 富士通株式会社 半導体装置及びその製造方法
KR20020010793A (ko) 2000-07-31 2002-02-06 박종섭 반도체소자의 제조방법
KR20020017796A (ko) 2000-08-31 2002-03-07 박종섭 반도체 소자 제조방법
KR100348316B1 (ko) * 2000-10-18 2002-08-10 주식회사 하이닉스반도체 반도체 소자의 제조방법
US6509216B2 (en) * 2001-03-07 2003-01-21 United Microelectronics Corp. Memory structure with thin film transistor and method for fabricating the same
JP2002280463A (ja) * 2001-03-16 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
US6465303B1 (en) 2001-06-20 2002-10-15 Advanced Micro Devices, Inc. Method of manufacturing spacer etch mask for silicon-oxide-nitride-oxide-silicon (SONOS) type nonvolatile memory
US6461959B1 (en) * 2001-06-21 2002-10-08 United Microelectronics Corp. Method of fabrication of a contact plug in an embedded memory
JP2003031684A (ja) 2001-07-11 2003-01-31 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6894341B2 (en) * 2001-12-25 2005-05-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method
KR100500448B1 (ko) 2003-02-06 2005-07-14 삼성전자주식회사 선택적 디스포저블 스페이서 기술을 사용하는 반도체집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로
US6699757B1 (en) 2003-03-26 2004-03-02 Macronix International Co., Ltd. Method for manufacturing embedded non-volatile memory with sacrificial layers
TW594945B (en) 2003-09-05 2004-06-21 Powerchip Semiconductor Corp Flash memory cell and manufacturing method thereof
KR100567529B1 (ko) 2003-12-30 2006-04-03 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04233767A (ja) * 1990-07-24 1992-08-21 Sgs Thomson Microelectron Sa 異なるドレイン及びソース構造を有したｅｐｒｏｍメモリの製造法
JPH0677440A (ja) * 1992-08-27 1994-03-18 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
JPH07169866A (ja) * 1993-10-15 1995-07-04 Intel Corp 半導体基板上に半導体装置を形成する方法および半導体装置
JPH08293588A (ja) * 1995-04-25 1996-11-05 Sony Corp 半導体メモリ装置
JPH09148458A (ja) * 1995-11-08 1997-06-06 Lg Semicon Co Ltd 浮遊ゲートを有する半導体素子の製造方法
JPH10289951A (ja) * 1997-04-15 1998-10-27 Toshiba Corp 半導体装置及びその製造方法
JP2000200903A (ja) * 1999-01-06 2000-07-18 Sony Corp 半導体装置の製造方法
JP2001332640A (ja) * 2000-05-25 2001-11-30 Nec Corp 半導体記憶装置およびその製造方法
US20030011017A1 (en) * 2001-07-10 2003-01-16 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device with a multi-layer sidewall spacer structure and method for manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190935A (ja) * 2004-12-28 2006-07-20 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
JP2006319297A (ja) * 2005-05-11 2006-11-24 Hynix Semiconductor Inc フラッシュメモリ素子およびその製造方法
JP4664132B2 (ja) * 2005-05-11 2011-04-06 株式会社ハイニックスセミコンダクター フラッシュメモリ素子の製造方法
JP2006319295A (ja) * 2005-05-12 2006-11-24 Hynix Semiconductor Inc 半導体素子の製造方法
US7629638B2 (en) 2005-09-09 2009-12-08 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
US7638832B2 (en) 2005-09-09 2009-12-29 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
JP2011502353A (ja) * 2007-10-29 2011-01-20 フリースケール セミコンダクター インコーポレイテッド Ｎｖｍ回路をロジック回路と集積する方法
US8592272B2 (en) 2012-03-21 2013-11-26 Kabushiki Kaisha Toshiba Method of manufacturing non-volatile semiconductor memory device

Also Published As

Publication number Publication date
KR20040071527A (ko) 2004-08-12
US7436017B2 (en) 2008-10-14
US20060118855A1 (en) 2006-06-08
US20040159886A1 (en) 2004-08-19
KR100500448B1 (ko) 2005-07-14
CN1536650A (zh) 2004-10-13
US8222684B2 (en) 2012-07-17
US7588979B2 (en) 2009-09-15
CN1300841C (zh) 2007-02-14
US7045413B2 (en) 2006-05-16
US20090294823A1 (en) 2009-12-03
JP4574182B2 (ja) 2010-11-04
US20070128812A1 (en) 2007-06-07

Similar Documents

Publication Publication Date Title
JP4574182B2 (ja) 選択的ディスポーザブルスペーサー技術を使用する半導体集積回路の製造方法及びそれによって製造される半導体集積回路
US6835987B2 (en) Non-volatile semiconductor memory device in which selection gate transistors and memory cells have different structures
JP4417601B2 (ja) 半導体装置及びその形成方法
US6197639B1 (en) Method for manufacturing NOR-type flash memory device
KR100729364B1 (ko) 리세스된 채널 영역을 갖는 반도체 장치 및 그 제조 방법
KR100572330B1 (ko) 저항 패턴을 갖는 비휘발성 기억 소자 및 그 형성 방법
US7629215B2 (en) Semiconductor device and method of manufacturing the same
JP4822792B2 (ja) 半導体装置およびその製造方法
US7432199B2 (en) Method of fabricating semiconductor device having reduced contact resistance
JP2011066052A (ja) 半導体装置の製造方法および半導体装置
KR100251229B1 (ko) 노아형 마스크 롬의 개선된 구조 및 그 제조방법
KR100538075B1 (ko) 플래시 메모리 소자의 제조 방법
JP4266089B2 (ja) 半導体記憶装置の製造方法
KR101024771B1 (ko) 매립 워드라인을 갖는 반도체 소자 및 그 제조 방법
JP4309070B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP2004235399A (ja) 不揮発性半導体記憶装置
JP2003158206A (ja) フラットセルメモリ素子のシリサイド膜製造方法
JP2008103561A (ja) 半導体装置及びその製造方法
KR0185637B1 (ko) 불휘발성 반도체 메모리 장치의 제조방법
KR100671615B1 (ko) 낸드 플래쉬 메모리 소자의 제조 방법
JP4072353B2 (ja) 半導体メモリ装置及びその製造方法
JP2002289706A (ja) 不揮発性半導体記憶装置およびその製造方法
KR20050083305A (ko) 핀 전계효과 트랜지스터의 제조방법
KR100753051B1 (ko) 새들형 핀 트랜지스터 제조방법
JP2004253474A (ja) 不揮発性半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100106

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100818

R150 Certificate of patent or registration of utility model

Ref document number: 4574182

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees