JP4634864B2 - 半導体記憶装置およびその製造方法 - Google Patents
半導体記憶装置およびその製造方法 Download PDFInfo
- Publication number
- JP4634864B2 JP4634864B2 JP2005158731A JP2005158731A JP4634864B2 JP 4634864 B2 JP4634864 B2 JP 4634864B2 JP 2005158731 A JP2005158731 A JP 2005158731A JP 2005158731 A JP2005158731 A JP 2005158731A JP 4634864 B2 JP4634864 B2 JP 4634864B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- drain
- source
- film
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 116
- 238000004519 manufacturing process Methods 0.000 title claims description 48
- 239000000463 material Substances 0.000 claims description 56
- 230000015654 memory Effects 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 43
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 14
- 239000011810 insulating material Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 95
- 239000011229 interlayer Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000007787 solid Substances 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 230000000593 degrading effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004143 HfON Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910004158 TaO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Description
本発明は、半導体記憶装置およびその製造方法に関する。
デジタルカメラ、携帯電話、携帯オーディオ機器等の半導体記憶装置としてＮＯＲ型フラッシュメモリの需要が急速に拡大している。これら機器の小型化、軽量化、高機能化の要求はますます厳しくなっている。それに伴いＮＯＲ型フラッシュメモリの微細化、高集積化、低電源電圧化、信頼性の向上が求められている。
S. Saito et al., Extended Abstracts of the 2002 International Conference on Solid State Devices and Materials, pp. 704-705, 2002 A. Kaneko et al., Extended Abstracts of the 2003 International Conference on Solid State Devices and Materials, pp. 56-57, 2003
S. Saito et al., Extended Abstracts of the 2002 International Conference on Solid State Devices and Materials, pp. 704-705, 2002 A. Kaneko et al., Extended Abstracts of the 2003 International Conference on Solid State Devices and Materials, pp. 56-57, 2003
しかし、電源電圧を低くすると、ＮＯＲ型フラッシュメモリの動作速度が低下してしまう。電源電圧を上昇させれば、その動作速度は向上する。しかし、低電源電圧化の要求を満たすことができない。
また、メモリセルを微細化すると、フローティングゲートと充分な電荷を蓄積することができず、メモリセルの閾値電圧が低下するという問題が生じる。これは信頼性の低下に繋がる。
そこで、本発明の目的は、動作速度を劣化させることなく電源電圧を低電圧化することができ、信頼性の高い半導体記憶装置およびその製造方法を提供することである。
本発明に係る実施形態に従った半導体記憶装置は、半導体基板と、前記半導体基板上に設けられた第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に設けられたフローティングゲートと、前記フローティングゲート上に設けられた第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に設けられたコントロールゲートと、前記フローティングゲートの下にあるチャネル領域を挟むように前記半導体基板に形成されたソース層およびドレイン層と、前記ソース層に電気的に接続されたソース電極と、前記ドレイン層上に設けられ、前記ソース層上には設けられておらず、シリコン酸化膜よりも誘電率の高い絶縁材料からなり、固定電荷を有する緩衝膜と、前記緩衝膜を貫通して前記ドレイン層に電気的に接続されたドレイン電極とを含むメモリセルを備え、
前記半導体基板の表面の上方から見たときに、前記フローティングゲートと前記ドレイン層との重複領域は、前記フローティングゲートと前記ソース層との重複領域よりも狭い。
前記半導体基板の表面の上方から見たときに、前記フローティングゲートと前記ドレイン層との重複領域は、前記フローティングゲートと前記ソース層との重複領域よりも狭い。
本発明に係る他の実施形態に従った半導体記憶装置は、半導体基板上に設けられた第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に設けられたフローティングゲートと、前記フローティングゲート上に設けられた第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に設けられたコントロールゲートと、前記フローティングゲートの下にあるチャネル領域を挟むように前記半導体基板に形成されたソース層およびドレイン層と、前記ドレイン層上に設けられ、前記ソース層上には設けられておらず、シリコン酸化膜よりも誘電率の高い絶縁材料からなり、固定電荷を有する緩衝膜と、前記ソース層に電気的に接続されたソース電極と、前記ドレイン層に電気的に接続されたドレイン電極と、を含むメモリセルを備え、
複数の前記メモリセルがチャネル長方向に隣接し、前記ドレイン電極側に隣接する前記メモリセル間の間隔は、前記ソース電極側に隣接する前記メモリセル間の間隔よりも狭く、前記ドレイン電極は、前記緩衝膜を貫通して前記ドレイン層に電気的に接続している。
複数の前記メモリセルがチャネル長方向に隣接し、前記ドレイン電極側に隣接する前記メモリセル間の間隔は、前記ソース電極側に隣接する前記メモリセル間の間隔よりも狭く、前記ドレイン電極は、前記緩衝膜を貫通して前記ドレイン層に電気的に接続している。
本発明に係る実施形態に従った半導体記憶装置の製造方法は、コントロールゲート電極の制御を受けてソースとドレインとの間のチャネル領域から電荷をフローティングゲート電極に蓄積またはフローティングゲート電極から放出するメモリセルを備え、複数の前記メモリセルが前記ソースまたは前記ドレインを挟んでチャネル長方向に隣接した半導体記憶装置の製造方法であって、
半導体基板上に第１のゲート絶縁膜、フローティングゲート材料、第２のゲート絶縁膜およびコントロールゲート材料を順に積層し、
前記ソースおよび前記ドレインの各領域上の前記第１のゲート絶縁膜、前記フローティングゲート材料、前記第２のゲート絶縁膜および前記コントロールゲート材料をエッチングして前記フローティングゲート電極および前記コントロールゲート電極を形成し、
前記半導体基板上に、シリコン酸化膜よりも誘電率の高い絶縁材料からなり、固定電荷を有する緩衝膜を堆積し、
前記ドレインの領域上に前記緩衝膜を残存させたまま、前記ソースの領域上の前記緩衝膜をエッチングし、
前記ソースおよび前記ドレインの各領域に不純物を導入することを具備する。
半導体基板上に第１のゲート絶縁膜、フローティングゲート材料、第２のゲート絶縁膜およびコントロールゲート材料を順に積層し、
前記ソースおよび前記ドレインの各領域上の前記第１のゲート絶縁膜、前記フローティングゲート材料、前記第２のゲート絶縁膜および前記コントロールゲート材料をエッチングして前記フローティングゲート電極および前記コントロールゲート電極を形成し、
前記半導体基板上に、シリコン酸化膜よりも誘電率の高い絶縁材料からなり、固定電荷を有する緩衝膜を堆積し、
前記ドレインの領域上に前記緩衝膜を残存させたまま、前記ソースの領域上の前記緩衝膜をエッチングし、
前記ソースおよび前記ドレインの各領域に不純物を導入することを具備する。
本発明に係る他の実施形態に従った半導体記憶装置の製造方法は、コントロールゲート電極の制御を受けてソース領域とドレイン領域との間のチャネル領域から電荷をフローティングゲート電極に蓄積またはフローティングゲート電極から放出するメモリセルを備え、複数の前記メモリセルが前記ソース領域または前記ドレイン領域を挟んでチャネル長方向に隣接した半導体記憶装置の製造方法であって、
半導体基板上に第１のゲート絶縁膜、フローティングゲート材料、第２のゲート絶縁膜およびコントロールゲート材料を順に積層し、
前記ソースおよび前記ドレインの各領域上の前記第１のゲート絶縁膜、前記フローティングゲート材料、前記第２のゲート絶縁膜および前記コントロールゲート材料をエッチングすることによって、前記第１のゲート絶縁膜、前記フローティングゲート電極、前記第２のゲート絶縁膜および前記コントロールゲート電極からなる積層体が、前記ソース領域を挟んで隣接する該積層体間の間隔よりも前記ドレイン領域を挟んで隣接する該積層体間の間隔のほうが狭くなるように形成され、
隣り合う前記積層体間に、シリコン酸化膜よりも誘電率の高い絶縁材料からなり、固定電荷を有する緩衝膜を堆積し、
前記緩衝膜とエッチングレートが異なるマスク用絶縁膜を堆積することによって、前記積層体間のうち前記ソース領域の前記積層体間を該マスク用絶縁膜で充填することなく、前記ドレイン領域の前記積層体間を該マスク用絶縁膜で充填し、
前記マスク用絶縁膜を異方的にエッチングすることによって、前記ドレイン領域上の前記緩衝膜を前記マスク用絶縁膜で被覆したまま、前記ソース領域上の前記緩衝膜を露出させ、
前記マスク用絶縁膜をマスクとして用いて、前記ドレイン領域上に前記緩衝膜を残存させたまま、前記ソース領域上の前記緩衝膜を自己整合的にエッチングし、
前記ソース領域および前記ドレイン領域に不純物を導入することを具備する。
半導体基板上に第１のゲート絶縁膜、フローティングゲート材料、第２のゲート絶縁膜およびコントロールゲート材料を順に積層し、
前記ソースおよび前記ドレインの各領域上の前記第１のゲート絶縁膜、前記フローティングゲート材料、前記第２のゲート絶縁膜および前記コントロールゲート材料をエッチングすることによって、前記第１のゲート絶縁膜、前記フローティングゲート電極、前記第２のゲート絶縁膜および前記コントロールゲート電極からなる積層体が、前記ソース領域を挟んで隣接する該積層体間の間隔よりも前記ドレイン領域を挟んで隣接する該積層体間の間隔のほうが狭くなるように形成され、
隣り合う前記積層体間に、シリコン酸化膜よりも誘電率の高い絶縁材料からなり、固定電荷を有する緩衝膜を堆積し、
前記緩衝膜とエッチングレートが異なるマスク用絶縁膜を堆積することによって、前記積層体間のうち前記ソース領域の前記積層体間を該マスク用絶縁膜で充填することなく、前記ドレイン領域の前記積層体間を該マスク用絶縁膜で充填し、
前記マスク用絶縁膜を異方的にエッチングすることによって、前記ドレイン領域上の前記緩衝膜を前記マスク用絶縁膜で被覆したまま、前記ソース領域上の前記緩衝膜を露出させ、
前記マスク用絶縁膜をマスクとして用いて、前記ドレイン領域上に前記緩衝膜を残存させたまま、前記ソース領域上の前記緩衝膜を自己整合的にエッチングし、
前記ソース領域および前記ドレイン領域に不純物を導入することを具備する。
本発明に係る半導体記憶装置は、動作速度を劣化させることなく電源電圧を低電圧化することができ、かつ信頼性が高い。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
（第１の実施形態）
図１は、本発明に係る第１の実施形態に従った半導体記憶装置１００の断面図である。半導体記憶装置１００は、例えば、ＮＯＲ型フラッシュメモリ等のＮＯＲ型不揮発性半導体記憶装置である。
図１は、本発明に係る第１の実施形態に従った半導体記憶装置１００の断面図である。半導体記憶装置１００は、例えば、ＮＯＲ型フラッシュメモリ等のＮＯＲ型不揮発性半導体記憶装置である。
半導体記憶装置１００は、複数のメモリセルＭＣを備えている。これらのメモリセルＭＣは、半導体基板１０上にソース電極Ｓまたはドレイン電極Ｄを挟んで隣接するように配列されている。図１には３つのメモリセルＭＣが図示されているが、実際には多数のメモリセルＭＣが半導体基板１０上に設けられている。図１の断面図は、メモリセルＭＣのチャネル長方向に切断した断面図である。
メモリセルＭＣは、半導体基板１０上に設けられた第１のゲート絶縁膜２０と、第１のゲート絶縁膜２０上に設けられたフローティングゲートＦＧと、フローティングゲートＦＧ上に設けられた第２のゲート絶縁膜３０と、第２のゲート絶縁膜３０上に設けられたコントロールゲートＣＧとを備えている。第１のゲート絶縁膜２０、フローティングゲートＦＧ、第２のゲート絶縁膜３０およびコントロールゲートＣＧは積層構造となっている。フローティングゲートＦＧおよびコントロールゲートＣＧは、図１に示す断面図に対して垂直方向へ延伸している。
半導体基板１０は、例えば、シリコンからなり、ＳＯＩ基板のＳＯＩ層であってもよい。フローティングゲートＦＧおよびコントロールゲートＣＧは、例えば、ポリシリコンからなる。第１のゲート絶縁膜２０および第２のゲート絶縁膜３０は、例えば、シリコン酸化膜、シリコン酸窒化膜、シリコン酸化膜よりも誘電率の高い高誘電体絶縁膜（例えば、ＨｆＯ２等）からなる。第１のゲート絶縁膜２０は、フローティングゲートＦＧに電荷を蓄積またはフローティングゲートＦＧから電荷を放出する際にトンネルゲート絶縁膜として機能する。
フローティングゲートＦＧおよびコントロールゲートＣＧのそれぞれの側壁には、側壁絶縁膜４０が設けられている。さらに、第１のゲート絶縁膜２０、フローティングゲートＦＧ、第２のゲート絶縁膜３０およびコントロールゲートＣＧからなる積層構造を被覆するように層間絶縁膜７０〜７２が設けられている。側壁絶縁膜４０および層間絶縁膜７０〜７２は、例えば、シリコン酸化膜からなる。層間絶縁膜７０〜７２は、シリコン窒化膜またはＴＥＯＳ膜であってもよい。
メモリセルＭＣは、ソース層５０、ドレイン層６０、ソース電極Ｓ、ドレイン電極Ｄおよび緩衝膜８０をさらに備えている。ソース層５０およびドレイン層６０はフローティングゲートＦＧの下にあるチャネル領域を挟むように半導体基板１０に形成されている。ソース電極Ｓは、ソース層５０に電気的に接続されている。ドレイン電極Ｄは、ドレイン層６０に電気的に接続されている。
半導体基板１０がＰ型半導体基板である場合には、ソース層５０およびドレイン層６０はＮ型の不純物拡散層であり、半導体基板１０がＮ型半導体基板である場合には、ソース層５０およびドレイン層６０はＰ型の不純物拡散層である。ソース電極Ｓおよびドレイン電極Ｄは、例えば、銅またはアルミニウムを含む金属からなる。
このメモリセルＭＣのチャネル長方向の断面において、ドレイン層６０の幅ＬＤＬは、ソース層５０の幅ＬＳＬよりも狭い。また、隣り合うメモリセルＭＣの各フローティングゲートＦＧ間の距離ＬＧは、ソース領域およびドレイン領域において等しい。従って、半導体基板１０の表面の上方から見たときに、フローティングゲートＦＧとドレイン層６０との重複領域は、フローティングゲートＦＧとソース層５０との重複領域よりも狭くなる。これは、ドレイン層６０の幅ＬＤＬとフローティングゲートＦＧ間の距離ＬＧとの差（ＬＤＬ−ＬＧ）がソース層５０の幅ＬＳＬとフローティングゲートＦＧ間の距離ＬＧとの差（ＬＳＬ−ＬＧ）よりも小さいことから明らかである。
緩衝膜８０は、ドレイン層６０上に設けられているが、ソース層５０上には設けられていない。ドレイン電極Ｄは、緩衝膜８０を貫通してドレイン層６０に接続している。緩衝膜８０は、絶縁体であり、シリコン酸化膜であってよい。しかし、緩衝膜８０は、シリコン酸化膜よりも誘電率の高い高誘電体絶縁膜からなることがこのましい。それにより、ドレイン電圧を低下させることができ、その結果、半導体記憶装置１００全体の消費電力が低下するからである。高誘電体絶縁膜からなる緩衝膜８０に関しては、第３の実施形態において詳述する。
メモリセルＭＣは、コントロールゲートＣＧの制御を受けてソース層５０とドレイン層６０との間のチャネル領域から電荷をフローティングゲートＦＧに蓄積またはフローティングゲートＦＧから放出する。これにより、メモリセルＭＣは、データを格納することができる。
本実施形態では、ドレイン層６０の幅ＬＤＬがソース層５０の幅ＬＳＬよりも狭い。これによって、電荷（例えば、電子）の走行距離は、メモリセルＭＣのチャネル領域のうちドレイン層６０端部の近傍において長くなる。電荷の走行距離が長くなると、ドレイン層６０端部に集中する電界によって電荷が大きく加速される。それにより、電荷の平均エネルギーが上昇し、半導体基板１０と第１のゲート絶縁膜２０との界面のバリアハイトより大きなエネルギーを有する電荷（ホットエレクトロン）が多くなる。その結果、フローティングゲートＦＧへ流れ込む電荷量が増えるので、本実施形態による半導体記憶装置１００は効率的にデータを書き込むことができる。
図２から図９は、本発明に係る第１の実施形態に従った半導体記憶装置１００の製造方法の流れを示す断面図である。図２から図９を参照して、半導体記憶装置１００の製造方法を説明する。
まず、半導体基板１０上に第１のゲート絶縁膜２０としてシリコン酸化膜、シリコン酸窒化膜、シリコン酸化膜よりも誘電率の高い高誘電体膜（例えば、ＨｆＯ２等）を形成する。続いて、第１のゲート絶縁膜２０上にフローティングゲートＦＧの材料としてドープトポリシリコン、第２のゲート絶縁膜３０としてシリコン酸化膜、およびコントロールゲートＣＧの材料としてドープトポリシリコンを順に堆積する。次に、ソース領域およびドレイン領域上の第１のゲート絶縁膜２０、フローティングゲートＦＧの材料、第２のゲート絶縁膜３０およびコントロールゲートＣＧの材料をＲＩＥによりエッチングする。これにより、図２に示すようにフローティングゲート電極ＦＧおよびコントロールゲート電極ＣＧが形成される。以下、積層された第１のゲート絶縁膜２０、フローティングゲート電極ＦＧ、第２のゲート絶縁膜３０およびコントロールゲート電極ＣＧを“積層体”と呼ぶ。
続いて、積層体を被覆するように側壁絶縁膜４０の材料を堆積する。側壁絶縁膜４０の材料は、例えば、シリコン酸化膜またはシリコン窒化膜等の絶縁膜である。この絶縁膜をＲＩＥで異方的にエッチングすることによって、第１のゲート絶縁膜２０、フローティングゲートＦＧ、第２のゲート絶縁膜３０およびコントロールゲートＣＧの側壁を被覆するように側壁絶縁膜４０が形成される。このとき、隣り合う積層体の間の絶縁膜が除去され、その部分の半導体基板１０の表面が露出する。また、コントロールゲートＣＧ上の絶縁膜も除去される。しかし、コントロールゲートＣＧ上の絶縁膜（４０）は、コントロールゲートＣＧを保護するために、図２の破線で示すようにコントロールゲートＣＧ上に残存させてもよい。
次に、絶縁膜を堆積した後、エッチングすることにより、緩衝膜８０および８１を形成する。緩衝膜８０は、後の工程でドレイン層が形成される領域に設けられ、緩衝膜８１は、後の工程でソース層が形成される領域に設けられている。緩衝膜８１は、後の工程で除去されるので、実際には緩衝膜としては用いられない。緩衝膜８０および８１の材料は、側壁絶縁膜４０の材料とエッチング選択比（エッチングレート）において異なる絶縁材料である。例えば、側壁絶縁膜４０の材料がシリコン酸化膜の場合、緩衝膜８０および８１の材料はシリコン窒化膜でよい。側壁絶縁膜４０の材料がシリコン窒化膜の場合、緩衝膜８０および８１の材料はシリコン酸化膜でよい。緩衝膜８０および８１の材料は、側壁絶縁膜４０の材料に対して選択的にエッチング可能な材質であればよく、特に限定しない。但し、上述のように、ドレイン電圧を低下させるためには、緩衝膜８０および８１の材料は、シリコン酸化膜よりも誘電率の高い高誘電体絶縁膜であることが好ましい。
次に、図４に示すように絶縁膜１４を堆積する。絶縁膜１４の材料は、側壁絶縁膜４０および緩衝膜８０、８１の材料とはエッチング選択比において異なる材料である。例えば、絶縁膜１４の材料は、ＴＥＯＳ膜またはシリコン窒化膜である。続いて、リソグラフィを用いてフォトレジスト１５をパターニングした後、ＲＩＥで絶縁膜１４をエッチングする。これにより、絶縁膜１４は、ドレイン層を形成する領域に設けられた緩衝膜８０を被覆したまま、ソース層を形成する領域に設けられた緩衝膜８１を露出させる。
次に、絶縁膜１４をハードマスクとして用いて、緩衝膜８０を残存させたまま、緩衝膜８１をエッチングする。このとき、緩衝膜８１の材料は、側壁絶縁膜４０の材料とエッチング選択比において異なるため、緩衝膜８１のみを選択的にエッチングすることができる。さらに、絶縁膜１４を除去することによって、図５に示す構造が得られる。
次に、図６に示すように、絶縁膜７０および７１を堆積する。絶縁膜７０の材料は、側壁絶縁膜４０の材料と同じでよく、例えば、ＴＥＯＳ膜である。従って、図６では、絶縁膜７０と側壁絶縁膜４０との境界を示していない。絶縁膜７１の材料は、例えば、シリコン窒化膜である。絶縁膜７０、７１は、次のイオン注入工程において、半導体基板１０およびコントロールゲートＣＧを保護する。
次に、隣り合う積層体の間に不純物をイオン注入する。さらに、半導体基板１０を熱処理することによって、図７に示すように、ソース層５０およびドレイン層６０が形成される。イオン注入の際、ソース層５０およびドレイン層６０の領域に同時に不純物が導入される。しかし、緩衝膜８０は、ソース層５０の形成領域に無く、ドレイン層６０の形成領域上に存在する。緩衝膜８０は、ドレイン領域への不純物の導入を或る程度抑制する。よって、ドレイン層６０の形成領域に導入される不純物量は、ソース層５０のそれよりも少ない。これにより、図７および図１に示すように、ドレイン層の幅ＬＤＬは、ソース層の幅ＬＳＬよりも狭くなる。その結果、半導体基板１０の表面の上方から見たときに、フローティングゲートＦＧとドレイン層６０との重複領域は、フローティングゲートＦＧとソース層５０との重複領域よりも狭くなる。
次に、図８に示すように、層間絶縁膜９０を絶縁膜７１上に堆積する。層間絶縁膜９０の材料は、例えば、シリコン酸化膜である。続いて、リソグラフィを用いてフォトレジスト１６をパターニングした後、ＲＩＥで層間絶縁膜９０をエッチングする。さらに、図９に示すように、層間絶縁膜９０および絶縁膜７１の側壁をハードマスクとして用いて、絶縁膜７０、７１および緩衝膜８０をエッチングする。これにより、コンタクトホール９５がソース層５０およびドレイン層６０上に形成される。
フォトレジスト１６を除去した後に、ソース電極Ｓおよびドレイン電極Ｄの材料をコンタクトホール９５に充填する。これにより、図１に示す半導体記憶装置１００の構造を得ることができる。
図１０は、コントロールゲートＣＧ上に絶縁膜（４０）を残存させた半導体記憶装置１００の断面図である。図２の破線で示したように、コントロールゲートＣＧ上に絶縁膜（４０）を残存させた場合、図１０に示すように絶縁膜４０の分だけコントロールゲートＣＧ上の絶縁膜が厚く形成される。
（第２の実施形態）
図１１は、本発明に係る第２の実施形態に従った半導体記憶装置２００の断面図である。第２の実施形態では、チャネル長方向に隣接するメモリセルＭＣのうち、ドレイン電極Ｄ側に隣接するメモリセル間の間隔ＬＧＤが、ソース電極Ｓ側に隣接するメモリセル間の間隔ＬＧＳよりも狭い。即ち、ＬＧＤ＜ＬＧＳである。これに伴い、メモリセルＭＣのチャネル長方向の断面において、ドレイン電極Ｄの幅は、ソース電極Ｓの幅よりも狭い。ＬＧＤ＜ＬＧＳであることにより、半導体記憶装置２００の製造工程において、ドレイン層６０上に緩衝膜８０を残存させたまま、ソース層５０上の緩衝膜８１（図１５および図１６参照）を自己整合的に除去することができる。従って、半導体記憶装置２００は、比較的製造工程が短く、製造コストが低廉である。
図１１は、本発明に係る第２の実施形態に従った半導体記憶装置２００の断面図である。第２の実施形態では、チャネル長方向に隣接するメモリセルＭＣのうち、ドレイン電極Ｄ側に隣接するメモリセル間の間隔ＬＧＤが、ソース電極Ｓ側に隣接するメモリセル間の間隔ＬＧＳよりも狭い。即ち、ＬＧＤ＜ＬＧＳである。これに伴い、メモリセルＭＣのチャネル長方向の断面において、ドレイン電極Ｄの幅は、ソース電極Ｓの幅よりも狭い。ＬＧＤ＜ＬＧＳであることにより、半導体記憶装置２００の製造工程において、ドレイン層６０上に緩衝膜８０を残存させたまま、ソース層５０上の緩衝膜８１（図１５および図１６参照）を自己整合的に除去することができる。従って、半導体記憶装置２００は、比較的製造工程が短く、製造コストが低廉である。
第２の実施形態の他の構成は、第１の実施形態と同様でよい。従って、半導体基板１０の表面の上方から見たときに、フローティングゲートＦＧとドレイン層Ｄとの重複領域は、フローティングゲートＦＧとソース層５０との重複領域よりも狭い。また、緩衝膜８０がドレイン層６０上に設けられている。この緩衝膜８０は、シリコン酸化膜等の絶縁膜から成る。しかし、第1の実施形態と同様に、緩衝膜８０は、シリコン酸化膜よりも誘電率の高い高誘電体絶縁膜からなることが好ましい。これに関しては、第３の実施形態で詳述する。
図１２から図２１は、本発明に係る第２の実施形態に従った半導体記憶装置２００の製造方法の流れを示す断面図である。図１２から図２１を参照して、半導体記憶装置２００の製造方法を説明する。
まず、第１のゲート絶縁膜２０、フローティングゲート電極ＦＧ、第２のゲート絶縁膜３０およびコントロールゲート電極ＣＧからなる“積層体”を、第１の実施形態と同様に形成する。このとき、チャネル長方向に隣接する積層体のうち、ドレイン電極Ｄ側に隣接する積層体間の間隔ＬＧＤは、ソース電極Ｓ側に隣接する積層体間の間隔ＬＧＳよりも狭い。換言すると、メモリセルＭＣのチャネル長方向において、ドレイン層６０を形成する領域の幅ＬＧＤは、ソース層５０を形成する領域の幅ＬＧＳよりも狭い。このような構造は、積層体を形成するときのフォトマスクのパターンを変更することで簡単に形成することができる。
続いて、積層体を被覆するように側壁絶縁膜４０の材料を堆積する。この絶縁膜をＲＩＥで異方的にエッチングすることによって、第１のゲート絶縁膜２０、フローティングゲートＦＧ、第２のゲート絶縁膜３０およびコントロールゲートＣＧの側壁を被覆するように側壁絶縁膜４０が形成される。このとき、隣り合う積層体の間の絶縁膜が除去され、その部分の半導体基板１０の表面が露出する。また、コントロールゲートＣＧ上の絶縁膜も除去される。しかし、コントロールゲートＣＧ上の絶縁膜（４０）は、コントロールゲートＣＧを保護するために、図１２の破線で示すようにコントロールゲートＣＧ上に残存させてもよい。
次に、蘊絶縁膜を堆積した後、エッチングすることにより、図１３に示すように緩衝膜８０および８１を形成する。緩衝膜８０は、後の工程でドレイン層６０が形成される領域に設けられ、緩衝膜８１は、後の工程でソース層５０が形成される領域に設けられている。緩衝膜８１は、後の工程で除去されるので、実際には緩衝膜としては用いられない。緩衝膜８０および８１の材料は、第１の実施形態のそれらと同様でよい。
次に、図１４に示すように、緩衝膜８０、８１および積層体を被覆するようにマスク用絶縁膜２１を堆積する。絶縁膜２１の材料は、緩衝膜８０、８１の材料とはエッチング選択比において異なる材料である。例えば、絶縁膜２１の材料は、ＴＥＯＳまたはシリコン窒化膜である。このとき、絶縁膜２１は、ソース領域における積層体間を充填せずに、ドレイン領域における積層体間を充填するように堆積する。より詳細には、絶縁膜２１の膜厚をＴ２１とすると、膜厚Ｔ２１は、式１の関係を満たす膜厚とする。
ＬＧＤ／２＜Ｔ２１＜ＬＧＳ／２ （式１）
さらに、側壁絶縁膜４０の膜厚Ｔ４０を考慮した場合、膜厚Ｔ２１は、式２の関係を満たす膜厚にする。
（（ＬＧＤ／２）−Ｔ４０）＜Ｔ２１＜（（ＬＧＳ／２）−Ｔ４０） （式２）
これにより、絶縁膜２１は、ソース領域における積層体間を充填せずに、ドレイン領域における積層体間を充填することができる。絶縁膜２１の膜厚は、絶縁膜２１の堆積時間または堆積時のガス流量を変更することによって簡単に変更することができる。
ＬＧＤ／２＜Ｔ２１＜ＬＧＳ／２ （式１）
さらに、側壁絶縁膜４０の膜厚Ｔ４０を考慮した場合、膜厚Ｔ２１は、式２の関係を満たす膜厚にする。
（（ＬＧＤ／２）−Ｔ４０）＜Ｔ２１＜（（ＬＧＳ／２）−Ｔ４０） （式２）
これにより、絶縁膜２１は、ソース領域における積層体間を充填せずに、ドレイン領域における積層体間を充填することができる。絶縁膜２１の膜厚は、絶縁膜２１の堆積時間または堆積時のガス流量を変更することによって簡単に変更することができる。
次に、ＲＩＥを用いて絶縁膜２１を異方的にエッチングする。これにより、図１５に示すように、ソース形成領域の緩衝膜８１の一部が露出される。一方で、ドレイン形成領域の緩衝膜８０の全面は、絶縁膜２１に被覆されたままである。
次に、図１６に示すように絶縁膜２１をハードマスクとして用いて、緩衝膜８１をウェットエッチングで除去する。さらに、絶縁膜２１を除去することによって、図１７に示す構造が得られる。
このように、第２の実施形態では、リソグラフィ工程を用いることなく、緩衝膜８０を絶縁膜２１で被覆したまま緩衝膜８１を露出させることができる。これにより、絶縁膜２１をマスクとして用いて緩衝膜８０を残存させたまま、緩衝膜８１を自己整合的に除去することができる。
次に、図１８に示すように、絶縁膜７０および７１を堆積する。絶縁膜７０、７１の材料は、第１の実施形態のそれらと同様でよい。次に、隣り合う積層体の間に不純物をイオン注入する。さらに、半導体基板１０を熱処理することによって、図１９に示すように、ソース層５０およびドレイン層６０が形成される。イオン注入の際、ソース層５０およびドレイン層６０の領域に同時に不純物が導入される。しかし、緩衝膜８０は、ソース層５０の形成領域に無く、ドレイン層６０の形成領域上に存在する。緩衝膜８０は、ドレイン領域への不純物の導入を或る程度抑制する。よって、ドレイン層６０の形成領域に導入される不純物量は、ソース層５０のそれよりも少なく、かつ浅い。これにより、図１９および図１１に示すように、ドレイン層の幅ＬＤＬは、ソース層の幅ＬＳＬよりも狭くなる。その結果、半導体基板１０の表面の上方から見たときに、フローティングゲートＦＧとドレイン層６０との重複領域は、フローティングゲートＦＧとソース層５０との重複領域よりも狭くなる。
次に、図２０に示すように、層間絶縁膜９０を絶縁膜７１上に堆積する。層間絶縁膜９０の材料は、例えば、シリコン酸化膜である。続いて、フォトレジスト１６を塗布し、リソグラフィを用いてフォトレジスト１６をパターニングする。その後、ＲＩＥで層間絶縁膜９０をエッチングする。さらに、図２１に示すように層間絶縁膜９０をハードマスクとして用いて、絶縁膜７０、７１および緩衝膜８０をエッチングする。これにより、コンタクトホール９５がソース層５０およびドレイン層６０上に形成される。
フォトレジスト１６を除去した後に、ソース電極Ｓおよびドレイン電極Ｄの材料をコンタクトホール９５に充填する。これにより、図１１に示す半導体記憶装置２００の構造を得ることができる。
図２２は、コントロールゲートＣＧ上に絶縁膜（４０）を残存させた半導体記憶装置２００の断面図である。図１２の破線で示したように、コントロールゲートＣＧ上に絶縁膜（４０）を残存させた場合、図２２に示すように絶縁膜４０の分だけコントロールゲートＣＧ上の絶縁膜が厚く形成される。
第１および第２の実施形態において、ソース層５０およびドレイン層６０を形成するためのイオン注入工程は、絶縁膜７０および７１を堆積した後に行っていた。しかし、このイオン注入工程は、絶縁膜７０の堆積後、絶縁膜７１の堆積前に行ってもよい（図１８参照）。また、このイオン注入工程は、コンタクトホール９５の形成工程において、ソースおよびドレイン領域の絶縁膜７１の表面が露出したときに一旦エッチングを停止し、イオン注入を行った後に、絶縁膜７１、７０および緩衝膜８０をエッチングしてもよい（図２０参照）。
第２の実施形態は、フォトマスクおよびフォトリソグラフィ工程を追加することなく、自己整合的に第１の実施形態と同じ効果を有する半導体記憶装置を形成することができる。このため、第２の実施形態は、比較的製造工程が短く、製造コストが低廉である。
（第３の実施形態）
第３の実施形態は、緩衝膜８０がシリコン酸化膜よりも誘電率の高い高誘電体絶縁膜からなる。第３の実施形態の他の構成は、第１の実施形態または第２の実施形態のいずれかの構成と同様でよい。
第３の実施形態は、緩衝膜８０がシリコン酸化膜よりも誘電率の高い高誘電体絶縁膜からなる。第３の実施形態の他の構成は、第１の実施形態または第２の実施形態のいずれかの構成と同様でよい。
図２３は、第３の実施形態のドレイン層６０とその周辺の構造を示した概略図である。緩衝膜８０が高誘電体絶縁膜からなる場合、半導体記憶装置の製造中に正の固定電荷が緩衝膜８０内に発生することが知られている。緩衝膜８０はドレイン層６０上に存在するので、緩衝膜８０に含まれる固定電荷の量に応じた正電圧が常にドレイン層６０に印加される。この正電圧の分だけ、ドレイン電圧の低電圧化が可能である。
例えば、緩衝膜８０が比誘電率１５のアルミナ（Ａｌ２Ｏ３）であり、この緩衝膜８０内において、半導体基板１０の表面からＴｆｉｘ=１ｎｍの高さに面密度２．２×１０１２ｃｍ‐３の正の固定電荷が存在すると仮定する。緩衝膜８０自体の電位（以下、自己電位ともいう）は約０．５Ｖと見積もられる。即ち、ドレイン層６０には、常に、約０．５Ｖの正電位が作用している。その結果、半導体記憶装置１００または２００の特性を劣化させることなく、ドレイン電圧を約０．５Ｖ低下させることが可能となる。あるいは、ドレイン電極Ｄに印加する電圧を維持しつつ、実際にドレイン層６０に印加する電圧を約０．５Ｖほど上昇させることが可能となる。
緩衝膜８０の材料としては、熱酸化膜の誘電率以上の誘電率を有する材料、例えば、Ａｌ２Ｏ３、ＴｉＯ２、ＴａＯ２、ＨｆＯ２、ＨｆＳｉＯＮ、ＨｆＯＮ、ＳｉＮ、ＳｉＯＮなど考えられるあらゆる高誘電率膜のいずれでもよい。
図２４は、ＮＯＲ型不揮発性半導体記憶装置へのデータの書込み特性を示したグラフである。このグラフを参照して、ドレイン電圧を０．５Ｖ上昇させたことによって、データ書込み特性に与える影響を説明する。このグラフの横軸は、コントロールゲートＣＧに電圧を印加した時間(書込み時間)を示している。縦軸は、フローティングゲートＦＧに蓄積された電荷によって変化するしきい値電圧Ｖｔｈを示している。破線は、ドレイン電圧Ｖｄが４Ｖの場合のしきい値電圧Ｖｔｈを示している。実線は、ドレイン電圧Ｖｄが４．５Ｖの場合のしきい値電圧Ｖｔｈを示している。尚、しきい値電圧Ｖｔｈは、ドレイン電流Ｉｄが１μＡのときのゲート電圧とした。メモリセルＭＣのゲート長Ｌは０．２μｍとし、コントロールゲート電圧Ｖｃｇは９Ｖとした。
しきい値電圧Ｖｔｈを４Ｖまで書き込むためには、ドレイン電圧Ｖｄ＝４Ｖの場合、約０．７μｓかかるのに対し、ドレイン電圧Ｖｄ＝４．５Ｖの場合、約０．２μｓで足りる。即ち、ドレイン電圧を約０．５Ｖ上昇させることによって、メモリセルＭＣへのデータの書込み時間を短縮することができる。
また、通常、データの書込み時間が１μｓ〜数μｓであるので、書込み時間を１μｓとする。この場合、ドレイン電圧Ｖｄ＝４Ｖのときのしきい値電圧は、約４．３Ｖであるのに対し、Ｖｄ＝４．５Ｖのときのしきい値電圧は約５．３Ｖである。即ち、書込み時間が同じであっても、ドレイン電圧を約０．５Ｖ上昇させることによって、しきい値電圧を高くすることができる。これは、データの書込み効率が良いことを意味する。
このように、第３の実施形態は、データの書込み動作の速度を劣化させることなく、ドレイン層６０上の緩衝膜８０内に存在する正の固定電荷８５による自己電位の分だけ、電源電圧を低電圧化することができる。
図２５は、S. Saito et al., Extended Abstracts of the 2002 International Conference on Solid State Devices and Materials, pp. 704-705, 2002に記載された構造を示す図である。アルミナ（Ａｌ２Ｏ３）膜 （ｔｈｉｇｈ‐ｋ＝２ｎｍ） ２７がシリコン酸化膜２８ （ｔｆｉｘ＝２ｎｍ) 上に設けられている。シリコン酸化膜２８とアルミナ膜２７との界面に面密度１×１０１３ｃｍ‐３の正の固定電荷８５が存在している。この公知文献に記載された構造では、固定電荷８５による自己電位は、約０．９Ｖであり、充分に大きい値である。
このように、面密度２．２×１０１２ｃｍ‐３の正の固定電荷を高誘電体に形成することは可能である。即ち、上記の公知文献は、第３の実施形態が実施可能であることを示している。
図２６は、A. Kaneko et al., Extended Abstracts of the 2003 International Conference on Solid State Devices and Materials, pp. 56-57, 2003に記載された構造を示す図である。ＨｆＳｉＯ膜２９がシリコン酸化膜２８上に堆積されている。この公知文献には、製造条件、例えば、アニール温度や時間を制御することによって、固定電荷量または固定電荷密度を制御可能であることが示されている。
従って、緩衝膜８０に含まれる正の固定電荷８５の量または密度は、製造条件を適切に設定することによって任意に制御可能である。
以上から、データ書込み特性を劣化させることなく、現実的な製造工程を用いて、任意の固定電荷量または固定電荷密度を含む緩衝膜８０を形成することができる。
さらに、第３の実施形態は、第１の実施形態と組合せることによって第１の実施形態と同様の効果を有する。あるいは、第３の実施形態は、第２の実施形態と組合せることによって第２の実施形態と同様の効果を有する。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
１００…半導体記憶装置
ＭＣ…メモリセル
Ｓ…ソース電極
Ｄ…ドレイン電極
ＦＧ…フローティングゲート
ＣＧ…コントロールゲート
１０…半導体基板
２０…第１のゲート絶縁膜
３０…第２のゲート絶縁膜
４０…側壁絶縁膜
５０…ソース層
６０…ドレイン層
７０〜７２…層間絶縁膜
８０…緩衝膜
ＭＣ…メモリセル
Ｓ…ソース電極
Ｄ…ドレイン電極
ＦＧ…フローティングゲート
ＣＧ…コントロールゲート
１０…半導体基板
２０…第１のゲート絶縁膜
３０…第２のゲート絶縁膜
４０…側壁絶縁膜
５０…ソース層
６０…ドレイン層
７０〜７２…層間絶縁膜
８０…緩衝膜
Claims (13)
- 半導体基板と、
前記半導体基板上に設けられた第1のゲート絶縁膜と、
前記第1のゲート絶縁膜上に設けられたフローティングゲートと、
前記フローティングゲート上に設けられた第２のゲート絶縁膜と、
前記第２のゲート絶縁膜上に設けられたコントロールゲートと、
前記フローティングゲートの下にあるチャネル領域を挟むように前記半導体基板に形成されたソース層およびドレイン層と、
前記ソース層に電気的に接続されたソース電極と、
前記ドレイン層上に設けられ、前記ソース層上には設けられておらず、シリコン酸化膜よりも誘電率の高い絶縁材料からなり、固定電荷を有する緩衝膜と、
前記緩衝膜を貫通して前記ドレイン層に電気的に接続されたドレイン電極とを含むメモリセルを備え、
前記半導体基板の表面の上方から見たときに、前記フローティングゲートと前記ドレイン層との重複領域は、前記フローティングゲートと前記ソース層との重複領域よりも狭いことを特徴とする半導体記憶装置。 - 前記メモリセルは、前記フローティングゲートおよび前記コントロールゲートのそれぞれの側壁を被覆する側壁絶縁膜をさらに備え、
前記緩衝膜は、エッチングレートについて前記側壁絶縁膜と異なる絶縁材料からなることを特徴とする請求項１に記載の半導体記憶装置。 - 前記半導体記憶装置は、ＮＯＲ型フラッシュメモリであることを特徴とする請求項１に記載の半導体記憶装置。
- 半導体基板上に設けられた第１のゲート絶縁膜と、
前記第１のゲート絶縁膜上に設けられたフローティングゲートと、
前記フローティングゲート上に設けられた第２のゲート絶縁膜と、
前記第２のゲート絶縁膜上に設けられたコントロールゲートと、
前記フローティングゲートの下にあるチャネル領域を挟むように前記半導体基板に形成されたソース層およびドレイン層と、
前記ドレイン層上に設けられ、前記ソース層上には設けられておらず、シリコン酸化膜よりも誘電率の高い絶縁材料からなり、固定電荷を有する緩衝膜と、
前記ソース層に電気的に接続されたソース電極と、
前記ドレイン層に電気的に接続されたドレイン電極と、を含むメモリセルを備え、
複数の前記メモリセルがチャネル長方向に隣接し、前記ドレイン電極側に隣接する前記メモリセル間の間隔は、前記ソース電極側に隣接する前記メモリセル間の間隔よりも狭く、
前記ドレイン電極は、前記緩衝膜を貫通して前記ドレイン層に電気的に接続していることを特徴とする半導体記憶装置。 - 前記半導体記憶装置は、ＮＯＲ型フラッシュメモリであることを特徴とする請求項４に記載の半導体記憶装置。
- コントロールゲート電極の制御を受けてソースとドレインとの間のチャネル領域から電荷をフローティングゲート電極に蓄積またはフローティングゲート電極から放出するメモリセルを備え、複数の前記メモリセルが前記ソースまたは前記ドレインを挟んでチャネル長方向に隣接した半導体記憶装置の製造方法であって、
半導体基板上に第１のゲート絶縁膜、フローティングゲート材料、第２のゲート絶縁膜およびコントロールゲート材料を順に積層し、
前記ソースおよび前記ドレインの各領域上の前記第１のゲート絶縁膜、前記フローティングゲート材料、前記第２のゲート絶縁膜および前記コントロールゲート材料をエッチングして前記フローティングゲート電極および前記コントロールゲート電極を形成し、
前記半導体基板上に、シリコン酸化膜よりも誘電率の高い絶縁材料からなり、固定電荷を有する緩衝膜を堆積し、
前記ドレインの領域上に前記緩衝膜を残存させたまま、前記ソースの領域上の前記緩衝膜をエッチングし、
前記ソースおよび前記ドレインの各領域に不純物を導入することを具備する半導体記憶装置の製造方法。 - 前記フローティングゲート電極および前記コントロールゲート電極の形成後、前記フローティングゲートおよび前記コントロールゲートのそれぞれの側壁を被覆する側壁絶縁膜を形成することを具備し、
前記緩衝膜は、エッチングレートについて前記側壁絶縁膜と異なる絶縁材料からなることを特徴とする請求項６に記載の半導体記憶装置の製造方法。 - 前記半導体記憶装置は、ＮＯＲ型フラッシュメモリであることを特徴とする請求項７に記載の半導体記憶装置の製造方法。
- コントロールゲート電極の制御を受けてソース領域とドレイン領域との間のチャネル領域から電荷をフローティングゲート電極に蓄積またはフローティングゲート電極から放出するメモリセルを備え、複数の前記メモリセルが前記ソース領域または前記ドレイン領域を挟んでチャネル長方向に隣接した半導体記憶装置の製造方法であって、
半導体基板上に第１のゲート絶縁膜、フローティングゲート材料、第２のゲート絶縁膜およびコントロールゲート材料を順に積層し、
前記ソースおよび前記ドレインの各領域上の前記第１のゲート絶縁膜、前記フローティングゲート材料、前記第２のゲート絶縁膜および前記コントロールゲート材料をエッチングすることによって、前記第１のゲート絶縁膜、前記フローティングゲート電極、前記第２のゲート絶縁膜および前記コントロールゲート電極からなる積層体が、前記ソース領域を挟んで隣接する該積層体間の間隔よりも前記ドレイン領域を挟んで隣接する該積層体間の間隔のほうが狭くなるように形成され、
隣り合う前記積層体間に、シリコン酸化膜よりも誘電率の高い絶縁材料からなり、固定電荷を有する緩衝膜を堆積し、
前記緩衝膜とエッチングレートが異なるマスク用絶縁膜を堆積することによって、前記積層体間のうち前記ソース領域の前記積層体間を該マスク用絶縁膜で充填することなく、前記ドレイン領域の前記積層体間を該マスク用絶縁膜で充填し、
前記マスク用絶縁膜を異方的にエッチングすることによって、前記ドレイン領域上の前記緩衝膜を前記マスク用絶縁膜で被覆したまま、前記ソース領域上の前記緩衝膜を露出させ、
前記マスク用絶縁膜をマスクとして用いて、前記ドレイン領域上に前記緩衝膜を残存させたまま、前記ソース領域上の前記緩衝膜を自己整合的にエッチングし、
前記ソース領域および前記ドレイン領域に不純物を導入することを具備する半導体記憶装置の製造方法。 - 前記半導体基板を熱処理後、前記半導体基板の表面の上方から見たときに、前記フローティングゲート電極と前記ドレインとの重複領域は、前記フローティングゲート電極と前記ソースとの重複領域よりも狭いことを特徴とする請求項９に記載の半導体記憶装置の製造方法。
- 前記マスク用絶縁膜の膜厚をＴ２１とし、前記ソース領域を挟んで隣接する前記積層体間の間隔をＬＧＳとし、前記ドレイン領域を挟んで隣接する前記積層体間の間隔をＬＧＤとすると、
ＬＧＤ／２＜Ｔ２１＜ＬＧＳ／２ （式１）
式１を満たすことを特徴とする請求項９に記載の半導体記憶装置の製造方法。 - 前記積層体の形成後、前記積層体の側壁を被覆する側壁絶縁膜を形成することを具備し、
前記マスク用絶縁膜の膜厚をＴ２１とし、前記ソース領域を挟んで隣接する前記積層体間の間隔をＬＧＳとし、前記ドレイン領域を挟んで隣接する前記積層体間の間隔をＬＧＤとし、前記側壁絶縁膜の膜厚をＴ４０とすると、
（（ＬＧＤ／２）−Ｔ４０）＜Ｔ２１＜（（ＬＧＳ／２）−Ｔ４０） （式２）
式２を満たすことを特徴とする請求項９に記載の半導体記憶装置の製造方法。 - 前記半導体記憶装置は、ＮＯＲ型フラッシュメモリであることを特徴とする請求項９に記載の半導体記憶装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005158731A JP4634864B2 (ja) | 2005-05-31 | 2005-05-31 | 半導体記憶装置およびその製造方法 |
| US11/283,622 US7420241B2 (en) | 2005-05-31 | 2005-11-21 | Semiconductor memory device and method of manufacturing the same |
| US12/180,904 US20080286924A1 (en) | 2005-05-31 | 2008-07-28 | Semiconductor memory device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005158731A JP4634864B2 (ja) | 2005-05-31 | 2005-05-31 | 半導体記憶装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006339207A JP2006339207A (ja) | 2006-12-14 |
| JP4634864B2 true JP4634864B2 (ja) | 2011-02-16 |
Family
ID=37462261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005158731A Expired - Fee Related JP4634864B2 (ja) | 2005-05-31 | 2005-05-31 | 半導体記憶装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7420241B2 (ja) |
| JP (1) | JP4634864B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080070289A1 (en) * | 2002-06-04 | 2008-03-20 | Fish Biotech Ltd. | Process for storing enriched nematodes |
| JP4314252B2 (ja) * | 2006-07-03 | 2009-08-12 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
| KR100875054B1 (ko) * | 2006-12-28 | 2008-12-19 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 형성 방법 |
| US7619926B2 (en) * | 2007-03-29 | 2009-11-17 | Sandisk Corporation | NAND flash memory with fixed charge |
| WO2008088654A1 (en) * | 2007-01-12 | 2008-07-24 | Sandisk Corporation | Nand memory with dual control gates having fixed charge layer below control gates |
| US7732275B2 (en) * | 2007-03-29 | 2010-06-08 | Sandisk Corporation | Methods of forming NAND flash memory with fixed charge |
| US7494870B2 (en) * | 2007-01-12 | 2009-02-24 | Sandisk Corporation | Methods of forming NAND memory with virtual channel |
| JP2008283051A (ja) * | 2007-05-11 | 2008-11-20 | Toshiba Corp | 半導体記憶装置及び半導体記憶装置の製造方法 |
| JP2009170732A (ja) * | 2008-01-17 | 2009-07-30 | Toshiba Corp | 半導体記憶装置 |
| US8616869B2 (en) * | 2010-01-11 | 2013-12-31 | Vention Medical, Inc. | In-mold labeling apparatus and method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150684A (ja) * | 1998-11-13 | 2000-05-30 | Samsung Electronics Co Ltd | 不揮発性メモリ素子及びその製造方法 |
| JP2002057230A (ja) * | 2000-08-11 | 2002-02-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2003224137A (ja) * | 2002-01-30 | 2003-08-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10125809A (ja) * | 1996-10-18 | 1998-05-15 | Denso Corp | 不揮発性半導体メモリ |
| US6448608B1 (en) * | 1999-09-27 | 2002-09-10 | Advanced Micro Devices, Inc. | Capping layer |
| US6835987B2 (en) * | 2001-01-31 | 2004-12-28 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device in which selection gate transistors and memory cells have different structures |
| US7154141B2 (en) * | 2001-02-02 | 2006-12-26 | Hyundai Electronics America | Source side programming |
| JP2004014978A (ja) * | 2002-06-11 | 2004-01-15 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
| KR100500448B1 (ko) * | 2003-02-06 | 2005-07-14 | 삼성전자주식회사 | 선택적 디스포저블 스페이서 기술을 사용하는 반도체집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로 |
-
2005
- 2005-05-31 JP JP2005158731A patent/JP4634864B2/ja not_active Expired - Fee Related
- 2005-11-21 US US11/283,622 patent/US7420241B2/en not_active Expired - Fee Related
-
2008
- 2008-07-28 US US12/180,904 patent/US20080286924A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150684A (ja) * | 1998-11-13 | 2000-05-30 | Samsung Electronics Co Ltd | 不揮発性メモリ素子及びその製造方法 |
| JP2002057230A (ja) * | 2000-08-11 | 2002-02-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2003224137A (ja) * | 2002-01-30 | 2003-08-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006339207A (ja) | 2006-12-14 |
| US7420241B2 (en) | 2008-09-02 |
| US20080286924A1 (en) | 2008-11-20 |
| US20060267067A1 (en) | 2006-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4634864B2 (ja) | 半導体記憶装置およびその製造方法 | |
| US9825049B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US9455264B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5629120B2 (ja) | 半導体装置 | |
| US20120299084A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP5210675B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2004193226A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| CN109786449B (zh) | 半导体器件及其制造方法 | |
| JP2011103401A (ja) | 半導体装置およびその製造方法 | |
| US10192879B2 (en) | Semiconductor device and manufacturing method thereof | |
| TWI605572B (zh) | 非揮發性記憶體及其製造方法 | |
| US7220651B2 (en) | Transistor and method for manufacturing the same | |
| JP5132330B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2005228957A (ja) | 不揮発性記憶素子およびその製造方法 | |
| JP2009059987A (ja) | 半導体装置およびその製造方法 | |
| JP2006012871A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2007506275A (ja) | 不揮発性メモリ装置を製造する方法及びそれによって得られるメモリ装置 | |
| JP5363004B2 (ja) | 半導体装置の製造方法 | |
| JP5297556B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2006093502A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2010153479A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2010034234A (ja) | 半導体装置 | |
| JP2005191594A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR20080039074A (ko) | 비휘발성 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061102 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101029 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |