JPH10289951A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10289951A
JPH10289951A JP9097235A JP9723597A JPH10289951A JP H10289951 A JPH10289951 A JP H10289951A JP 9097235 A JP9097235 A JP 9097235A JP 9723597 A JP9723597 A JP 9723597A JP H10289951 A JPH10289951 A JP H10289951A
Authority
JP
Japan
Prior art keywords
insulating film
contact hole
semiconductor device
interlayer insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9097235A
Other languages
English (en)
Inventor
Naoki Koido
直樹 小井土
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9097235A priority Critical patent/JPH10289951A/ja
Priority to US09/060,075 priority patent/US20010014530A1/en
Publication of JPH10289951A publication Critical patent/JPH10289951A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】底部の面積を確保しつつショートに対する余裕
を確保でき、信頼性を向上できる半導体装置のコンタク
ト構造を提供することを目的としている。 【解決手段】半導体基板１上に半導体素子６を形成した
後、全面に層間絶縁膜７を形成する。層間絶縁膜上にこ
の層間絶縁膜に対してエッチング選択比の高い絶縁膜１
１を形成し、エッチバックしてコンタクト孔の形成予定
領域の段差部側壁に残存させる。そして、段差部側壁に
残存された絶縁膜１１ａ，１１ｂをエッチングストッパ
の一部として利用するＳＡＣ技術により、層間絶縁膜に
開孔上端部が順テーパ形状を有するコンタクト孔１３を
開孔することを特徴としている。開孔上端部に順テーパ
形状を有するコンタクト孔を形成するので、コンタクト
孔の底部の面積を確保しつつコンタクト孔の側壁部と半
導体素子間のショートに対する十分な余裕を確保でき、
信頼性を向上できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に関するもので、特にコンタクト孔の上端
部に順テーパ形状を有するコンタクト部の構造とその形
成方法に係る。
【０００２】
【従来の技術】近年、半導体装置の微細化に伴いコンタ
クトサイズも微細化している。配線層間をアスペクト比
の高くなったコンタクト孔を介して接続して高い導通特
性を得るためには、導電材料を微細で且つ深いコンタク
ト孔内に良好に埋め込む技術が要求される。そのための
手法として、例えばブランケット法によるコンタクト孔
の埋め込みや、高融点金属のリフロー埋め込み等の技術
が知られている。これらの手法を採用するに当たり、導
電材料をコンタクト孔内に所望の形状に埋め込んでプラ
グを形成するために、また、下地のバリアメタル層を理
想的に形成するために、コンタクト孔の側壁を順テーパ
形状にするのが有効である。
【０００３】側壁部に順テーパを付ける従来のコンタク
ト孔の形成方法についてＥＰＲＯＭを例にとって説明す
る。まず、図１０に示すように、半導体基板１上に周知
の製造工程で第１のゲート酸化膜２、フローティングゲ
ート３、第２のゲート酸化膜４及びコントロールゲート
５を順次積層し、パターニングして積層ゲート構造６を
形成する。上記積層ゲート構造６を形成する前あるいは
形成後に、上記半導体基板１中に不純物をイオン注入
し、ソース，ドレイン領域２０，２０を形成する。その
後、常圧の化学気相成長法（以下ＣＶＤ法と記す）によ
り上記半導体基板１上及び上記積層ゲート構造６上にＳ
ｉＯ2 や不純物を含むＳｉＯ2 、例えばＰＳＧやＢＰＳ
Ｇ等からなる層間絶縁膜７を堆積形成し、熱工程により
リフローする。
【０００４】次に、図１１に示すように、フォトレジス
ト８をマスクとして上記層間絶縁膜７のコンタクト孔形
成部をエッチングしてコンタクト孔９を開孔する。この
際、ガス、温度、圧力等の条件を最適化した反応性イオ
ンエッチング法（以下ＲＩＥと記す）により、コンタク
ト孔９の側壁部が順テーパ形状となるようにする。
【０００５】その後、上記フォトレジスト８を除去する
と図１２に示すようになる。このような製造工程によ
り、側壁部に順テーパの付いたコンタクト孔９を形成で
きる。
【０００６】しかしながら、上述したような従来の半導
体装置の製造方法では、微細なコンタクト孔９の側壁部
に順テーパを付けると底部の面積が小さくなり、コンタ
クトの信頼性が低下したりコンタクト抵抗が増大してし
まうという問題が生ずる。一方、コンタクト孔の底部に
十分な面積を確保すると、コンタクト孔の上縁部には更
に大きな面積が必要となるため、集積密度が低下した
り、ショートに対する余裕が充分に取れないという問題
が発生する。
【０００７】上記積層ゲート構造６とコンタクト孔９と
の余裕を最小限で実現する手法として、配線層間に自己
整合的にコンタクト孔を形成するＳＡＣ技術が知られて
いる。図１３は上記ＳＡＣ技術を用いて形成したコンタ
クト孔の開孔部近傍の断面図である。ＳＡＣ技術では、
半導体基板１上に上面が層間絶縁膜に対してエッチング
選択比の高い例えばシリコン窒化物（以下ＳｉＮと記
す）で覆われた積層ゲート構造６を形成した後、基板１
上の全面に同様のＳｉＮ等の絶縁膜を形成し、この絶縁
膜をエッチバックして少なくとも積層ゲート構造６の側
壁部に残存させる。そして、全面に層間絶縁膜７を形成
し、この層間絶縁膜７にコンタクト孔９を開孔する。こ
の際、積層ゲート構造６の上面と側壁部に残存されてい
る絶縁膜１０，１０ａ，１０ｂをエッチングのストッパ
として利用することにより、コンタクト孔９の底部を自
己整合的に形成できる。
【０００８】しかしながら、ＳＡＣ技術は、ＳｉＮのよ
うなストレスの大きい絶縁膜１０ａ，１０ｂを積層ゲー
ト構造６の側壁部に形成するため、第１，第２のゲート
酸化膜２，４の劣化によりメモリセルトランジスタのホ
ットキャリア耐性が低下してしまうという問題がある。
また、ＥＰＲＯＭは、通常消去動作に紫外線照射を行っ
ており、更にＥＥＰＲＯＭのような電気的に消去を行う
不揮発性半導体記憶装置においても、製品開発時あるい
は出荷前の製品試験等の際には、メモリセルトランジス
タの初期化を紫外線消去で行うことがある。しかし、Ｓ
ｉＮのような紫外線を通し難い膜でメモリセルトランジ
スタを覆ってしまうと、消去が十分にできない、あるい
は時間がかかるという問題がある。
【０００９】
【発明が解決しようとする課題】上記のようにコンタク
ト孔に順テーパを付けた従来の半導体装置は、コンタク
ト孔の微細化に伴って、コンタクトの信頼性の低下やコ
ンタクト抵抗の増大を招き、これを解決しようとすると
集積密度の低下やショートに対する余裕が充分にとれな
くなるという問題がある。また、ＳＡＣ技術を用いた従
来の半導体装置の製造方法は、ゲート酸化膜を有する半
導体素子に適用するとゲート酸化膜の劣化によりホット
キャリア耐性が低下するという問題がある。更に、半導
体素子が不揮発性のメモリセルトランジスタの場合に
は、紫外線照射による消去や初期化の際に紫外線が通り
にくく、時間がかかるという問題がある。
【００１０】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、コンタクト孔の
底部の面積を確保しつつコンタクト孔の側壁部と半導体
素子間のショートに対する十分な余裕を確保でき、信頼
性を向上できるコンタクト構造を備えた半導体装置及び
その製造方法を提供することにある。
【００１１】また、この発明の他の目的は、ゲート酸化
膜の劣化によるホットキャリア耐性の低下を抑制できる
半導体装置及びその製造方法を提供することにある。こ
の発明の更に他の目的は、不揮発性のメモリセルトラン
ジスタにおける紫外線照射による消去や初期化に要する
時間を短縮できる半導体装置及びその製造方法を提供す
ることにある。
【００１２】
【課題を解決するための手段】この発明の請求項１に記
載した半導体装置は、半導体基板上に少なくとも一部の
領域が形成された半導体素子と、この半導体素子上に形
成された層間絶縁膜と、上記層間絶縁膜に形成され、少
なくとも開孔上端部が順テーパ形状を有するコンタクト
孔と、上記コンタクト孔の開孔上端部の領域に形成され
た絶縁膜と、上記コンタクト孔内に埋め込まれた導電性
の埋め込み部材とを具備することを特徴としている。
【００１３】また、請求項２に記載したように、請求項
１に記載の半導体装置において、前記コンタクト孔の底
部における前記半導体基板の表面領域中に形成された不
純物拡散層を更に具備することを特徴とする。
【００１４】請求項３に記載したように、請求項１また
は２に記載の半導体装置において、前記層間絶縁膜及び
前記埋め込み部材上に形成され、前記埋め込み部材を介
して前記半導体素子と電気的に接続される配線層を更に
具備することを特徴とする。
【００１５】請求項４に記載したように、請求項１ない
し３いずれか１つの項に記載の半導体装置において前記
埋め込み部材と前記コンタクト孔の底部に露出された半
導体基板との間に介在されるバリアメタル層を更に具備
することを特徴とする。
【００１６】請求項５に記載したように、請求項１ない
し４いずれか１つの項に記載の半導体装置において、前
記半導体素子は、不揮発性のメモリセルトランジスタで
あることを特徴とする。
【００１７】請求項６に記載したように、請求項１ない
し５いずれか１つの項に記載の半導体装置において、前
記コンタクト孔の開孔上端部の領域に形成された絶縁膜
は、前記層間絶縁膜に対してエッチング選択比が高い材
料であることを特徴とする。
【００１８】請求項７に記載したように、請求項１ない
し６いずれか１つの項に記載の半導体装置前記層間絶縁
膜はシリコン酸化物を含み、前記絶縁膜はシリコン窒化
物であることを特徴とする。
【００１９】更に、この発明の請求項８に記載した半導
体装置の製造方法は、半導体基板上に半導体素子を形成
する工程と、上記半導体素子上に層間絶縁膜を形成する
工程と、上記層間絶縁膜上にこの層間絶縁膜に対してエ
ッチング選択比の高い絶縁膜を形成する工程と、上記絶
縁膜をエッチバックして上記層間絶縁膜におけるコンタ
クト孔の形成予定領域の段差部側壁に残存させる工程
と、上記段差部側壁に残存された絶縁膜をエッチングス
トッパの一部として利用するＳＡＣ技術により、上記層
間絶縁膜に開孔上端部が順テーパ形状を有するコンタク
ト孔を開孔する工程とを具備することを特徴としてい
る。
【００２０】請求項９に記載したように、請求項８に記
載の半導体装置の製造方法において、前記コンタクト孔
の底部の前記半導体基板中に不純物をイオン注入する工
程を更に具備することを特徴とする。
【００２１】請求項１０に記載したように、請求項８ま
たは９に記載の半導体装置の製造方法において、前記コ
ンタクト孔を導電性の埋め込み部材で埋め込む工程を更
に具備することを特徴とする。
【００２２】請求項１１に記載したように、請求項１０
に記載の半導体装置の製造方法において、前記層間絶縁
膜及び前記埋め込み部材上に配線層を形成する工程を更
に具備することを特徴とする。
【００２３】請求項１２に記載したように、請求項８に
記載の半導体装置の製造方法において、前記コンタクト
孔内にバリアメタル層を形成する工程を更に具備するこ
とを特徴とする。
【００２４】請求項１３に記載したように、請求項８に
記載の半導体装置の製造方法において、前記半導体素子
を形成する工程は、前記半導体基板上に第１のゲート酸
化膜を形成する工程と、上記第１のゲート酸化膜上にフ
ローティングゲートを形成する工程と、上記フローティ
ングゲート上に第２のゲート酸化膜を形成する工程と、
上記第２のゲート酸化膜上にコントロールゲートを形成
する工程と、前記半導体基板中にソース，ドレイン領域
を形成する工程とを含むことを特徴とする。
【００２５】請求項１４に記載したように、請求項８に
記載の半導体装置の製造方法において、前記層間絶縁膜
はＣＶＤ法で形成されたシリコン酸化物を含み、前記絶
縁膜はＣＶＤ法で形成されたシリコン窒化物であること
を特徴とする。
【００２６】請求項１のような構成によれば、コンタク
ト孔の開孔上端部を順テーパ形状にしているので、コン
タクト孔の底部の面積を確保しつつコンタクト孔の側壁
部と半導体素子間のショートに対する十分な余裕を確保
でき、信頼性を向上できる。また、ゲート酸化膜を有す
る半導体素子に適用した場合、ストレスの大きい絶縁膜
と半導体素子との間に層間絶縁膜が介在されているの
で、ゲート酸化膜が劣化するのを防止でき、ホットキャ
リア耐性が低下することもない。更に、半導体素子が不
揮発性のメモリセルトランジスタであっても、紫外線が
通りにくい絶縁膜は開孔上端部しか覆わないので、紫外
線照射による消去や初期化の時間を短縮できる。
【００２７】請求項２のように、コンタクト孔の底部の
半導体基板中に不純物拡散層を設ければ、コンタクト抵
抗を低減できるとともに接合の突き抜けも防止できる。
請求項３に示すように、層間絶縁膜及び埋め込み部材上
に配線層を形成すれば、この配線層を平坦な領域上に形
成できるので、段切れ等による配線不良を抑制できる。
【００２８】請求項４に示すように、バリアメタル層を
設ければ、コンタクトの信頼性を更に向上できる。請求
項５に示すように、半導体素子として不揮発性のメモリ
セルトランジスタを設ければ、紫外線が通りにくい絶縁
膜は開孔上端部しか覆わないので、紫外線照射の際の消
去時間や初期化時間を短縮できる。
【００２９】請求項６に示すように、絶縁膜として層間
絶縁膜とエッチング選択比の高い材料を用いれば、この
絶縁膜をエッチングのストッパとするＳＡＣ技術を用い
て層間絶縁膜にコンタクト孔を形成できる。
【００３０】請求項７に示すように、層間絶縁膜として
はシリコン酸化物を含む材料、絶縁膜としてはシリコン
窒化物を用いることができる。請求項８のような方法に
よれば、層間絶縁膜の段差部側壁に残存された絶縁膜を
エッチングストッパとして開孔上端部に順テーパ形状を
有するコンタクト孔を形成するので、コンタクト孔の底
部の面積を確保しつつコンタクト孔の側壁部と半導体素
子間のショートに対する十分な余裕を確保でき、信頼性
を向上できる。また、ゲート酸化膜を有する半導体素子
を備えた半導体装置の製造方法に適用した場合に、ＳＡ
Ｃ技術を用いてコンタクト孔を形成しても、ストレスの
大きい絶縁膜と半導体素子との間に層間絶縁膜が介在さ
れているので、ゲート酸化膜が劣化するのを防止でき、
ホットキャリア耐性が低下することもない。更に、半導
体素子が不揮発性のメモリセルトランジスタであって
も、紫外線が通りにくい絶縁膜は開孔上端部しか覆わな
いので、紫外線照射による消去や初期化の時間を短縮で
きる。
【００３１】請求項９のように、コンタクト孔の底部の
半導体基板中に不純物をイオン注入して不純物拡散層を
形成すれば、コンタクト抵抗を低減できるとともに接合
の突き抜けも防止できる。
【００３２】請求項１０に示すように、コンタクト孔を
埋め込み部材で埋め込む際、コンタクト孔の開孔上端部
が順テーパ形状になっているので、容易に埋め込むこと
ができる。
【００３３】請求項１１に示すように、コンタクト孔を
埋め込んでから配線層を形成すれば、配線層を平坦な領
域上に形成できるので、段切れ等による配線不良を抑制
できる。
【００３４】請求項１２に示すように、バリアメタル層
を形成する工程を設ければ、コンタクトの信頼性を更に
向上できる。請求項１３に示すように、不揮発性のメモ
リセルトランジスタの形成工程に適用すれば、ＳＡＣ技
術を用いてコンタクト孔を形成しても、ストレスの大き
い絶縁膜と半導体素子との間に層間絶縁膜が介在されて
いるので、ゲート酸化膜が劣化するのを防止でき、ホッ
トキャリア耐性が低下することはない。また、紫外線が
通りにくい絶縁膜は開孔上端部しか覆わないので、紫外
線照射による消去や初期化の時間を短縮できる。
【００３５】請求項１４に示すように、層間絶縁膜とし
てはＣＶＤ法で形成されたシリコン酸化物を含む材料、
絶縁膜としてはＣＶＤ法で形成されたシリコン窒化物を
用いれば、通常の半導体装置の製造工程で容易に形成す
ることができる。
【００３６】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１ないし図９はそれぞ
れ、この発明の第１の実施の形態に係る半導体装置及び
その製造方法について説明するためのもので、ＮＡＮＤ
型ＥＥＰＲＯＭを例にとってコンタクト孔の近傍の製造
工程を順次示している。まず、図１に示すように、例え
ばＰ型の半導体基板１上に周知の製造工程により第１の
ゲート酸化膜２、フローティングゲート３、第２のゲー
ト酸化膜４及びコントロールゲート５を順次積層形成
し、パターニングして積層ゲート構造６を形成する。そ
の後、上記積層ゲート構造６をマスクにして上記半導体
基板１中に不純物をイオン注入し、熱処理を行って活性
化して半導体基板１と逆導電型のソース，ドレイン領域
２０，２０を形成することによりメモリセルトランジス
タを形成する。上記ソース，ドレイン領域は、周辺回路
との兼ね合いやパターン構成等に応じて積層ゲート構造
６の形成前に予め半導体基板１中に形成しても良い。次
に、常圧ＣＶＤ法により全面に層間絶縁膜７を０．３μ
ｍ〜０．５μｍ程度の厚さに堆積形成する。この層間絶
縁膜７は、ＳｉＯ2 や不純物を含むＳｉＯ2 、例えばＰ
ＳＧやＢＰＳＧ等からなる。この層間絶縁膜７の形成
時、隣接する積層ゲート構造６，６間はスペースが狭い
（通常最小デザイン・ルールで形成する）ため、上記層
間絶縁膜７でほぼ平坦に埋まるが、コンタクト孔の形成
部はスペースが広いので段差が生ずる。引き続き、上記
層間絶縁膜７上に、例えばステップカバレッジの良好な
減圧ＣＶＤ法により、ＣＶＤ窒化膜（Ｓｉ3 Ｎ4 膜）１
１を形成する。
【００３７】次に、図２に示すように、ＲＩＥ法により
上記ＣＶＤ窒化膜１１をエッチバックし、上記段差部
（コンタクト孔の形成予定領域）側壁に窒化膜１１ａ，
１１ｂを残存させる。
【００３８】上記層間絶縁膜７及びＣＶＤ窒化膜１１
ａ，１１ｂ上にフォトレジストを塗布し、露光及び現像
を行ってコンタクト孔の形成のためのパターンを形成し
た後、このフォトレジストパターン１２をマスクにし
て、ＣＶＤ窒化膜１１ａ，１１ｂと高いエッチング選択
性のあるＲＩＥ法でコンタクト孔１３を開孔する。この
際、図３に示すように、上記コンタクト孔１３は段差部
側壁に残存されている上記ＣＶＤ窒化膜１１ａ，１１ｂ
をエッチングストッパにしたＳＡＣ技術を用いて開孔す
る。
【００３９】次に、図４に示すように、上記フォトレジ
ストパターン１２を剥離して除去する。その後、図５に
示すように、再度フォトレジストを塗布して露光及び現
像処理を行ってマスク１４を形成し、コンタクト孔１３
の底部に不純物をイオン注入した後、熱処理を行って活
性化することにより図６に示すような高濃度の不純物拡
散層１５を形成する。この不純物拡散層１５は、コンタ
クト抵抗の低減と接合の突き抜けを防止するためのもの
である。
【００４０】引き続き、図７に示すように上記層間絶縁
膜７の表面及び上記不純物拡散層１５上の半導体基板１
の露出面上にバリアメタル層１６を形成し、上記コンタ
クト孔１３を埋め込むようにバリアメタル層１６上に埋
め込み部材１７を減圧ＣＶＤ法により堆積形成する。
【００４１】次に、上記埋め込み部材１７を等方性エッ
チング、例えばＣＤＥでエッチバックし、図８に示すよ
うにコンタクト孔１３内に残存させてプラグ１７’を形
成する。
【００４２】そして、図９に示すように、上記バリアメ
タル層１６上及び上記埋め込み部材１７上にアルミニウ
ム等を蒸着し、パターニングして配線層１８を形成す
る。上記のような構成並びに製造方法によれば、コンタ
クト孔１３の開孔上端部を順テーパ形状に形成している
ので、コンタクト孔１３の底部の面積を確保しつつコン
タクト孔１３の側壁部と積層ゲート構造６間のショート
に対する十分な余裕を確保でき、信頼性を向上できる。
また、ストレスの大きいＣＶＤ窒化膜１１ａ，１１ｂと
積層ゲート構造６との間に層間絶縁膜７が介在されてい
るので、ゲート酸化膜２，４が劣化するのを防止でき、
ホットキャリア耐性が低下することもない。更に、紫外
線が通りにくいＣＶＤ窒化膜１１ａ，１１ｂは開孔上端
部しか覆わないので、紫外線照射による消去や初期化の
時間を短縮できる。
【００４３】なお、上記実施の形態では、図１に示した
製造工程において、層間絶縁膜７を堆積形成後、直ちに
ストッパとして働くＳｉＮ膜１１を堆積する例を説明し
たが、上記ＳｉＮ膜１１をエッチバック法により所望の
箇所にのみ最適な形状で形成し、他の部分は平坦性を良
くするために層間絶縁膜７を堆積後リフローして形を整
えても良いことは本発明の主旨と効果を考えれば自明で
ある。また、エッチングストッパ絶縁膜１１（１１ａ，
１１ｂ）として減圧ＣＶＤ法によるＳｉＮ膜を例にとっ
て説明したが、減圧以外に常圧等の他の形成条件でも同
様な効果が得られる。更に、このエッチングストッパ絶
縁膜１１（１１ａ，１１ｂ）の材料もＳｉＮ膜以外に層
間絶縁膜７と十分なエッチング選択比が確保できるもの
であれば他の材料でも良いことは言うまでもない。この
他、図１３に示されるような積層ゲート構造６の上面を
覆うエッチングストッパ絶縁膜１０を設けてもよく、本
発明の主旨を逸脱しない範囲で適宜変形して実施するこ
とができる。
【００４４】
【発明の効果】以上説明したように、この発明によれ
ば、コンタクト孔の底部の面積を確保でき、且つコンタ
クト孔の側壁部と半導体素子間のショートに対する十分
な余裕を確保できる半導体装置及びその製造方法が得ら
れる。
【００４５】また、ゲート酸化膜の劣化によるホットキ
ャリア耐性の低下を抑制できる半導体装置及びその製造
方法が得られる。更に、不揮発性のメモリセルトランジ
スタにおける紫外線照射による消去や初期化に要する時
間を短縮できる半導体装置及びその製造方法が得られ
る。
【図面の簡単な説明】
【図１】この発明の実施の形態に係る半導体装置及びそ
の製造方法について説明するためのもので、ＮＡＮＤ型
のＥＥＰＲＯＭを例にとってコンタクト孔の近傍の第１
の製造工程を示す断面図。
【図２】この発明の実施の形態に係る半導体装置及びそ
の製造方法について説明するためのもので、ＮＡＮＤ型
のＥＥＰＲＯＭを例にとってコンタクト孔の近傍の第２
の製造工程を示す断面図。
【図３】この発明の実施の形態に係る半導体装置及びそ
の製造方法について説明するためのもので、ＮＡＮＤ型
のＥＥＰＲＯＭを例にとってコンタクト孔の近傍の第３
の製造工程を示す断面図。
【図４】この発明の実施の形態に係る半導体装置及びそ
の製造方法について説明するためのもので、ＮＡＮＤ型
のＥＥＰＲＯＭを例にとってコンタクト孔の近傍の第４
の製造工程を示す断面図。
【図５】この発明の実施の形態に係る半導体装置及びそ
の製造方法について説明するためのもので、ＮＡＮＤ型
のＥＥＰＲＯＭを例にとってコンタクト孔の近傍の第５
の製造工程を示す断面図。
【図６】この発明の実施の形態に係る半導体装置及びそ
の製造方法について説明するためのもので、ＮＡＮＤ型
のＥＥＰＲＯＭを例にとってコンタクト孔の近傍の第６
の製造工程を示す断面図。
【図７】この発明の実施の形態に係る半導体装置及びそ
の製造方法について説明するためのもので、ＮＡＮＤ型
のＥＥＰＲＯＭを例にとってコンタクト孔の近傍の第７
の製造工程を示す断面図。
【図８】この発明の実施の形態に係る半導体装置及びそ
の製造方法について説明するためのもので、ＮＡＮＤ型
のＥＥＰＲＯＭを例にとってコンタクト孔の近傍の第８
の製造工程を示す断面図。
【図９】この発明の実施の形態に係る半導体装置及びそ
の製造方法について説明するためのもので、ＮＡＮＤ型
のＥＥＰＲＯＭを例にとってコンタクト孔の近傍の第９
の製造工程を示す断面図。
【図１０】コンタクト孔の側壁に順テーパを付ける従来
の半導体装置の製造方法について説明するためのもの
で、ＥＰＲＯＭのコンタクト部における第１の製造工程
を示す断面図。
【図１１】コンタクト孔の側壁に順テーパを付ける従来
の半導体装置の製造方法について説明するためのもの
で、ＥＰＲＯＭのコンタクト部における第２の製造工程
を示す断面図。
【図１２】コンタクト孔の側壁に順テーパを付ける従来
の半導体装置の製造方法について説明するためのもの
で、ＥＰＲＯＭのコンタクト部における第３の製造工程
を示す断面図。
【図１３】コンタクト孔の側壁に順テーパを付ける従来
の他の半導体装置の製造方法について説明するためのも
ので、ＥＰＲＯＭのコンタクト部を示す断面図。
【符号の説明】
１…半導体基板、２…第１のゲート酸化膜、３…フロー
ティングゲート、４…第２のゲート酸化膜、５…コント
ロールゲート、６…積層ゲート構造、７…層間絶縁膜、
１１…ＣＶＤ窒化膜（ＳｉＮ膜）、１２…フォトレジス
トパターン、１３…コンタクト孔、１４…マスク（フォ
トレジスト）、１５…不純物拡散層、１６…バリアメタ
ル層、１７…埋め込み部材、１８…配線層、２０，２０
…ソース，ドレイン領域。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/792

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に少なくとも一部の領域が
    形成された半導体素子と、この半導体素子上に形成され
    た層間絶縁膜と、上記層間絶縁膜に形成され、少なくと
    も開孔上端部が順テーパ形状を有するコンタクト孔と、
    上記コンタクト孔の開孔上端部の領域に形成された絶縁
    膜と、上記コンタクト孔内に埋め込まれた導電性の埋め
    込み部材とを具備することを特徴とする半導体装置。
  2. 【請求項２】 前記コンタクト孔の底部における前記半
    導体基板の表面領域中に形成された不純物拡散層を更に
    具備することを特徴とする請求項１に記載の半導体装
    置。
  3. 【請求項３】 前記層間絶縁膜及び前記埋め込み部材上
    に形成され、前記埋め込み部材を介して前記半導体素子
    と電気的に接続される配線層を更に具備することを特徴
    とする請求項１または２に記載の半導体装置。
  4. 【請求項４】 前記埋め込み部材と前記コンタクト孔の
    底部に露出された半導体基板との間に介在されるバリア
    メタル層を更に具備することを特徴とする請求項１ない
    し３いずれか１つの項に記載の半導体装置。
  5. 【請求項５】 前記半導体素子は、不揮発性のメモリセ
    ルトランジスタであることを特徴とする請求項１ないし
    ４いずれか１つの項に記載の半導体装置。
  6. 【請求項６】 前記コンタクト孔の開孔上端部の領域に
    形成された絶縁膜は、前記層間絶縁膜に対してエッチン
    グ選択比が高い材料であることを特徴とする請求項１な
    いし５いずれか１つの項に記載の半導体装置。
  7. 【請求項７】 前記層間絶縁膜はシリコン酸化物を含
    み、前記絶縁膜はシリコン窒化物であることを特徴とす
    る請求項１ないし６いずれか１つの項に記載の半導体装
    置。
  8. 【請求項８】 半導体基板上に半導体素子を形成する工
    程と、上記半導体素子上に層間絶縁膜を形成する工程
    と、上記層間絶縁膜上にこの層間絶縁膜に対してエッチ
    ング選択比の高い絶縁膜を形成する工程と、上記絶縁膜
    をエッチバックして上記層間絶縁膜におけるコンタクト
    孔の形成予定領域の段差部側壁に残存させる工程と、上
    記段差部側壁に残存された絶縁膜をエッチングストッパ
    の一部として利用するＳＡＣ技術により、上記層間絶縁
    膜に開孔上端部が順テーパ形状を有するコンタクト孔を
    開孔する工程とを具備することを特徴とする半導体装置
    の製造方法。
  9. 【請求項９】 前記コンタクト孔の底部の前記半導体基
    板中に不純物をイオン注入する工程を更に具備すること
    を特徴とする請求項８に記載の半導体装置の製造方法。
  10. 【請求項１０】 前記コンタクト孔を導電性の埋め込み
    部材で埋め込む工程を更に具備することを特徴とする請
    求項８または９に記載の半導体装置の製造方法。
  11. 【請求項１１】 前記層間絶縁膜及び前記埋め込み部材
    上に配線層を形成する工程を更に具備することを特徴と
    する請求項１０に記載の半導体装置の製造方法。
  12. 【請求項１２】 前記コンタクト孔内にバリアメタル層
    を形成する工程を更に具備することを特徴とする請求項
    ８に記載の半導体装置の製造方法。
  13. 【請求項１３】 前記半導体素子を形成する工程は、前
    記半導体基板上に第１のゲート酸化膜を形成する工程
    と、上記第１のゲート酸化膜上にフローティングゲート
    を形成する工程と、上記フローティングゲート上に第２
    のゲート酸化膜を形成する工程と、上記第２のゲート酸
    化膜上にコントロールゲートを形成する工程と、前記半
    導体基板中にソース，ドレイン領域を形成する工程とを
    含むことを特徴とする請求項８に記載の半導体装置の製
    造方法。
  14. 【請求項１４】 前記層間絶縁膜はＣＶＤ法で形成され
    たシリコン酸化物を含み、前記絶縁膜はＣＶＤ法で形成
    されたシリコン窒化物であることを特徴とする請求項８
    に記載の半導体装置の製造方法。
JP9097235A 1997-04-15 1997-04-15 半導体装置及びその製造方法 Pending JPH10289951A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9097235A JPH10289951A (ja) 1997-04-15 1997-04-15 半導体装置及びその製造方法
US09/060,075 US20010014530A1 (en) 1997-04-15 1998-04-15 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9097235A JPH10289951A (ja) 1997-04-15 1997-04-15 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10289951A true JPH10289951A (ja) 1998-10-27

Family

ID=14186966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9097235A Pending JPH10289951A (ja) 1997-04-15 1997-04-15 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20010014530A1 (ja)
JP (1) JPH10289951A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100359250B1 (ko) * 1999-12-31 2002-11-04 아남반도체 주식회사 보조박막을 이용한 오버레이 마진 확보 방법
JP2004241780A (ja) * 2003-02-06 2004-08-26 Samsung Electronics Co Ltd 選択的ディスポーザブルスペーサー技術を使用する半導体集積回路の製造方法及びそれによって製造される半導体集積回路
US6808951B2 (en) 2000-11-20 2004-10-26 Renesas Technology Corp. Semiconductor integrated circuit device and manufacturing method thereof
JP2006228869A (ja) * 2005-02-16 2006-08-31 Seiko Epson Corp 半導体記憶装置
US7582554B2 (en) 2006-05-25 2009-09-01 Elpida Memory, Inc. Method for manufacturing semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192829B2 (en) * 1998-07-17 2007-03-20 Micron Technology, Inc. Methods of forming floating gate transistors
US10818548B1 (en) 2019-05-30 2020-10-27 International Business Machines Corporation Method and structure for cost effective enhanced self-aligned contacts

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100359250B1 (ko) * 1999-12-31 2002-11-04 아남반도체 주식회사 보조박막을 이용한 오버레이 마진 확보 방법
US6808951B2 (en) 2000-11-20 2004-10-26 Renesas Technology Corp. Semiconductor integrated circuit device and manufacturing method thereof
JP2004241780A (ja) * 2003-02-06 2004-08-26 Samsung Electronics Co Ltd 選択的ディスポーザブルスペーサー技術を使用する半導体集積回路の製造方法及びそれによって製造される半導体集積回路
US8222684B2 (en) 2003-02-06 2012-07-17 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor integrated circuit using a selective disposal spacer technique and semiconductor integrated circuit manufactured thereby
JP2006228869A (ja) * 2005-02-16 2006-08-31 Seiko Epson Corp 半導体記憶装置
US7582554B2 (en) 2006-05-25 2009-09-01 Elpida Memory, Inc. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20010014530A1 (en) 2001-08-16

Similar Documents

Publication Publication Date Title
US6184127B1 (en) Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass, and a semiconductor structure
JP4550185B2 (ja) Ｄｒａｍ装置の製造方法
KR19980053143A (ko) 반도체 메모리 소자 및 그 제조방법
US6602773B2 (en) Methods of fabricating semiconductor devices having protected plug contacts and upper interconnections
JP2004023098A (ja) 半導体素子の製造方法
US6808975B2 (en) Method for forming a self-aligned contact hole in a semiconductor device
US6373119B1 (en) Semiconductor device and method of manufacturing the same
JP4822792B2 (ja) 半導体装置およびその製造方法
JPH09283751A (ja) 半導体装置およびその製造方法
US6060357A (en) Method of manufacturing flash memory
JP3786413B2 (ja) 半導体素子の形成方法
US6323558B1 (en) Method for fabricating a contact of a semiconductor device
JPH10289951A (ja) 半導体装置及びその製造方法
US6372630B1 (en) Semiconductor device and fabrication method thereof
JP2850833B2 (ja) 半導体装置の製造方法
JPH11330431A (ja) 不揮発性半導体記憶装置の製造方法
US20050045968A1 (en) Semiconductor device with borderless contact structure and method of manufacturing the same
JP4550685B2 (ja) 半導体装置の製造方法
JP3176422B2 (ja) 半導体装置およびその製造方法
JP2007227900A (ja) 非揮発性メモリ素子の製造方法
JP2000049160A (ja) 半導体装置の配線及びその製造方法
JP3483090B2 (ja) 半導体装置の製造方法
KR101021176B1 (ko) 반도체 소자의 금속배선 형성방법
JP3173597B2 (ja) 半導体装置及びその製造方法
US6025272A (en) Method of planarize and improve the effectiveness of the stop layer