CN109727985A - 一种闪存单元的制备方法 - Google Patents
一种闪存单元的制备方法 Download PDFInfo
- Publication number
- CN109727985A CN109727985A CN201910021676.1A CN201910021676A CN109727985A CN 109727985 A CN109727985 A CN 109727985A CN 201910021676 A CN201910021676 A CN 201910021676A CN 109727985 A CN109727985 A CN 109727985A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- flash cell
- layer
- row
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种闪存单元的制备方法，提供一个衬底，在衬底上依次形成有浮栅多晶硅层和介质层，刻蚀介质层和部分厚度的浮栅多晶硅层，形成开口，采用源区的光罩进行光刻形成光刻胶图形，沉积氧化硅层将两个多晶硅行的第二侧之间的间距完全填充，形成层间膜，形成接触孔，正面金属层，对正面金属层进行图形化形成字线、位线和源线，该发明制备方法简单，不会影响外围电路的同时，需要形成的介质层较少，也降低了闪存单元的制备时间和成本，生产效率大大提高。
Description
技术领域
本发明涉及闪存单元制备技术领域，具体为一种闪存单元的制备方法。
背景技术
闪存是一种非易失性存储器，即断电数据也不会丢失。因运用闪存的数码产品运用闪存的数码产品为闪存不像RAM（随机存取存储器）一样以字节为单位改写数据，因此不能取代RAM。
闪存卡（Flash Card）是利用闪存（Flash Memory）技术达到存储电子信息的存储器，一般应用在数码相机，掌上电脑，MP3等小型数码产品中作为存储介质，所以样子小巧，有如一张卡片，所以称之为闪存卡。根据不同的生产厂商和不同的应用，闪存卡大概有SmartMedia（SM卡）、Compact Flash（CF卡）、MultiMediaCard（MMC卡）、Secure Digital（SD卡）、Memory Stick（记忆棒）、XD-Picture Card（XD卡）和微硬盘（MICRODRIVE）这些闪存卡虽然外观、规格不同，但是技术原理都是相同的。
目前闪存单元制备过程中，容易对外部电路造成损伤，从而造成损失，因此，亟待一种改进的技术来解决现有技术中所存在的这一问题。
发明内容
本发明的目的在于提供一种闪存单元的制备方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种闪存单元的制备方法，包括以下步骤：
步骤一：提供一个衬底，在衬底上依次形成有浮栅多晶硅层和介质层，刻蚀介质层和部分厚度的浮栅多晶硅层，形成开口；
步骤二：同一行的各闪存单元的浮栅多晶硅层连接在一起并组成多晶硅行；
步骤三：各多晶硅行和有源区的交叠区域为闪存单元的栅极结构的形成区域，多晶硅浮栅位于闪存单元的栅极结构的形成区域中，闪存单元的源区位于相邻的两个多晶硅行的第一侧之间的硅衬底中，同一行的各闪存单元的源区的底部都连接到同一根源区行线；相邻的两个多晶硅行的第二侧之间的区域为闪存单元的漏区形成区，两个多晶硅行的第一侧之间间距小于两个多晶硅行的第二侧之间间距；
步骤四：在开口中形成控制栅，刻蚀开口之间的介质层和浮栅多晶硅层，形成另一个开口，在另一个开口中形成字线栅；
步骤五：采用源区的光罩进行光刻形成光刻胶图形，光刻胶图形将源区顶部的两个多晶硅行的第一侧之间的氮化层保护，源区之外的氮化层的表面打开，之后，以光刻胶图形为掩膜对氮化层进行刻蚀在各多晶硅行的第二侧形成第二道侧墙，各多晶硅行的第二侧的第一道侧墙和第二道侧墙叠加形成所需要厚度的侧墙结构，之后去除光刻胶图形；
步骤六：在存储区进行源漏注入在两个多晶硅行的第二侧之间的有源区中形成闪存单元的漏区，闪存单元的漏区和对应的多晶硅行的第二侧的第二道侧墙的侧面自对准，源区的底部被填充于两个多晶硅行的第一侧之间的氮化层和第一道侧墙保护而不受源漏注入的影响；
步骤七：沉积氧化硅层将两个多晶硅行的第二侧之间的间距完全填充，采用有源区的光罩进行光刻定义并对氧化硅层进行刻蚀将两个多晶硅行的第二侧间隔和有源区交叠区中的氧化硅层去除并将硅衬底表面露出；
步骤八：形成层间膜，层间膜将两个多晶硅行的第一侧之间的间隔完全填充以及将两个多晶硅行的第二侧之间的间隔完全填充并覆盖各多晶硅行的顶部；
步骤九：形成接触孔，正面金属层，对正面金属层进行图形化形成字线、位线和源线，各多晶硅行通过接触孔连接到对应行的字线，各闪存单元的漏区通过对应的接触孔连接到对应列的位线，各源区行线通过接触孔连接到对应行的源线。
优选的，所述步骤一中介质层的材料为氮化硅或氮化钛其中的一种或多种。
优选的，所述步骤一中开口为并排排列。
优选的，所述步骤三中源区行线的底部深度大于等于场氧的底部深度，使各有源区之间的源区连接在一起。
优选的，所述步骤五中光刻胶图形的光刻胶为一种双向黏胶。
与现有技术相比，本发明的有益效果是：
制备方法简单，不会影响外围电路的同时，需要形成的介质层较少，也降低了闪存单元的制备时间和成本，生产效率大大提高。
具体实施方式
下面对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供一种技术方案：一种闪存单元的制备方法，包括以下步骤：
步骤一：提供一个衬底，在衬底上依次形成有浮栅多晶硅层和介质层，刻蚀介质层和部分厚度的浮栅多晶硅层，形成开口；
步骤二：同一行的各闪存单元的浮栅多晶硅层连接在一起并组成多晶硅行；
步骤三：各多晶硅行和有源区的交叠区域为闪存单元的栅极结构的形成区域，多晶硅浮栅位于闪存单元的栅极结构的形成区域中，闪存单元的源区位于相邻的两个多晶硅行的第一侧之间的硅衬底中，同一行的各闪存单元的源区的底部都连接到同一根源区行线；相邻的两个多晶硅行的第二侧之间的区域为闪存单元的漏区形成区，两个多晶硅行的第一侧之间间距小于两个多晶硅行的第二侧之间间距；
步骤四：在开口中形成控制栅，刻蚀开口之间的介质层和浮栅多晶硅层，形成另一个开口，在另一个开口中形成字线栅；
步骤五：采用源区的光罩进行光刻形成光刻胶图形，光刻胶图形将源区顶部的两个多晶硅行的第一侧之间的氮化层保护，源区之外的氮化层的表面打开，之后，以光刻胶图形为掩膜对氮化层进行刻蚀在各多晶硅行的第二侧形成第二道侧墙，各多晶硅行的第二侧的第一道侧墙和第二道侧墙叠加形成所需要厚度的侧墙结构，之后去除光刻胶图形；
步骤六：在存储区进行源漏注入在两个多晶硅行的第二侧之间的有源区中形成闪存单元的漏区，闪存单元的漏区和对应的多晶硅行的第二侧的第二道侧墙的侧面自对准，源区的底部被填充于两个多晶硅行的第一侧之间的氮化层和第一道侧墙保护而不受源漏注入的影响；
步骤七：沉积氧化硅层将两个多晶硅行的第二侧之间的间距完全填充，采用有源区的光罩进行光刻定义并对氧化硅层进行刻蚀将两个多晶硅行的第二侧间隔和有源区交叠区中的氧化硅层去除并将硅衬底表面露出；
步骤八：形成层间膜，层间膜将两个多晶硅行的第一侧之间的间隔完全填充以及将两个多晶硅行的第二侧之间的间隔完全填充并覆盖各多晶硅行的顶部；
步骤九：形成接触孔，正面金属层，对正面金属层进行图形化形成字线、位线和源线，各多晶硅行通过接触孔连接到对应行的字线，各闪存单元的漏区通过对应的接触孔连接到对应列的位线，各源区行线通过接触孔连接到对应行的源线。
步骤一中开口为并排排列，步骤三中源区行线的底部深度大于等于场氧的底部深度，使各有源区之间的源区连接在一起，步骤五中光刻胶图形的光刻胶为一种双向黏胶。
浮栅层多晶硅层的材料为未掺杂的多晶硅或掺杂的多晶硅，为后续浮栅的制作提供基础，其厚度范围为300埃-800埃，例如是400埃、600埃。所述第一介质层4为一层硬掩模，优选的，介质层的材料为氮化硅或氮化钛其中的一种或多种，其厚度范围为1000埃-6000埃。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (5)
1.一种闪存单元的制备方法，其特征在于：包括以下步骤：
步骤一：提供一个衬底，在衬底上依次形成有浮栅多晶硅层和介质层，刻蚀介质层和部分厚度的浮栅多晶硅层，形成开口；
步骤二：同一行的各闪存单元的浮栅多晶硅层连接在一起并组成多晶硅行；
步骤三：各多晶硅行和有源区的交叠区域为闪存单元的栅极结构的形成区域，多晶硅浮栅位于闪存单元的栅极结构的形成区域中，闪存单元的源区位于相邻的两个多晶硅行的第一侧之间的硅衬底中，同一行的各闪存单元的源区的底部都连接到同一根源区行线；相邻的两个多晶硅行的第二侧之间的区域为闪存单元的漏区形成区，两个多晶硅行的第一侧之间间距小于两个多晶硅行的第二侧之间间距；
步骤四：在开口中形成控制栅，刻蚀开口之间的介质层和浮栅多晶硅层，形成另一个开口，在另一个开口中形成字线栅；
步骤五：采用源区的光罩进行光刻形成光刻胶图形，光刻胶图形将源区顶部的两个多晶硅行的第一侧之间的氮化层保护，源区之外的氮化层的表面打开，之后，以光刻胶图形为掩膜对氮化层进行刻蚀在各多晶硅行的第二侧形成第二道侧墙，各多晶硅行的第二侧的第一道侧墙和第二道侧墙叠加形成所需要厚度的侧墙结构，之后去除光刻胶图形；
步骤六：在存储区进行源漏注入在两个多晶硅行的第二侧之间的有源区中形成闪存单元的漏区，闪存单元的漏区和对应的多晶硅行的第二侧的第二道侧墙的侧面自对准，源区的底部被填充于两个多晶硅行的第一侧之间的氮化层和第一道侧墙保护而不受源漏注入的影响；
步骤七：沉积氧化硅层将两个多晶硅行的第二侧之间的间距完全填充，采用有源区的光罩进行光刻定义并对氧化硅层进行刻蚀将两个多晶硅行的第二侧间隔和有源区交叠区中的氧化硅层去除并将硅衬底表面露出；
步骤八：形成层间膜，层间膜将两个多晶硅行的第一侧之间的间隔完全填充以及将两个多晶硅行的第二侧之间的间隔完全填充并覆盖各多晶硅行的顶部；
步骤九：形成接触孔，正面金属层，对正面金属层进行图形化形成字线、位线和源线，各多晶硅行通过接触孔连接到对应行的字线，各闪存单元的漏区通过对应的接触孔连接到对应列的位线，各源区行线通过接触孔连接到对应行的源线。
2.根据权利要求1的一种闪存单元的制备方法，其特征在于：所述步骤一中介质层的材料为氮化硅或氮化钛其中的一种或多种。
3.根据权利要求1的一种闪存单元的制备方法，其特征在于：所述步骤一中开口为并排排列。
4.根据权利要求1的一种闪存单元的制备方法，其特征在于：所述步骤三中源区行线的底部深度大于等于场氧的底部深度，使各有源区之间的源区连接在一起。
5.根据权利要求1的一种闪存单元的制备方法，其特征在于：所述步骤五中光刻胶图形的光刻胶为一种双向黏胶。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910021676.1A CN109727985A (zh) | 2019-01-10 | 2019-01-10 | 一种闪存单元的制备方法 |
| PCT/CN2019/104080 WO2020143239A1 (zh) | 2019-01-10 | 2019-09-03 | 一种闪存单元的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910021676.1A CN109727985A (zh) | 2019-01-10 | 2019-01-10 | 一种闪存单元的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109727985A true CN109727985A (zh) | 2019-05-07 |
Family
ID=66298234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910021676.1A Pending CN109727985A (zh) | 2019-01-10 | 2019-01-10 | 一种闪存单元的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109727985A (zh) |
| WO (1) | WO2020143239A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020143239A1 (zh) * | 2019-01-10 | 2020-07-16 | 江苏华存电子科技有限公司 | 一种闪存单元的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107180832A (zh) * | 2016-03-09 | 2017-09-19 | 中芯国际集成电路制造(上海)有限公司 | 闪存结构及其形成方法 |
| CN108364952A (zh) * | 2018-01-29 | 2018-08-03 | 上海华力微电子有限公司 | 闪存的制造方法 |
| CN108807392A (zh) * | 2018-06-08 | 2018-11-13 | 上海华虹宏力半导体制造有限公司 | 快闪存储器及其制造方法 |
| US20180366478A1 (en) * | 2017-06-19 | 2018-12-20 | United Microelectronics Corp. | Nonvolatile memory cell and fabrication method thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109727985A (zh) * | 2019-01-10 | 2019-05-07 | 江苏华存电子科技有限公司 | 一种闪存单元的制备方法 |
-
2019
- 2019-01-10 CN CN201910021676.1A patent/CN109727985A/zh active Pending
- 2019-09-03 WO PCT/CN2019/104080 patent/WO2020143239A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107180832A (zh) * | 2016-03-09 | 2017-09-19 | 中芯国际集成电路制造(上海)有限公司 | 闪存结构及其形成方法 |
| US20180366478A1 (en) * | 2017-06-19 | 2018-12-20 | United Microelectronics Corp. | Nonvolatile memory cell and fabrication method thereof |
| CN108364952A (zh) * | 2018-01-29 | 2018-08-03 | 上海华力微电子有限公司 | 闪存的制造方法 |
| CN108807392A (zh) * | 2018-06-08 | 2018-11-13 | 上海华虹宏力半导体制造有限公司 | 快闪存储器及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020143239A1 (zh) * | 2019-01-10 | 2020-07-16 | 江苏华存电子科技有限公司 | 一种闪存单元的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020143239A1 (zh) | 2020-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7696076B2 (en) | Method of fabricating flash memory device | |
| TW552705B (en) | Flash EEPROM cell and method of manufacturing the same | |
| KR20080049517A (ko) | 플래시 메모리 소자 및 그의 제조방법 | |
| US20020197798A1 (en) | Self-aligned floating gate flash cell system and method | |
| CN103779356A (zh) | 一种显示面板母板及其制备方法 | |
| TW497223B (en) | Non-volatile memory device and fabrication method thereof | |
| US9831178B2 (en) | Display substrate, manufacturing method thereof and display device | |
| CN109727985A (zh) | 一种闪存单元的制备方法 | |
| CN102422212B (zh) | 液晶面板的制造方法、液晶面板用玻璃基板和具备该液晶面板用玻璃基板的液晶面板 | |
| CN1201388C (zh) | 快闪存储器的制造方法 | |
| CN103487982A (zh) | 显示装置、阵列基板、像素结构及制作方法 | |
| US8455341B2 (en) | Methods of forming features of integrated circuitry | |
| CN105575784A (zh) | 分离栅极式闪存的制作方法及分离栅极式闪存 | |
| US8450199B2 (en) | Integrating diverse transistors on the same wafer | |
| CN111129025A (zh) | Nord闪存的制造方法 | |
| KR100672717B1 (ko) | 비휘발성 메모리 장치의 제조방법 | |
| KR100650699B1 (ko) | 별개의 게이트 구조를 갖는 반도체 장치의 게이트 형성방법 | |
| CN100508198C (zh) | 非挥发性存储器的制造方法 | |
| US8383515B2 (en) | Methodology for wordline short reduction | |
| CN103926762A (zh) | 阵列基板及其制造方法 | |
| KR20010110191A (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
| US20060258102A1 (en) | Flash memory device and method of fabricating the same | |
| KR100334575B1 (ko) | 반도체 메모리 제조 방법 | |
| TW469641B (en) | Manufacturing method of flash memory | |
| TW437045B (en) | Redundancy circuit design method using self-aligned processing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190507 |
|
| RJ01 | Rejection of invention patent application after publication |