CN100449736C - 存储器件分离栅极的制造方法 - Google Patents
存储器件分离栅极的制造方法 Download PDFInfo
- Publication number
- CN100449736C CN100449736C CNB2006100287793A CN200610028779A CN100449736C CN 100449736 C CN100449736 C CN 100449736C CN B2006100287793 A CNB2006100287793 A CN B2006100287793A CN 200610028779 A CN200610028779 A CN 200610028779A CN 100449736 C CN100449736 C CN 100449736C
- Authority
- CN
- China
- Prior art keywords
- cover layer
- layer
- manufacture method
- separation grid
- memory separation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
一种存储器件分离栅极的制造方法，包括：提供一具有复数沟槽和凸棱的半导体衬底；在所述沟槽内及凸棱上形成第一覆盖层；刻蚀所述第一覆盖层使其厚度介于所述沟槽深度的十分之一至二分之一之间；在所述沟槽侧壁、第一覆盖层和凸棱上形成第二覆盖层；刻蚀所述第二覆盖层至沟槽侧壁及凸棱上的第二覆盖层全部被移除。本发明避免在沟槽中填充的第二覆盖层上形成空洞。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种存储器件分离栅极(splitgate)的制造方法。
背景技术
非挥发性存储器件如闪存(Flash memory)器件其能够在断电时保存数据且能够可重复的存储、读取及擦除而被广泛应用于计算机通讯和存储领域。一个典型的闪存存储单元包括一个掺杂的浮栅和一个控制栅极的堆叠栅极结构，控制栅极与浮栅绝缘，浮栅位于衬底上漏极和源极中间绝缘氧化层上方。通过在控制栅极及源漏之间施加不同的电压，衬底中的电子通过Fowler-Nordheim(F-N)隧穿效应被注入到浮栅中或从浮栅中擦除。在堆栈栅极旁制造分离栅极可改善闪存器件的过消除问题。专利申请号为200410103495.7的中国专利公开了一种制造分离栅闪存设备的方法。通过多个带有分离栅极的闪存单元串连的NAND阵列可以增加闪存单元的集成度。图1A～图1H是现有技术中一种NAND闪存阵列分离栅极的制造方法。
如图1A所示，首先提供一半导体衬底100，半导体衬底中形成有隔离103。所述半导体衬底上形成有复数个栅极。所述栅极为包括硬掩膜层114a，氧化层112a，多晶硅层110a的堆栈结构。在所述栅极两侧形成侧墙115，侧墙115保护栅极。
如图1B在所述栅极之间的沟槽中填充导电层118，所述导电层118为多晶硅并回刻形成如图1C所述的分离栅极118a.
但是由于随着器件的缩小，栅极尺寸及栅极之间的距离也不断缩小，使得栅极之间的沟槽深宽比较大，在沉积导电层118过程中由于阶梯覆盖不佳，会造成间隙没有完全填充而在沟槽之间的导电层中产生空洞。如图1D所示，填充导电层118过程中沟槽顶部被覆盖而产生夹断致使产生空洞119。在对所述导电层118回刻而形成的分离栅118a上会留下缺陷缝隙120，如图1E所示。若分离栅极118a厚度较薄，缝隙120底部露出衬底，严重影响器件的性能。
发明内容
本发明提供一种存储器件分离栅极的制造方法，该方法能够避免在分离栅极上形成缺陷缝隙。
本发明提供的一种存储器件分离栅极的制造方法，包括：
提供一具有复数沟槽和凸棱的半导体衬底；
在所述沟槽内及凸棱上形成第一覆盖层；
刻蚀所述第一覆盖层使其厚度介于所述沟槽深度的十分之一至二分之一之间；
在所述沟槽侧壁、第一覆盖层和凸棱上形成第二覆盖层；
刻蚀所述第二覆盖层至沟槽侧壁及凸棱上的第二覆盖层全部被移除。
所述沟槽侧壁形成有第一介质层。
所述第一介质层为氧化硅。
所述凸棱上有硬掩膜层。
所述硬掩膜层为氮化硅。
所述第一覆盖层多晶硅。
所述第一覆盖层的形成方法为物理气相沉积或化学气相沉积。
所述第二覆盖层为多晶硅。
所述第二覆盖层厚度小于沟槽宽度的三分之一。
对第二覆盖层的刻蚀为等向性刻蚀。
所述沟槽底部形成有第二介质层。
所述第二介质层为氧化硅。
相应的，本发明还提供一种存储器件分离栅极的制造方法，包括：
提供一具有复数沟槽和凸棱的半导体衬底；
在所述沟槽内及凸棱上形成第一覆盖层；
刻蚀所述第一覆盖层使其厚度介于所述沟槽深度的十分之一至二分之一之间；
在所述第一覆盖层上形成厚度小于沟槽宽度三分之一的第二覆盖层；
等向刻蚀所述第二覆盖层至沟槽侧壁及凸棱上的第二覆盖层全部被移除。
所述凸棱上有硬掩膜层。
所述硬掩膜层为氮化硅。
所述第一覆盖层为多晶硅。
与现有技术相比，本发明具有以下优点：本发明中在形成分离栅极过程中通过首先沉积第一覆盖层填充栅极之间的沟槽，回刻使所述第一覆盖层使其厚度减小为所述沟槽深度的二分之一，接着沉积与第一覆盖层相同的第二覆盖层，所述第二覆盖层会填充形成于所述第一覆盖层上的缝隙。然后采用等向性刻蚀去除沟槽侧壁及栅极上的第二覆盖层，从而在沟槽中形成没有缝隙的分离栅极。本发明方法通过沉积第二覆盖层填充的方法而避免在形成的分离栅极上形成缝隙。
附图说明
图1A～图1E为现有技术中一种NAND闪存阵列分离栅极制造方法及其产生空洞缺陷的剖面示意图；
图2为根据本发明实施例的制造方法的流程图；
图3A～图3K为根据本发明实施例的制造方法的剖面示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
图2为本发明制造方法的流程图。
如图2所示，提供一半导体衬底，所述半导体衬底上形成有复数个沟槽及凸棱(S210)。复数个沟槽平行排布。在所述沟槽的侧壁上形成有第一介质层，所述第一介质层可以是氧化硅或氮化硅，在所述沟槽底部形成有第二介质层。在所述沟槽之间的衬底上形成有硬掩膜层，所述硬掩膜和衬底之间有多晶硅层，所述硬掩膜层为氮化硅。
在所述沟槽内及凸棱上形成第一覆盖层(S220)。所述第一覆盖层可以是多晶硅，形成的第一覆盖层至少填满所述沟槽。所述第一覆盖层与第一介质层及硬掩膜层有不同的刻蚀速率。形成第一覆盖层的方法可以是物理气相沉积或化学气相沉积。
刻蚀所述第一覆盖层使其厚度介于所述沟槽深度的十分之一至二分之一之间(S230)。由于在形成第一覆盖层过程中沉积的膜层的阶梯覆盖率不佳，在沟槽侧壁上形成的膜层比凸棱上的膜层要薄，沟槽侧壁接近顶部开口方向膜层较厚，底部较薄，因而侧壁接近开口方向膜层会阻止沉积材料向沟槽底部侧壁扩散，从而会在沟槽中形成空洞。刻蚀后会在沟槽中剩余的第一覆盖层上形成缝隙。
在刻蚀后的剩余第一覆盖层顶部及沟槽侧壁及凸棱上形成第二覆盖层。(S240)，形成的第二覆盖层与第一覆盖层为同种材料，其厚度小于所述沟槽宽度的三分之一，沉积的第二覆盖层首先会填充在第一覆盖层上形成的缝隙。
刻蚀所述第二覆盖层至沟槽侧壁及凸棱上的第二覆盖层全部被移除(S250)。选用等向性刻蚀同时刻蚀沟槽侧壁、凸棱顶部及沟槽底部的第二覆盖层，完成对沟槽侧壁的第二覆盖层的刻蚀后，沟槽底部留下第一覆盖层与第二覆盖层堆栈。若第一覆盖层与第二覆盖层均为多晶硅，形成的堆栈即为分离栅极。
下面是本发明方法的详细步骤。图3A～图3K为本发明方法实施例的剖面示意图。
如图3A所示，提供一半导体衬底300，可以是P型衬底也可以是N型衬底。在所述半导体衬底300上形成一深掺杂层301，掺入离子可以是N型或P型杂质。掺杂层301形成导电沟道。
如图3B所示，在所述带有掺杂层301的半导体衬底上形成一氧化层302所述氧化层厚度约为110埃，在所述氧化层302上形成一氮化硅层304，所述氮化硅层的厚度为1625埃。在所述氮化硅层304上形成一无机抗反射层306，所述无机抗反射层306为氮氧化硅(SiON)，其厚度约为320埃。所述无机抗反射层306作为形成有源区隔离的抗反射材料防止底层反射光对形成的光刻图型的影响。
如图3C所示，旋涂光致抗蚀剂于所述无机抗反射层上，通过曝光显影将定义有源区的图型从掩膜板上转移到光致抗蚀剂上，此时无机抗反射层通过干涉效应消除底层的反射光对形成光致抗蚀剂上图型的轮廓的影响，通过刻蚀将所述图型转移到硬掩膜304上，然后去除所述光致抗蚀剂与无机抗反射层306，以硬掩膜层304作为阻挡层，刻蚀未被所述硬掩膜306覆盖的氧化层302与衬底，在衬底上形成隔离槽303，隔离槽303之间形成有源区。通过将光致抗蚀剂上的图案首先转移到硬掩膜304上，然后以硬掩膜作为掩膜刻蚀在衬底上形成隔离槽303能够增加分辨率并使得形成的隔离槽303的侧壁轮廓较直。在所述隔离槽303中填充氧化物作为隔离物质，并通过化学机械研磨使得隔离槽303中填充的氧化物顶部不高于衬底表面。去除所述硬掩膜层304及氧化层302。
如图3D所示，在所述半导体衬底300上形成第二介质层308，所述第一介质层308为氧化硅。在所述第二介质层308上形成一掺杂的多晶硅层310，其形成方式为化学气相沉积，形成的掺杂多晶硅层310厚度约为1000埃。在所述掺杂多晶硅层310上形成一氧化层312，其厚度约为100埃。在所述氧化层312上形成一硬掩膜层314，其厚度约为2000埃，所述硬掩膜层314为氮化硅，其形成方式为化学气相沉积。
如图3E所示，在所述硬掩膜层314上旋涂光致抗蚀剂，通过曝光显影形成栅极图案316。形成栅极图案316包括旋涂光致抗蚀剂，软烤(soft bake)，曝光，曝光后烘烤(PEB)，显影，硬烤(hard bake)等步骤。
如图3F所示，刻蚀所述形成有栅极图型316的硬掩膜层314，将所述栅极图形转移到硬掩膜314上形成314a，移除所述光致抗蚀剂，以所述硬掩膜314a为阻挡层，刻蚀所述氧化层312及多晶硅层310形成312a和310a.堆栈结构310a，312a，314a形成的凸棱即为栅极。在制造栅极工艺中采用首先将光致抗蚀剂的图形转移到硬掩膜314上形成314a，在以硬掩膜层314a作为幕罩形成氧化层312a，多晶硅层314a方法能够控制形成的栅极侧壁轮廓较为垂直，且能够增加形成的栅极的分辨率。
如图3G所示，在所述栅极侧壁形成第一介质层315，所述第一介质层315为氧化硅。形成过程为首先沉积第一介质层315于栅极侧壁、顶部及栅极之间沟槽313的底部，然后回刻刻蚀掉栅极顶部及沟槽313底部的第一介质层315。刻蚀过程会减小或移除沟槽313底部的第二介质层308。多晶硅层310a下为氧化层308a。
如图3H所示，首先在沟槽313中沉积氧化层308b，然后在氧化层308b上方的沟槽中及栅极上方形成第一覆盖层318。所述第一覆盖层318为多晶硅，形成的第一覆盖层318至少填满所述沟槽313。所述第一覆盖层318与第一介质层315及硬掩膜层314a有不同的刻蚀速率。形成第一覆盖层318的方法可以是物理气相沉积或化学气相沉积。由于在形成第一覆盖层318过程中沉积的膜层的阶梯覆盖率不佳，在沟槽313侧壁上形成的膜层比栅极上的膜层要薄，沟槽313侧壁接近顶部开口方向膜层较厚，接近底部较薄，因而侧壁接近开口方向膜层会阻止沉积的材料向沟槽313底部侧壁扩散，而在沟槽313中形成空洞319。
如图3I所示，刻蚀所述第一覆盖层318使其厚度介于所述沟槽313深度的十分之一至二分之一之间而形成318a。刻蚀后空洞319会在沟槽313中剩余的第一覆盖层318a上形成缝隙320。
如图3J所示，在刻蚀后剩余第一覆盖层318a顶部、沟槽313侧壁及栅极上形成第二覆盖层317。形成的第二覆盖层317与第一覆盖层318为同种材料，其厚度小于所述沟槽313宽度的三分之一，沉积的第二覆盖层317材料会填充在第一覆盖层318a上形成的缝隙320。
如图3K所示，刻蚀所述第二覆盖层317至沟槽313侧壁及栅极上的第二覆盖层317全部被移除。选用等向性刻蚀同时刻蚀沟槽侧壁、栅极顶部及沟槽底部的第二覆盖层，完成对沟槽侧壁的第二覆盖层的刻蚀后，沟槽底部留下第一覆盖层与第二覆盖层堆栈317a。若第一覆盖层与第二覆盖层均为多晶硅，形成的堆栈即为分离栅极317a。
本发明中在形成分离栅极317a过程中通过首先沉积第一覆盖层填充栅极之间的沟槽，回刻所述第一覆盖层318使其厚度减小为所述沟槽深度的二分之一，接着沉积与第一覆盖层相同的第二覆盖层317，所述第二覆盖层会填充形成于所述第一覆盖层318a上的缝隙320。然后采用等向性刻蚀去除沟槽侧壁及栅极上的第二覆盖层，从而在沟槽中形成没有缝隙的分离栅极。本发明方法通过沉积第二覆盖层填充的方法而避免在形成的分离栅极上形成缝隙。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (16)
1、一种存储器件分离栅极的制造方法，其特征在于包括：
提供一具有复数沟槽和凸棱的半导体衬底；
在所述沟槽内及凸棱上形成第一覆盖层；
刻蚀所述第一覆盖层使其厚度介于所述沟槽深度的十分之一至二分之一之间；
在所述沟槽侧壁、第一覆盖层和凸棱上形成第二覆盖层；
刻蚀所述第二覆盖层至沟槽侧壁及凸棱上的第二覆盖层全部被移除。
2、如权利要求1所述的存储器件分离栅极的制造方法，其特征在于：所述沟槽侧壁形成有第一介质层。
3、如权利要求1所述的存储器件分离栅极的制造方法，其特征在于：所述第一介质层为氧化硅。
4、如权利要求1所述的存储器件分离栅极的制造方法，其特征在于：所述凸棱上有硬掩膜层。
5、如权利要求4所述的存储器件分离栅极的制造方法，其特征在于：所述硬掩膜层为氮化硅。
6、如权利要求1所述的存储器件分离栅极的制造方法，其特征在于：所述第一覆盖层为多晶硅。
7、如权利要求1或6所述的存储器件分离栅极的制造方法，其特征在于：所述第一覆盖层的形成方法为物理气相沉积或化学气相沉积。
8、如权利要求1所述的存储器件分离栅极的制造方法，其特征在于：所述第二覆盖层为多晶硅。
9、如权利要求1或8所述的存储器件分离栅极的制造方法，其特征在于：所述第二覆盖层厚度小于沟槽宽度的三分之一。
10、如权利要求1所述的存储器件分离栅极的制造方法，其特征在于：对第二覆盖层的刻蚀为等向性刻蚀。
11、如权利要求1所述的存储器件分离栅极的制造方法，其特征在于：所述沟槽底部形成有第二介质层。
12、如权利要求11所述的存储器件分离栅极的制造方法，其特征在于：所述第二介质层为氧化硅。
13、一种存储器件分离栅极的制造方法，其特征在于，包括：
提供一具有复数沟槽和凸棱的半导体衬底；
在所述沟槽内及凸棱上形成第一覆盖层；
刻蚀所述第一覆盖层使其厚度介于所述沟槽深度的十分之一至二分之一之间；
在所述第一覆盖层上形成厚度小于沟槽宽度三分之一的第二覆盖层；
等向刻蚀所述第二覆盖层至沟槽侧壁及凸棱上的第二覆盖层全部被移除。
14、如权利要求13所述的存储器件分离栅极的制造方法，其特征在于：所述凸棱上有硬掩膜层。
15、如权利要求14所述的存储器件分离栅极的制造方法，其特征在于：所述硬掩膜层为氮化硅。
16、如权利要求13所述的存储器件分离栅极的制造方法，其特征在于：所述第一覆盖层为多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100287793A CN100449736C (zh) | 2006-07-10 | 2006-07-10 | 存储器件分离栅极的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100287793A CN100449736C (zh) | 2006-07-10 | 2006-07-10 | 存储器件分离栅极的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101106109A CN101106109A (zh) | 2008-01-16 |
| CN100449736C true CN100449736C (zh) | 2009-01-07 |
Family
ID=38999925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100287793A Active CN100449736C (zh) | 2006-07-10 | 2006-07-10 | 存储器件分离栅极的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100449736C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018026518A (ja) * | 2016-08-12 | 2018-02-15 | 東芝メモリ株式会社 | 半導体記憶装置 |
| CN113539798B (zh) * | 2020-04-17 | 2023-10-17 | 长鑫存储技术有限公司 | 有源区阵列的形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6159801A (en) * | 1999-04-26 | 2000-12-12 | Taiwan Semiconductor Manufacturing Company | Method to increase coupling ratio of source to floating gate in split-gate flash |
| US20010016386A1 (en) * | 1999-08-03 | 2001-08-23 | Wang John Jianshi | Method for reduced gate aspect ratio to improve gap-fill after spacer etch |
| CN1495905A (zh) * | 2002-09-19 | 2004-05-12 | ǰѶϵͳ�ɷ�����˾ | 自对准分离栅极与非闪存及制造方法 |
| US20040161919A1 (en) * | 2003-02-14 | 2004-08-19 | Yong-Won Cha | Methods of forming integrated circuit devices including insulation layers |
| TWI256109B (en) * | 2005-03-02 | 2006-06-01 | Powerchip Semiconductor Corp | Method of fabricating non-volatile memory |
-
2006
- 2006-07-10 CN CNB2006100287793A patent/CN100449736C/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6159801A (en) * | 1999-04-26 | 2000-12-12 | Taiwan Semiconductor Manufacturing Company | Method to increase coupling ratio of source to floating gate in split-gate flash |
| US20010016386A1 (en) * | 1999-08-03 | 2001-08-23 | Wang John Jianshi | Method for reduced gate aspect ratio to improve gap-fill after spacer etch |
| CN1495905A (zh) * | 2002-09-19 | 2004-05-12 | ǰѶϵͳ�ɷ�����˾ | 自对准分离栅极与非闪存及制造方法 |
| US20040161919A1 (en) * | 2003-02-14 | 2004-08-19 | Yong-Won Cha | Methods of forming integrated circuit devices including insulation layers |
| TWI256109B (en) * | 2005-03-02 | 2006-06-01 | Powerchip Semiconductor Corp | Method of fabricating non-volatile memory |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101106109A (zh) | 2008-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100621628B1 (ko) | 비휘발성 기억 셀 및 그 형성 방법 | |
| US7696554B2 (en) | Flash memory device | |
| US6373095B1 (en) | NVRAM cell having increased coupling ratio between a control gate and floating gate without an increase in cell area | |
| US8674425B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| CN106356374B (zh) | 快闪存储器及其制作方法 | |
| US20070111442A1 (en) | Method of making a multi-bit nanocrystal memory | |
| CN101667581B (zh) | 一种分栅型埋层浮栅式的非易失性存储单元及其制造方法 | |
| US20070128797A1 (en) | Flash memory device and method for fabricating the same | |
| KR100870339B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| CN109935547B (zh) | 一种3d nand存储器件及其制造方法 | |
| US20120252186A1 (en) | Semiconductor device and method for forming the same | |
| TWI404195B (zh) | 非揮發性記憶體 | |
| CN100499080C (zh) | 闪存器件分离栅极的制造方法 | |
| CN100449736C (zh) | 存储器件分离栅极的制造方法 | |
| KR100784081B1 (ko) | 플래쉬 메모리 소자 및 그의 제조방법 | |
| KR19980042259A (ko) | 전기적으로 기록 및 소거 가능한 상수 메모리 셀 장치의 제조방법 | |
| CN108336087B (zh) | 闪存及其制造方法 | |
| KR100598092B1 (ko) | 플래시 메모리 및 그 형성 방법 | |
| CN113871394A (zh) | 存储器结构 | |
| JP4339112B2 (ja) | 選択トランジスタとメモリトランジスタを含む複数のメモリセルを有する不揮発性メモリを備えた半導体装置の製造方法 | |
| US6905930B2 (en) | Memory device and fabrication method thereof | |
| US20070202647A1 (en) | Method for manufacturing non volatile memory cells integrated on a semiconductor substrate | |
| CN100466233C (zh) | 自对准浮置栅极阵列的形成方法及包括该阵列的闪存器件 | |
| US20240114689A1 (en) | Fabrication method for a three-dimensional memory array of thin-film ferroelectric transistors formed with an oxide semiconductor channel | |
| KR100875737B1 (ko) | 부유게이트를 갖는 플래시메모리 셀 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111116 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |