CN113539798B - 有源区阵列的形成方法 - Google Patents

有源区阵列的形成方法 Download PDF

Info

Publication number
CN113539798B
CN113539798B CN202010303267.3A CN202010303267A CN113539798B CN 113539798 B CN113539798 B CN 113539798B CN 202010303267 A CN202010303267 A CN 202010303267A CN 113539798 B CN113539798 B CN 113539798B
Authority
CN
China
Prior art keywords
layer
hard mask
mask layer
shielding layer
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010303267.3A
Other languages
English (en)
Other versions
CN113539798A (zh
Inventor
刘志拯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010303267.3A priority Critical patent/CN113539798B/zh
Priority to PCT/CN2021/080332 priority patent/WO2021208649A1/zh
Priority to US17/595,589 priority patent/US20220230881A1/en
Publication of CN113539798A publication Critical patent/CN113539798A/zh
Application granted granted Critical
Publication of CN113539798B publication Critical patent/CN113539798B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种有源区阵列的形成方法，包括：提供衬底，在衬底的表面形成第一硬掩膜层；采用复合蚀刻工艺图形化第一硬掩膜层，以在第一硬掩膜层中形成有源区遮挡层，且有源区遮挡层的图形与待形成的有源区阵列的图形相匹配，其中，复合蚀刻工艺包括至少两道图形化工艺和至少一道图形转移工艺；去除剩余的第一硬掩膜层；通过有源区遮挡层在衬底中形成有源区阵列。本发明通过将分步形成于不同层中的部分有源区遮挡层合并转移至第一硬掩膜层中，从而有效避免了在同一层中同时形成密集图形时容易产生的各种缺陷问题，进而降低了有源区阵列的制备难度，提高了存储器的制备良率。

Description

有源区阵列的形成方法
技术领域
本发明涉及半导体领域，特别是涉及一种有源区阵列的形成方法。
背景技术
科学技术的不断发展使人们对半导体技术的要求越来越高，其中，半导体存储器是一种利用半导体电路进行存取的存储器,尤其是动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)以其快速的存储速度和高集成度被广泛应用于各个领域。
动态随机存储器包括多个重复的存储单元，随着动态随机存储器所应用的设备的体积持续不断地减小，对动态随机存储器的体积也提出了更高的要求，而制备设备的最小工艺尺寸大大限制了存储器的最小体积，例如，在制造小尺寸存储器的晶体管有源区时容易产生结构缺陷，从而导致高集成度的存储器的制备良率无法满足快速发展的制造需求。
发明内容
基于此，有必要针对存储器的有源区制备良率不足的问题，提供一种有源区阵列的形成方法。
一种有源区阵列的形成方法，包括：
提供衬底，在所述衬底的表面形成第一硬掩膜层；
采用复合蚀刻工艺图形化所述第一硬掩膜层，以在所述第一硬掩膜层中形成有源区遮挡层，且所述有源区遮挡层的图形与待形成的有源区阵列的图形相匹配，其中，所述复合蚀刻工艺包括至少两道图形化工艺和至少一道图形转移工艺；
去除剩余的所述第一硬掩膜层；
通过所述有源区遮挡层在所述衬底中形成所述有源区阵列。
在其中一个实施例中，所述采用复合蚀刻工艺图形化所述第一硬掩膜层，以在所述第一硬掩膜层中形成有源区遮挡层，包括：
采用第一工艺图形化所述第一硬掩膜层，以形成第一遮挡层；
在所述第一硬掩膜层的表面形成第二硬掩膜层，采用第二工艺图形化所述第二硬掩膜层，以形成第二遮挡层；
转移所述第二遮挡层的图形至所述第一硬掩膜层中，以与所述第一遮挡层共同构成所述有源区遮挡层；
其中，所述第一遮挡层和所述第二遮挡层在所述衬底上的投影不重叠。
在其中一个实施例中，所述采用第一工艺图形化所述第一硬掩膜层，以形成第一遮挡层，包括：
图形化所述第一硬掩膜层，以形成第一沟槽阵列，所述第一沟槽阵列包括沿第一方向延伸的多条第一沟槽；其中，每条所述第一沟槽中均设有多个第一阵列区和多个第一间隔区，且沿所述第一方向相邻设置的两个所述第一阵列区之间均设有一个所述第一间隔区；
在所述第一阵列区填充第一材料以形成第一遮挡层，在所述第一间隔区填充第二材料以形成第一间隔层。
在其中一个实施例中，所述在所述第一阵列区填充第一材料以形成第一遮挡层，在所述第一间隔区填充第二材料以形成第一间隔层，包括：
在所述第一沟槽阵列中填充第一材料以形成第一初始遮挡层；
蚀刻设定区域的所述第一初始遮挡层至所述衬底的表面以形成第一填充沟槽，剩余的所述第一初始遮挡层作为所述第一遮挡层；
在所述第一填充沟槽中填充第二材料以形成所述第一间隔层。
在其中一个实施例中，所述图形化所述第一硬掩膜层，以形成第一沟槽阵列，包括：
在所述第一硬掩膜层的表面形成第一光阻层；
图形化所述第一光阻层；
通过图形化的所述第一光阻层蚀刻所述第一硬掩膜层至所述衬底的表面，以形成所述第一沟槽阵列。
在其中一个实施例中，所述在所述第一硬掩膜层的表面形成第二硬掩膜层，包括：
在所述第一硬掩膜层的表面形成牺牲层；
在所述牺牲层的表面形成第二硬掩膜层。
在其中一个实施例中，所述转移所述第二遮挡层的图形至所述第一硬掩膜层中，以与所述第一遮挡层共同构成所述有源区遮挡层，包括：
去除所述第二遮挡层，并通过所述第二遮挡层的图形蚀刻所述第一硬掩膜层至所述衬底的表面，以形成遮挡层转移沟槽；
在所述遮挡层转移沟槽中填充第一材料，以形成转移遮挡层；
去除所述第一硬掩膜层表面的所述转移遮挡层和所述第二硬掩膜层，剩余的所述转移遮挡层与所述第一遮挡层共同构成所述有源区遮挡层。
在其中一个实施例中，所述第二硬掩膜层中还形成有第二间隔层，所述第二间隔层与所述第二遮挡层在所述衬底上的投影不重叠；
所述去除所述第一硬掩膜层表面的所述转移遮挡层和所述第二硬掩膜层前，还包括：
去除所述第二间隔层，并通过所述第二间隔层的图形蚀刻所述第一硬掩膜层至所述衬底的表面，以形成间隔层转移沟槽；
在所述间隔层转移沟槽中填充第二材料，以形成转移间隔层；
去除所述第一硬掩膜层表面的所述转移间隔层。
在其中一个实施例中，所述去除所述第一硬掩膜层表面的所述转移间隔层后，剩余的所述转移间隔层与所述第一间隔层共同构成间隔填充层；
所述通过所述有源区遮挡层在所述衬底中形成所述有源区阵列前，还包括：
去除所述间隔填充层。
在其中一个实施例中，所述通过所述有源区遮挡层在所述衬底中形成所述有源区阵列，包括：
通过所述有源区遮挡层图形化所述衬底以形成隔离沟槽，所述隔离沟槽用于定义所述有源区阵列的位置；
在所述隔离沟槽中填充隔离材料以形成隔离结构；
对所述衬底进行离子注入以形成所述有源区阵列。
上述有源区阵列的形成方法，包括：提供衬底，在所述衬底的表面形成第一硬掩膜层；采用复合蚀刻工艺图形化所述第一硬掩膜层，以在所述第一硬掩膜层中形成有源区遮挡层，且所述有源区遮挡层的图形与待形成的有源区阵列的图形相匹配，其中，所述复合蚀刻工艺包括至少两道图形化工艺和至少一道图形转移工艺；去除剩余的所述第一硬掩膜层；通过所述有源区遮挡层在所述衬底中形成所述有源区阵列。通过将待形成的有源区遮挡层的图形进行划分，并利用每道图形化工艺分别形成划分后的部分有源区遮挡层，再通过至少一道图形转移工艺，将分步形成于不同层中的部分有源区遮挡层合并转移至第一硬掩膜层中，从而有效避免了在同一层中同时形成密集图形时容易产生的各种缺陷问题，进而降低了有源区阵列的制备难度，提高了存储器的制备良率。
附图说明
图1为一实施例的有源区阵列的形成方法；
图2为一实施例的步骤S200的子流程图；
图3为一实施例的步骤S210的子流程图；
图4为一示例的步骤S212的子流程图；
图5为一实施例的步骤S2121后的器件结构的俯视示意图；
图6至图7为图5实施例的器件结构的剖视示意图；
图8为一实施例的步骤S2122后的器件结构的俯视示意图；
图9至图10为图8实施例的器件结构的剖视示意图；
图11为一实施例的步骤S2123后的器件结构的俯视示意图；
图12至图13为图12实施例的器件结构的剖视示意图；
图14为一实施例的步骤S220的子流程图；
图15为一实施例的步骤S222后的器件结构的俯视示意图；
图16至图17为图15实施例的器件结构的剖视示意图；
图18为一实施例的步骤S226后的器件结构的俯视示意图；
图19至图21为图18实施例的器件结构的剖视示意图；
图22为一实施例的步骤S227后的器件结构的俯视示意图；
图23至图25为图22实施例的器件结构的剖视示意图；
图26为一实施例的步骤S228后的器件结构的俯视示意图；
图27至图29为图26实施例的器件结构的剖视示意图；
图30为一实施例的步骤S230的子流程图；
图31为本实施例的步骤S230后的器件结构的俯视示意图；
图32至图34为图31实施例的器件结构的剖视示意图；
图35为一实施例的步骤S300后的器件结构的俯视示意图；
图36为一实施例的步骤S400的子流程图。
元件标号说明：
衬底：100；第一硬掩膜层：200；有源区遮挡层：300；第一遮挡层：310；第一初始遮挡层：311；第一填充沟槽：312；第二遮挡层：320；第二初始遮挡层：321；第二填充沟槽：322；第二硬掩膜层：400；间隔填充层：500；第一间隔层：510；第二间隔层：520；牺牲层：600
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本发明的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
图1为一实施例的有源区阵列的形成方法，如图1所示，在本实施例中，有源区阵列的形成方法包括步骤S100至S400。
S100：提供衬底100，在衬底100的表面形成第一硬掩膜层200。
具体地，衬底100的材料可以为绝缘体上硅(silicon-on-insulator，SOI)、体硅(bulk silicon)等，第一硬掩膜层200的材料可以为氮化硅、氮氧化硅、氧碳化硅、碳氮化硅、金属氮化物、金属氧化物和金属碳化物中的至少一种。在一示例中，第一硬掩膜层200的材料为氮化硅，氮化硅的材料成本低，制造方法成熟，且与衬底100具有较高的蚀刻选择比，当通过第一硬掩膜层200蚀刻衬底100时，具有较好的蚀刻效果。
S200：采用复合蚀刻工艺图形化第一硬掩膜层200，以在第一硬掩膜层200中形成有源区遮挡层300，且有源区遮挡层300的图形与待形成的有源区阵列的图形相匹配，其中，复合蚀刻工艺包括至少两道图形化工艺和至少一道图形转移工艺。
具体地，每道图形化工艺都包括光刻工艺和蚀刻工艺。光刻工艺是指，形成光刻胶层，并通过光罩对光刻胶层进行曝光，以使被曝光区域的光刻胶发生分解或交联反应，再对光刻胶层进行显影，从而形成图形化的光刻胶层。蚀刻工艺是指，利用气体或液体对待蚀刻的膜层进行处理，从而图形化待蚀刻的膜层，其中，待蚀刻的膜层可以为衬底、硬掩膜层等。图形转移工艺是指，将形成在第二膜层中的图形转移至第一膜层中的操作，其中，第一膜层和第二膜层为相邻设置的两个膜层，且第二膜层形成于第一膜层的表面。在本实施例中，通过复合蚀刻工艺去除第一硬掩膜层200中设定区域的材料，并在该设定区域中沉积有源区遮挡层300的材料，从而形成有源区遮挡层300。
S300：去除剩余的第一硬掩膜层200。
具体地，剩余的第一硬掩膜层200是指被图形化后的第一硬掩膜层200，在去除剩余的第一硬掩膜层200后，衬底100表面只保留有源区遮挡层300，从而根据有源区遮挡层300定义有源区阵列的位置，以在后续步骤中形成有源区阵列。
S400：通过有源区遮挡层300在衬底100中形成有源区阵列。
本实施例的有源区阵列的形成方法包括步骤S100至S400，通过将待形成的有源区遮挡层300的图形进行划分，并利用至少两道图形化工艺分别形成划分后的部分有源区遮挡层300，再通过至少一道图形转移工艺，将分步形成于不同层中的部分有源区遮挡层300合并转移至第一硬掩膜层200中，从而有效地避免了在第一硬掩膜层200中同时形成密集图形时容易产生的各种缺陷问题，进而降低了有源区阵列的制备难度，提高了存储器的制备良率。
图2为一实施例的步骤S200的子流程图，如图2所示，在本实施例中，步骤S200包括步骤S210至S230。
S210：采用第一工艺图形化第一硬掩膜层200，以形成第一遮挡层310；
S220：在第一硬掩膜层200的表面形成第二硬掩膜层400，采用第二工艺图形化第二硬掩膜层400，以形成第二遮挡层320；
S230：转移第二遮挡层320的图形至第一硬掩膜层200中，以与第一遮挡层310共同构成有源区遮挡层300。
图3为一实施例的步骤S210的子流程图，如图3所示，在本实施例中，步骤S210包括步骤S211和S212。
S211：图形化第一硬掩膜层200，以形成第一沟槽阵列，第一沟槽阵列包括沿第一方向延伸的多条第一沟槽；其中，每条第一沟槽中均设有多个第一阵列区和多个第一间隔区，且沿第一方向相邻设置的两个第一阵列区之间均设有一个第一间隔区。
在一示例中，步骤S211包括步骤S2111至S2113。
S2111：在第一硬掩膜层200的表面形成第一光阻层；
S2112：图形化第一光阻层；
S2113：通过图形化的第一光阻层蚀刻第一硬掩膜层200至衬底100的表面，以形成第一沟槽阵列。
具体地，采用旋涂等工艺在第一硬掩膜层200的表面形成第一光阻层，并通过曝光和显影工艺图形化第一光阻层，以在第一光阻层中形成第一沟槽阵列的图形，再将图形化的第一光阻层作为掩膜向下蚀刻第一硬掩膜层200至衬底100的表面，以去除第一硬掩膜层200被第一光阻层所暴露的区域，即第一沟槽阵列的图形区域，从而在第一硬掩膜层200中形成第一沟槽阵列。
进一步地，可以采用双重自对准光刻工艺(Self-aligned Double Patterning，SADP)形成第一沟槽阵列，即在完成一次光刻后，再通过薄膜沉积、蚀刻等工艺对光刻图形进行处理，以实现减小光刻图形线宽和增大光刻图形密度的目的，例如，若光刻机的特征尺寸为20nm，通过双重自对准光刻工艺可以形成最小线宽为10nm的光刻图形，从而实现提高器件集成度的目的。再进一步地，也可以采用四重自对准光刻工艺等其他工艺制程技术，从而实现器件尺寸的进一步微缩。
S212：在第一阵列区填充第一材料以形成第一遮挡层310，在第一间隔区填充第二材料以形成第一间隔层510。
具体地，在每个第一沟槽内，每个第一遮挡区都和相邻设置的第一间隔区相贴合设置，即第一遮挡区与第一间隔区之间没有缝隙，第一沟槽阵列用于填充不同的材料以形成第一遮挡层310和第一间隔层510，且第一遮挡层310的图形可以覆盖一半待形成的有源区阵列的图形。
图4为一示例的步骤S212的子流程图，如图4所示，在本示例中，步骤S212包括步骤S2121至S2123，图5为一实施例的步骤S2121后的器件结构的俯视示意图，图6至图7为图5实施例的器件结构的剖视示意图，图8为一实施例的步骤S2122后的器件结构的俯视示意图，图9至图10为图8实施例的器件结构的剖视示意图，图11为一实施例的步骤S2123后的器件结构的俯视示意图，图12至图13为图12实施例的器件结构的剖视示意图。
S2121：在第一沟槽阵列中填充第一材料以形成第一初始遮挡层311(如图5至图7所示)；
S2122：蚀刻设定区域的第一初始遮挡层311至衬底100的表面以形成第一填充沟槽312，剩余的第一初始遮挡层311作为第一遮挡层310(如图8至图10所示)；
S2123：在第一填充沟槽312中填充第二材料以形成第一间隔层510(如图11至图13所示)。
进一步地，第一遮挡层310包括多个阵列式排布的第一遮挡单元，第一间隔层510包括多个阵列式排布的第一间隔单元，如图11所示，在本示例中，由于第一遮挡单元在第一方向上的宽度大于第一间隔单元在第一方向上的宽度，所以在步骤S2122中需要蚀刻掉的第一材料较少，且步骤S2123中需要填充的第二材料也相应的较少。因此，采用本示例的形成方法可以减少第一初始遮挡层311的蚀刻时间和第一间隔层510的填充材料，从而节省制造器件的时间成本和材料成本。在其他示例中，若第一遮挡单元在第一方向上的宽度小于或等于第一间隔单元在第一方向上的宽度，则可以采用先在第一沟槽阵列中填充第二材料，进行蚀刻后再填充第一材料的方法形成第一遮挡层310和第一间隔层510。
图14为一实施例的步骤S220的子流程图，如图14所示，在本实施例中，步骤S220包括步骤S221至S228。
其中，步骤在第一硬掩膜层200的表面形成第二硬掩膜层400，包括步骤S221至S222。
S221：在第一硬掩膜层200的表面形成牺牲层600。
S222：在牺牲层600的表面形成第二硬掩膜层400。
具体地，图15为一实施例的步骤S222后的器件结构的俯视示意图，图16至图17为图15实施例的器件结构的剖视示意图，在本实施例中，可以采用旋转涂覆、化学气相沉积、物理气相沉积等工艺形成牺牲层600，牺牲层600覆盖第一硬掩膜层200以及形成于第一硬掩膜层200中的第一遮挡层310和第一间隔层510，牺牲层600与其他膜层具有较大的蚀刻选择比。因此，牺牲层600还作为第二硬掩膜层400蚀刻时的蚀刻停止层，从而防止蚀刻工艺对第一硬掩膜层200、第一遮挡层310和第一间隔层510造成损伤。相比直接在第一硬掩膜层200的表面形成第二硬掩膜层400的方法，本实施例通过设置牺牲层600可以实现更好的制备精度和可靠性。可选地，牺牲层600的材料可以为是氧化硅、氮化硅、氮氧化硅、氟掺杂的硅酸盐玻璃(FSG)等。
其中，步骤采用第二工艺图形化第二硬掩膜层400，以形成第二遮挡层320，包括步骤S223至S228。
S223：在第二硬掩膜层400的表面形成第二光阻层；
S224：图形化第二光阻层；
S225：通过图形化的第二光阻层蚀刻第二硬掩膜层400至衬底100的表面，以形成第二沟槽阵列。
具体地，第二光阻层的材料可以与第一光阻层的材料相同，并采用与第一光阻层相同的光刻步骤和光刻参数，通过步骤S223至S225形成第二沟槽阵列的方法与通过步骤S2111至S2113形成第一沟槽阵列的方法相似，此处不再进行赘述，其中，第一沟槽阵列和第二沟槽阵列在衬底100上的投影不重合。在本实施例中，将待形成的有源区阵列划分为两个部分，并分别形成于第一硬掩膜层200和第二硬掩膜层400中，从而实现降低制备工艺难度的目的，提高器件的制备精度和良率。在其他实施例中，若待形成的有源区阵列中的有源区的分布密度更高，也可以将待形成的有源区阵列划分为多个部分，并分别形成于多个硬掩膜层中，最后再通过图形转移工艺转移至同一个硬掩膜层中，从而进一步降低制备工艺的难度。
S226：在第二沟槽阵列中填充第二材料以形成第二初始遮挡层321(如图18至图21所示)；
S227：蚀刻设定区域的第二初始遮挡层321至衬底100的表面以形成第二填充沟槽322，剩余的第二初始遮挡层321作为第二遮挡层320(如图22至图25所示)；
S228：在第二填充沟槽322中填充第二材料以形成第二间隔层520(如图26至图29所示)。
具体地，图18为一实施例的步骤S226后的器件结构的俯视示意图，图19至图21为图18实施例的器件结构的剖视示意图，图22为一实施例的步骤S227后的器件结构的俯视示意图，图23至图25为图22实施例的器件结构的剖视示意图，图26为一实施例的步骤S228后的器件结构的俯视示意图，图27至图29为图26实施例的器件结构的剖视示意图。本实施例通过步骤S226至S228形成第二遮挡层320和第二间隔层520的方法与通过步骤S2121至S2123形成第一遮挡层310和第一间隔层510的方法相似，此处不再进行赘述。在本实施例中，第一遮挡层310和第二遮挡层320在衬底100上的投影不重叠，并共同覆盖待形成的有源区阵列的图形，从而通过后续的步骤在衬底100中形成有源区阵列。
S230：转移第二遮挡层320的图形至第一硬掩膜层200中，以与第一遮挡层310共同构成有源区遮挡层300；
图30为一实施例的步骤S230的子流程图，如图30所示，在本实施例中，步骤S230包括步骤S231至S233，图31为本实施例的步骤S230后的器件结构的俯视示意图，图32至图34为图31实施例的器件结构的剖视示意图。
S231：去除第二遮挡层320，并通过第二遮挡层320的图形蚀刻第一硬掩膜层200至衬底100的表面，以形成遮挡层转移沟槽；
S232：在遮挡层转移沟槽中填充第一材料，以形成转移遮挡层330；
S233：去除第一硬掩膜层200表面的转移遮挡层330和第二硬掩膜层400，剩余的转移遮挡层330与第一遮挡层310共同构成有源区遮挡层300。
具体地，如图32所示，剩余的转移遮挡层330是指在第一硬掩膜层中剩余的转移遮挡层330，在本实施例中，设置转移遮挡层330与第一遮挡层310的材料相同，便于在后续的步骤中可以通过一步蚀刻工艺同时去除第一遮挡层310和转移遮挡层330共同构成的有源区遮挡层300，同样地，转移间隔层530与第一间隔层510的材料也相同，从而可以通过一步蚀刻工艺同时去除第一间隔层510和转移间隔层530共同构成的转移遮挡层330。本实施例的方法既可以节省蚀刻工艺的时间，更重要的是，还可以确保有源区遮挡层300中各个位置的蚀刻速率相同，从而避免不同材料的蚀刻速率不同所导致的不同晶体管器件的性能差异。
进一步地，当第二硬掩膜层400中还形成有第二间隔层520时，去除第一硬掩膜层200表面的转移遮挡层330和第二硬掩膜层400前，还包括：
S234：去除第二间隔层520，并通过第二间隔层520的图形蚀刻第一硬掩膜层200至衬底100的表面，以形成间隔层转移沟槽；
S235：在间隔层转移沟槽中填充第二材料，以形成转移间隔层530；
S236：去除第一硬掩膜层200表面的转移间隔层530。
图35为一实施例的步骤S300去除剩余的第一硬掩模层200后的器件结构的俯视示意图，若衬底100的表面还形成有转移间隔层530，即通过上述步骤S234至S236形成转移间隔层530，并去除第一硬掩膜层200表面的转移间隔层530后，第一硬掩膜层200中剩余的转移间隔层530与第一间隔层510共同构成间隔填充层500。因此，步骤S400通过有源区遮挡层300在衬底100中形成有源区阵列前，还包括去除间隔填充层500，从而使衬底100表面只保留有源区遮挡层300。
图36为一实施例的步骤S400的子流程图，如图36所示，在本实施例中，步骤S400包括步骤S410至S430。
S410：通过有源区遮挡层300图形化衬底100以形成隔离沟槽，隔离沟槽用于定义有源区阵列的位置。
S420：在隔离沟槽中填充隔离材料以形成隔离结构；
具体地，在沟槽中填入介电质；利用化学机械抛光的方法使晶片表面平坦化。其中，采用化学气相沉积的方法在沟槽中填入介电质，介电质的材料例如氧化硅。浅沟槽隔离结构的表面积较小，与化学机械抛光技术兼容，能够适用于更小的线宽和更高的集成度要求，是一种较好的隔离技术。需要说明的是，本实施例中的隔离结构不局限于浅沟槽隔离结构，其他可以实现隔离性能的隔离结构也可。
S430：对衬底100进行离子注入以形成有源区阵列。
具体地，通过离子注入工艺并进一步结合退火激活等工艺形成有源区，其中，有源区的掺杂类型由需形成的晶体管的导电类型决定。
应该理解的是，虽然各流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，各流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种有源区阵列的形成方法，其特征在于，包括：
提供衬底，在所述衬底的表面形成第一硬掩膜层；
采用复合蚀刻工艺图形化所述第一硬掩膜层，以在所述第一硬掩膜层中形成有源区遮挡层，且所述有源区遮挡层的图形与待形成的有源区阵列的图形相匹配，其中，所述复合蚀刻工艺包括至少两道图形化工艺和至少一道图形转移工艺；
去除剩余的所述第一硬掩膜层；
通过所述有源区遮挡层在所述衬底中形成所述有源区阵列；
所述有源区遮挡层至少包括第一遮挡层和第二遮挡层，其中，所述第一遮挡层和所述第二遮挡层在所述衬底上的投影不重叠；
所述第一硬掩膜层中设置有沿第一方向延伸的第一沟槽，每条所述第一沟槽中设置有多个第一遮挡层，多个所述第一遮挡层沿所述第一方向间隔设置。
2.根据权利要求1所述的有源区阵列的形成方法，其特征在于，所述采用复合蚀刻工艺图形化所述第一硬掩膜层，以在所述第一硬掩膜层中形成有源区遮挡层，包括：
采用第一工艺图形化所述第一硬掩膜层，以形成第一遮挡层；
在所述第一硬掩膜层的表面形成第二硬掩膜层，采用第二工艺图形化所述第二硬掩膜层，以形成第二遮挡层；
转移所述第二遮挡层的图形至所述第一硬掩膜层中，以与所述第一遮挡层共同构成所述有源区遮挡层。
3.根据权利要求2所述的有源区阵列的形成方法，其特征在于，所述采用第一工艺图形化所述第一硬掩膜层，以形成第一遮挡层，包括：
图形化所述第一硬掩膜层，以形成第一沟槽阵列，所述第一沟槽阵列包括沿所述第一方向延伸的多条所述第一沟槽；其中，每条所述第一沟槽中均设有多个第一阵列区和多个第一间隔区，且沿所述第一方向相邻设置的两个所述第一阵列区之间均设有一个所述第一间隔区；
在所述第一阵列区填充第一材料以形成所述第一遮挡层，在所述第一间隔区填充第二材料以形成第一间隔层。
4.根据权利要求3所述的有源区阵列的形成方法，其特征在于，所述在所述第一阵列区填充第一材料以形成第一遮挡层，在所述第一间隔区填充第二材料以形成第一间隔层，包括：
在所述第一沟槽阵列中填充第一材料以形成第一初始遮挡层；
蚀刻设定区域的所述第一初始遮挡层至所述衬底的表面以形成第一填充沟槽，剩余的所述第一初始遮挡层作为所述第一遮挡层；
在所述第一填充沟槽中填充第二材料以形成所述第一间隔层。
5.根据权利要求3所述的有源区阵列的形成方法，其特征在于，所述图形化所述第一硬掩膜层，以形成第一沟槽阵列，包括：
在所述第一硬掩膜层的表面形成第一光阻层；
图形化所述第一光阻层；
通过图形化的所述第一光阻层蚀刻所述第一硬掩膜层至所述衬底的表面，以形成所述第一沟槽阵列。
6.根据权利要求2所述的有源区阵列的形成方法，其特征在于，所述在所述第一硬掩膜层的表面形成第二硬掩膜层，包括：
在所述第一硬掩膜层的表面形成牺牲层；
在所述牺牲层的表面形成第二硬掩膜层。
7.根据权利要求3所述的有源区阵列的形成方法，其特征在于，所述转移所述第二遮挡层的图形至所述第一硬掩膜层中，以与所述第一遮挡层共同构成所述有源区遮挡层，包括：
去除所述第二遮挡层，并通过所述第二遮挡层的图形蚀刻所述第一硬掩膜层至所述衬底的表面，以形成遮挡层转移沟槽；
在所述遮挡层转移沟槽中填充第一材料，以形成转移遮挡层；
去除所述第一硬掩膜层表面的所述转移遮挡层和所述第二硬掩膜层，剩余的所述转移遮挡层与所述第一遮挡层共同构成所述有源区遮挡层。
8.根据权利要求7所述的有源区阵列的形成方法，其特征在于，所述第二硬掩膜层中还形成有第二间隔层，所述第二间隔层与所述第二遮挡层在所述衬底上的投影不重叠；
所述去除所述第一硬掩膜层表面的所述转移遮挡层和所述第二硬掩膜层前，还包括：
去除所述第二间隔层，并通过所述第二间隔层的图形蚀刻所述第一硬掩膜层至所述衬底的表面，以形成间隔层转移沟槽；
在所述间隔层转移沟槽中填充第二材料，以形成转移间隔层；
去除所述第一硬掩膜层表面的所述转移间隔层。
9.根据权利要求8所述的有源区阵列的形成方法，其特征在于，所述去除所述第一硬掩膜层表面的所述转移间隔层后，剩余的所述转移间隔层与所述第一间隔层共同构成间隔填充层；
所述通过所述有源区遮挡层在所述衬底中形成所述有源区阵列前，还包括：
去除所述间隔填充层。
10.根据权利要求1所述的有源区阵列的形成方法，其特征在于，所述通过所述有源区遮挡层在所述衬底中形成所述有源区阵列，包括：
通过所述有源区遮挡层图形化所述衬底以形成隔离沟槽，所述隔离沟槽用于定义所述有源区阵列的位置；
在所述隔离沟槽中填充隔离材料以形成隔离结构；
对所述衬底进行离子注入以形成所述有源区阵列。
CN202010303267.3A 2020-04-17 2020-04-17 有源区阵列的形成方法 Active CN113539798B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010303267.3A CN113539798B (zh) 2020-04-17 2020-04-17 有源区阵列的形成方法
PCT/CN2021/080332 WO2021208649A1 (zh) 2020-04-17 2021-03-12 有源区阵列的形成方法
US17/595,589 US20220230881A1 (en) 2020-04-17 2021-03-12 Active region array formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010303267.3A CN113539798B (zh) 2020-04-17 2020-04-17 有源区阵列的形成方法

Publications (2)

Publication Number Publication Date
CN113539798A CN113539798A (zh) 2021-10-22
CN113539798B true CN113539798B (zh) 2023-10-17

Family

ID=78085040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010303267.3A Active CN113539798B (zh) 2020-04-17 2020-04-17 有源区阵列的形成方法

Country Status (3)

Country Link
US (1) US20220230881A1 (zh)
CN (1) CN113539798B (zh)
WO (1) WO2021208649A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012065370A1 (zh) * 2010-11-19 2012-05-24 中国科学院微电子研究所 沟槽隔离结构及其形成方法
CN107946232A (zh) * 2017-12-01 2018-04-20 睿力集成电路有限公司 浅沟槽隔离结构阵列、半导体器件结构及制备方法
US10083878B1 (en) * 2017-06-05 2018-09-25 Globalfoundries Inc. Fin fabrication process with dual shallow trench isolation and tunable inner and outer fin profile
CN110428973A (zh) * 2019-07-15 2019-11-08 华中科技大学 一种基于mems技术的3d体硅微型电容器、其制作及应用
CN110634733A (zh) * 2018-06-22 2019-12-31 长鑫存储技术有限公司 半导体存储器电容孔的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100449736C (zh) * 2006-07-10 2009-01-07 中芯国际集成电路制造(上海)有限公司 存储器件分离栅极的制造方法
US8889416B2 (en) * 2010-01-21 2014-11-18 California Institute Of Technology Methods and devices for micro-isolation, extraction, and/or analysis of microscale components
CN109148269B (zh) * 2017-06-27 2021-05-04 联华电子股份有限公司 半导体装置的形成方法
CN208738216U (zh) * 2018-09-21 2019-04-12 长鑫存储技术有限公司 一种半导体结构
CN110943045A (zh) * 2018-09-21 2020-03-31 长鑫存储技术有限公司 一种半导体结构及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012065370A1 (zh) * 2010-11-19 2012-05-24 中国科学院微电子研究所 沟槽隔离结构及其形成方法
US10083878B1 (en) * 2017-06-05 2018-09-25 Globalfoundries Inc. Fin fabrication process with dual shallow trench isolation and tunable inner and outer fin profile
CN107946232A (zh) * 2017-12-01 2018-04-20 睿力集成电路有限公司 浅沟槽隔离结构阵列、半导体器件结构及制备方法
CN110634733A (zh) * 2018-06-22 2019-12-31 长鑫存储技术有限公司 半导体存储器电容孔的制备方法
CN110428973A (zh) * 2019-07-15 2019-11-08 华中科技大学 一种基于mems技术的3d体硅微型电容器、其制作及应用

Also Published As

Publication number Publication date
CN113539798A (zh) 2021-10-22
US20220230881A1 (en) 2022-07-21
WO2021208649A1 (zh) 2021-10-21

Similar Documents

Publication Publication Date Title
US8951918B2 (en) Method for fabricating patterned structure of semiconductor device
JP2001168205A (ja) 半導体装置及びその製造方法並びに製造に用いるマスク
US20110312184A1 (en) Method for forming pattern of semiconductor device
EP2095402A1 (en) Methods to reduce the critical dimension of semiconductor devices and partially fabricated semiconductor devices having reduced critical dimensions
CN111640656B (zh) 半导体器件及其形成方法
WO2012087485A2 (en) Rectangular capacitors for dynamic random access memory (dram) and dual-pass lithography methods to form the same
JPH11312792A (ja) Ｄｒａｍセルのキャパシタの製造方法
KR102014437B1 (ko) 다원화된 측벽 산화막 구조를 갖는 반도체 장치 및 그 제조 방법
CN113539798B (zh) 有源区阵列的形成方法
CN111524793B (zh) 一种半导体结构及形成方法
US9230967B2 (en) Method for forming self-aligned isolation trenches in semiconductor substrate and semiconductor device
US8409994B2 (en) Gate trim process using either wet etch or dry etch approach to target CD for selected transistors
US8361849B2 (en) Method of fabricating semiconductor device
US20050139865A1 (en) Semiconductor device and fabricating method thereof
CN111668093A (zh) 半导体器件及其形成方法
CN111668155B (zh) 图形化方法及其形成的半导体器件
CN112259505B (zh) 半导体器件鳍体的形成方法
WO2024036717A1 (zh) 半导体结构及其形成方法
CN117790319B (zh) 一种半导体器件的形成方法
WO2024036718A1 (zh) 半导体结构及其形成方法
CN102522371B (zh) 接触孔的制作方法
CN114005737A (zh) 一种半导体结构及半导体结构制作方法
CN111952170A (zh) 半导体器件及其形成方法
CN114446884A (zh) 半导体结构及其形成方法
CN116805573A (zh) 半导体结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant