CN1851873A - 一种能够避免微沟槽现象的硅栅刻蚀工艺 - Google Patents

一种能够避免微沟槽现象的硅栅刻蚀工艺 Download PDF

Info

Publication number
CN1851873A
CN1851873A CN 200510126299 CN200510126299A CN1851873A CN 1851873 A CN1851873 A CN 1851873A CN 200510126299 CN200510126299 CN 200510126299 CN 200510126299 A CN200510126299 A CN 200510126299A CN 1851873 A CN1851873 A CN 1851873A
Authority
CN
China
Prior art keywords
etching
base point
etching process
gate etching
electrode power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510126299
Other languages
English (en)
Other versions
CN100397587C (zh
Inventor
陶林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CNB2005101262996A priority Critical patent/CN100397587C/zh
Publication of CN1851873A publication Critical patent/CN1851873A/zh
Application granted granted Critical
Publication of CN100397587C publication Critical patent/CN100397587C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种能够避免微沟槽现象的硅栅刻蚀工艺,其包括贯穿步、主刻步、基点刻蚀步和过刻步。该工艺能够在不改变硬件设计的前提下,仅通过在硅栅刻蚀工艺主刻步骤后增加基点刻蚀步骤,在保证刻蚀剖面陡直的同时,有效避免了微沟槽现象的出现,满足先进栅刻蚀工艺的需要。这种方法简单易行,不仅避免了系统硬件设计所增加的变数、保证工艺的稳定性;还可以避免系统升级、节约大笔开支。

Description

一种能够避免微沟槽现象的硅栅刻蚀工艺
技术领域
本发明涉及一种栅刻蚀工艺,具体来说,涉及一种能够避免微沟槽现象的硅栅刻蚀工艺。
背景技术
硅栅刻蚀工艺是实现半导体制造特征尺寸的重要步骤,随着半导体工艺的发展,栅刻蚀的线条越来越窄,栅氧层厚度越来越薄,栅刻蚀工艺的难度也随之不断升高。硅栅的刻蚀剖面是指被刻蚀图形的侧壁形状。刻蚀过程中,良好的剖面控制是非常必要的,合格的工艺产品要求垂直光滑的剖面。由于各种因素的影响,一般工艺不能达到理想的刻蚀剖面,容易出现底切、微沟道、侧壁弯曲等现象。
现有刻蚀工艺主要分为贯穿(BT,Breakthrough)步,主刻(ME,Mainetch)步,过刻(OE,Overetch)步三个主要步骤。其中主刻步为主体刻蚀步骤,其具体工艺如下:上RF功率为250-450W,下RF功率为30-100W,腔室压力为5-30mT,气体总流量为65-280sccm,其中Cl2为10-50sccm,HBr为50-200sccm,O2气或He/O2混合气5-30sccm(二者体积比为7:3)。
该步骤工艺中采用含Cl气体一步完成,通过Cl自由基的刻蚀能力强,反应速度快特点,主要是各向异性刻蚀,容易形成陡直的刻蚀剖面。但在过刻时,采用的腔室压力较高,等离子体鞘层中碰撞较多,与主刻蚀相比更倾向于各向同性刻蚀,在高密度等离子环境下,在刻蚀线条底部拐角处的刻蚀速率要快于其他位置的刻蚀速率,由此很容易形成微沟槽现象,导致器件的失效。
发明内容
(一)要解决的技术问题
本发明的目的旨在提供一种能够避免出现微沟槽现象的硅栅刻蚀工艺。
(二)技术方案
为实现上述目的,本发明的发明人提供了一种新的栅刻蚀工艺,在主刻步骤后增加一个基点刻蚀步骤,该步骤具体工艺条件为:
上电极功率为250-450W;下电极功率为20-80W;腔室压力为15-45mT;工艺气体为Cl2、HBr、He和O2的混合气体,气体总流量为125-320sccm,其中各气体的比例无特别限定,但是优选为Cl2 20-40sccm,HBr 100-250sccm,He3.5-21sccm,O2 1.5-9sccm。
优选工艺条件为:上电极功率为300-350W;下电极功率为30-50W;腔室压力为20-40mT;工艺气体总流量为185-255sccm,其中各气体的比例无特别限定,但是优选为:Cl2 25-35sccm,HBr 150-200sccm,He7-14sccm,O2 3-6sccm。
最优选的工艺条件为:上电极功率为325W;下电极功率为40W;腔室压力为30mT;工艺气体总流量为220sccm,其中Cl2为30sccm,HBr为175sccm,He 10.5sccm,O2 4.5sccm。
在本发明的硅栅刻蚀工艺基点刻蚀步骤中,通过增大Cl2∶HBr的比例,增大反应腔室压力,减小偏压射频功率,有利于各向同性刻蚀,从而在刻蚀线条底部拐角处形成基点刻蚀现象。为了在随后的过刻蚀步骤中,获得剖面陡直,得到近乎垂直的底角,基点刻蚀的高度应为线条高度的四分之一到二分之一,角度为40-60度。优选基点刻蚀在线条高度的三分之一处产生,同时基点刻蚀的角度为50度。
在主刻步骤中,可采取终点检测的激光干涉终点法(IEP)来确定主刻的结束,亦即基点刻蚀的起始位置,即,线条高度的四分之一到二分之一处,当然,也可通过刻蚀速率来估算。同样也使用IEP来确定基点刻蚀的结束。
本发明工艺的贯穿步和过刻步与现有技术相同。即对于贯穿步,上RF功率为200-400W,下RF功率为30-100W,腔室压力为5-15mT,工艺气体为C2F6,其流量为30-100sccm。对于过刻步,上RF功率为250-450W,下RF功率为30-100W,腔室压力为50-90mT,气体总流量为155-530sccm,其中HBr为50-250sccm,He为100-250sccm,He/O2混合气(二者体积比例为7∶3)5-30sccm。
该工艺适用于所有栅刻蚀设备。
(三)有益效果
该工艺能够在不改变硬件设计的前提下,仅通过在硅栅刻蚀工艺主刻步骤后增加重点刻蚀步骤,有效避免了微沟槽现象的出现,满足先进栅刻蚀工艺的需要。这种方法简单易行,不仅避免了系统硬件设计所增加的变数、保证工艺的稳定性;还可以避免系统升级、节约大笔开支。
附图说明
图1为现有栅刻蚀工艺过刻蚀步骤后硅片截面显微图
图2、4、6为本发明栅刻蚀工艺基点刻蚀步骤后硅片截面显微图
图3、5、7为本发明栅刻蚀过刻蚀步骤后硅片截面显微图
所用设备为日立公司生产的S-4700冷场扫描电子显微镜,放大倍数为150,000倍。
具体实施方式
下面结合具体实施例,进一步阐述本发明。应理解,这些实施例仅用于说明本发明而不用于限制本发明的范围。
实施例1
使用硅刻蚀设备为北方微电子200mm商业机。
所采用的图形片硅片结构为:硅片/二氧化硅(10-100埃)/多晶硅(1300-2000埃)/二氧化硅(100-150埃)/氮氧化硅(200-300埃)。刻蚀图形已由光阻转移至硬掩膜即二氧化硅/氮氧化硅双层结构上。图形片上具有80-260nm线宽图形。
刻蚀工艺中,首先将硅片传入刻蚀反应室,由静电卡盘吸附固定,腔室温度控制为60℃,硅片温度控制系统设定温度为60℃,为提高温度均匀性而加入的He气背吹系统压力设定为8T,辅助工艺条件稳定后,进行刻蚀工艺。
BT步刻蚀:去除多晶硅表面的原生二氧化硅薄层(空气中自然氧化形成,厚度一般在5-20埃)。具体工艺条件如下:腔室压力7mT,上RF电源功率300W,下RF电源功率80W,工艺气体C2F6流量50sccm。工艺时间5s。
主刻步刻蚀:刻蚀去除绝大部分不需要的硅材料,形成硅栅结构主体,是刻蚀工艺的主体部分,该步骤的关键尺寸控制能力对最终刻蚀结果有重要的影响。具体工艺条件如下:腔室压力15mT,上RF电源功率350W,下RF电源功率50W,工艺气体为Cl2 30sccm,HBr 170sccm,O2 10sccm的混合气体,工艺时间控制由终点检测系统检测控制。
过刻步刻蚀:用于对主刻步刻蚀出的硅栅形状作进一步修整完善。具体工艺条件如下:腔室压力80mT,上RF电源功率250W,下RF电源功率50W,工艺气体为180sccm HBr、100sccm He、8sccm O2组成的混合气体,工艺时间50s。
刻蚀工艺完成后,通过冷场扫描电子显微镜观察,可以看出刻蚀剖面有微沟槽现象(见图1)。
实施例2
按照实施例1所述的方法,不同之处在于,在主刻步后加入基点刻蚀步骤:腔室压力为30mT,上RF功率为325W,下RF功率为40W,气体总流量为220sccm,其中Cl2为30sccm,HBr为175sccm,He为10.5,O24.5sccm。工艺时间控制由终点检测系统检测控制。
贯穿步、主刻步和基点刻蚀工艺完成后,通过冷场扫描电子显微镜观察硅片截面形貌,基点刻蚀在线条高度的三分之一处产生,可以看出在线条底部拐角处有约50度的基点(见图2);另用新的硅片重复此工艺,整个栅刻蚀工艺完成后,刻蚀剖面陡直无微沟槽现象(见图3)。
实施例3
按照实施例2所述的方法,不同之处在于,基点刻蚀步骤工艺为:上RF功率为250W,下RF功率为80W,腔室压力为15mT,气体总流量为297sccm,其中Cl2为20sccm,HBr为250sccm,He为21sccm,O2为6sccm。
贯穿步、主刻步和基点刻蚀工艺完成后,基点刻蚀在线条高度的四分之一处产生,可以看出在线条底部拐角处有约40度的基点(见图4);另用新的硅片重复此工艺,整个栅刻蚀工艺完成后,刻蚀剖面陡直无微沟槽现象(见图5)。
实施例4
按照实施例2所述的方法,不同之处在于,基点刻蚀步骤工艺为:上RF功率为450W,下RF功率为80W,腔室压力为45mT,气体总流量为125sccm,其中Cl2为25sccm,HBr为90sccm,He为8.5sccm,O2为1.5sccm。
贯穿步、主刻步和基点刻蚀工艺完成后,基点刻蚀在线条高度的二分之一处产生可以看出在线条底部拐角处有约60度的基点(见图6);另用新的硅片重复此工艺,整个栅刻蚀工艺完成后,刻蚀剖面陡直无微沟槽现象(见图7)。

Claims (8)

1、一种能够避免微沟槽现象的栅刻蚀工艺,包括贯穿步、主刻步和过刻步,其特征在于所述主刻步后增加基点刻蚀步。
2、如权利要求1所述的栅刻蚀工艺,其特征在于所述基点刻蚀步工艺条件为:上电极功率为250-450W;下电极功率为20-80W;腔室压力为15-45mT;工艺气体为Cl2、HBr、He和O2的混合气体,气体总流量为125-320sccm。
3、如权利要求2所述的栅刻蚀工艺,其特征在于其中工艺气体为:Cl220-40sccm,HBr100-250sccm,He3.5-21sccm,O21.5-9sccm。
4、如权利要求1所述的栅刻蚀工艺,其特征在于所述基点刻蚀步工艺条件为:上电极功率为300-350W;下电极功率为30-50W;腔室压力为20-40mT;工艺气体为Cl2、HBr、He和O2的混合气体,气体总流量为185-255sccm。
5、如权利要求4所述的栅刻蚀工艺,其特征在于其中工艺气体为:Cl225-35sccm,HBr150-200sccm,He7-14sccm,O23-6sccm。
6、如权利要求1所述的栅刻蚀工艺,其特征在于所述基点刻蚀步工艺条件为:上电极功率为325W;下电极功率为40W;腔室压力为30mT;工艺气体总流量为220sccm,其中Cl2为30sccm,HBr为175sccm,He10.5sccm,O24.5sccm。
7、如权利要求1-6任一所述的栅刻蚀工艺,其特征在于基点刻蚀步中基点在线条高度的四分之一到二分之一处产生,基点底部剖面的水平夹角的角度为40-60度。
8、如权利要求1-6任一所述的栅刻蚀工艺,其特征在于基点刻蚀在线条高度的三分之一处产生,基点底部剖面的水平夹角的角度为50度。
CNB2005101262996A 2005-12-05 2005-12-05 一种能够避免微沟槽现象的硅栅刻蚀工艺 Active CN100397587C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101262996A CN100397587C (zh) 2005-12-05 2005-12-05 一种能够避免微沟槽现象的硅栅刻蚀工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101262996A CN100397587C (zh) 2005-12-05 2005-12-05 一种能够避免微沟槽现象的硅栅刻蚀工艺

Publications (2)

Publication Number Publication Date
CN1851873A true CN1851873A (zh) 2006-10-25
CN100397587C CN100397587C (zh) 2008-06-25

Family

ID=37133347

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101262996A Active CN100397587C (zh) 2005-12-05 2005-12-05 一种能够避免微沟槽现象的硅栅刻蚀工艺

Country Status (1)

Country Link
CN (1) CN100397587C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263064A (zh) * 2010-05-28 2011-11-30 中芯国际集成电路制造(上海)有限公司 分立栅存储器件的形成方法
CN102437026A (zh) * 2011-11-29 2012-05-02 上海宏力半导体制造有限公司 沟槽刻蚀方法以及半导体器件制造方法
CN113571414A (zh) * 2021-09-24 2021-10-29 广州粤芯半导体技术有限公司 半导体器件的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280374B (zh) * 2010-06-08 2013-05-01 中国科学院微电子研究所 一种50nm及以下的硅栅结构的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100334688C (zh) * 2003-12-27 2007-08-29 上海华虹(集团)有限公司 一种消除栅刻蚀横向凹槽的方法
CN100334693C (zh) * 2004-05-21 2007-08-29 中国科学院微电子研究所 15-50纳米线宽多晶硅栅的刻蚀方法
CN100377313C (zh) * 2004-07-12 2008-03-26 北京北方微电子基地设备工艺研究中心有限责任公司 提高深亚微米多晶硅栅刻蚀均匀性的方法
CN100449693C (zh) * 2004-11-04 2009-01-07 上海华虹(集团)有限公司 一种去除栅刻蚀横向凹槽的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263064A (zh) * 2010-05-28 2011-11-30 中芯国际集成电路制造(上海)有限公司 分立栅存储器件的形成方法
CN102437026A (zh) * 2011-11-29 2012-05-02 上海宏力半导体制造有限公司 沟槽刻蚀方法以及半导体器件制造方法
CN113571414A (zh) * 2021-09-24 2021-10-29 广州粤芯半导体技术有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
CN100397587C (zh) 2008-06-25

Similar Documents

Publication Publication Date Title
CN108321079A (zh) 半导体结构及其形成方法
JP2020515047A5 (zh)
JP5214596B2 (ja) プラズマ処理システムのマスクアンダーカットおよびノッチを最小化する方法
CN1666323A (zh) 具有改进型抗蚀剂及/或蚀刻轮廓特征的介电膜用蚀刻方法
CN101572229A (zh) 多晶硅表面平坦化的方法
CN102259832A (zh) 三维纳米结构阵列的制备方法
CN101148765A (zh) 硅片蚀刻方法
CN1851873A (zh) 一种能够避免微沟槽现象的硅栅刻蚀工艺
CN108206131A (zh) 半导体结构以及半导体结构的形成方法
TW202025290A (zh) 乾式蝕刻方法
CN104752198B (zh) 基片刻蚀方法
CN101599429B (zh) 形成侧墙方法
CN106328513A (zh) 半导体结构的形成方法
CN110783187A (zh) 等离子体处理方法和等离子体处理装置
CN104741340A (zh) 反应腔室的清洗方法
WO2019245013A1 (ja) 硫黄原子を含むガス分子を用いたプラズマエッチング方法
WO2022127813A1 (zh) 金属硬掩膜刻蚀方法
CN108198745A (zh) 源漏极成膜前处理方法
CN1257536C (zh) 等离子体处理方法
CN100397590C (zh) 一种栅刻蚀工艺
CN103137564B (zh) 一种实现BiCMOS器件中扩展基区结构的方法
CN100442452C (zh) 等离子蚀刻法
CN1851882A (zh) 避免微沟道现象的栅刻蚀工艺
CN105720003B (zh) 深硅孔刻蚀方法
TWI532095B (zh) Wafer etching method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No. 8, Wenchang Avenue, Beijing economic and Technological Development Zone, 100176

Patentee after: Beijing North China microelectronics equipment Co Ltd

Address before: 100016 Jiuxianqiao East Road, Chaoyang District, Chaoyang District, Beijing

Patentee before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing