TWI549179B - 電漿蝕刻方法 - Google Patents

電漿蝕刻方法 Download PDF

Info

Publication number
TWI549179B
TWI549179B TW101130460A TW101130460A TWI549179B TW I549179 B TWI549179 B TW I549179B TW 101130460 A TW101130460 A TW 101130460A TW 101130460 A TW101130460 A TW 101130460A TW I549179 B TWI549179 B TW I549179B
Authority
TW
Taiwan
Prior art keywords
etching
film
semiconductor substrate
wide
speed
Prior art date
Application number
TW101130460A
Other languages
English (en)
Other versions
TW201316403A (zh
Inventor
Shoichi Murakami
Naoya Ikemoto
Original Assignee
Spp Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spp Technologies Co Ltd filed Critical Spp Technologies Co Ltd
Publication of TW201316403A publication Critical patent/TW201316403A/zh
Application granted granted Critical
Publication of TWI549179B publication Critical patent/TWI549179B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

電漿蝕刻方法
本發明係關於一種對寬能隙半導體基板進行電漿蝕刻之電漿蝕刻方法，特別係關於一種於寬能隙半導體基板形成錐形之槽或孔之電漿蝕刻方法。
近年來，作為半導體之材料，寬能隙半導體基板受到關注。該寬能隙半導體基板與先前以來廣泛使用之矽基板或砷化鎵(GaAs)基板等相比，具有結晶之晶格常數較小且帶隙較大之特徵，且具有優異之物性，因而期待向矽基板或GaAs基板無法覆蓋之領域等之應用。作為寬能隙半導體基板，通常包含含有屬於週期表第2週期之碳(C)或氮(N)、氧(O)等元素之化合物，例如可列舉碳化矽(SiC)或氧化鋅(ZnO)，或者，氮化鎵(GaN)、氮化鋁(AlN)、氮化硼(BN)、磷化硼(BP)等所謂之Ⅲ-V族化合物等。
然而，如上所述，用作寬能隙半導體基板之碳化矽等具有以下缺點：與矽等相比結晶之晶格常數較小，即各原子間牢固地鍵結，故難以切斷原子間之鍵，且與矽基板等相比難以進行蝕刻加工。因此，本案申請人等提出有日本專利特開2011-096700號公報中揭示之電漿蝕刻方法作為對此種寬能隙半導體基板進行電漿蝕刻之方法。
該電漿蝕刻方法係將於作為寬能隙半導體基板之一種之碳化矽基板之表面形成有二氧化矽(SiO2)膜作為遮罩之基板作為蝕刻對象，將He氣體等惰性氣體供給至處理腔室內進行 電漿化而生成來自惰性氣體之離子等，並且對載置有碳化矽基板之基台供給偏壓電位，使所生成之離子入射至碳化矽基板，藉此將該碳化矽基板加熱至200℃~400℃之溫度範圍內之特定蝕刻處理溫度。其次，將SF6等蝕刻氣體供給至處理腔室內進行電漿化而生成離子或反應種等，並且對基台供給偏壓電位，於將碳化矽基板之溫度維持於上述蝕刻處理溫度之狀態下，藉由利用所生成之離子之濺鍍或與自由基之化學反應而對該碳化矽基板進行蝕刻。
根據該電漿蝕刻方法，藉由將載置於基台之碳化矽基板加熱至特定蝕刻處理溫度，而可供給將構成碳化矽基板之矽(Si)或碳(C)間之鍵切斷所需之能量之一部分，從而容易切斷原子間之鍵，故容易進行蝕刻加工，又，亦可實現高精度之蝕刻加工。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2011-096700號公報
然而，於藉由蝕刻而形成於半導體基板上之構造即槽或孔等(以下，稱為「凹部」)中，例如於後續步驟中填充金屬而形成電路。此時，於凹部之形狀為難以較密地填充金屬之形狀、例如彎弓形狀之情形時，因凹部之內部未較密地填充金屬，故於電路產生缺陷，從而產生導通不良等問題。因此，凹部之形狀較佳為容易較密地填充金屬之形狀、例如錐形狀。
然而，於藉由上述先前之電漿蝕刻方法而對碳化矽基板實施蝕刻處理之情形時，凹部之形狀成為彎弓形狀，無法形成錐形之凹部。可認為此係由以下原因所引起者。
於藉由上述先前之電漿蝕刻方法而對碳化矽基板實施蝕刻處理之情形時，如上所述，因容易切斷各原子間之鍵，故容易進行利用與自由基等反應種之化學反應之各向同性蝕刻，但因於碳化矽基板之遮罩正下部，碳化矽基板與反應種之接觸稀薄，故該各向同性蝕刻不怎麼進行。又，遮罩正下部之附近難以藉由上述離子而濺鍍，相對於此，其以外之部分(特別是凹部側壁之中央部分)容易藉由利用離子之濺鍍而蝕刻，故上述正下部附近與其以外之部分相比，蝕刻之進度較慢。因此，可認為形成於碳化矽基板之凹部之形狀為上述所謂之彎弓形狀。
本發明係鑒於以上實際情況而完成者，其目的在於提供一種可容易且高精度地進行蝕刻加工，並且可於寬能隙半導體基板形成錐形之凹部之電漿蝕刻方法，且可使凹部之錐角度成為所需之角度之電漿蝕刻方法。
用以達成上述目的之本發明係一種電漿蝕刻方法，其特徵在於：其係使用電漿化之反應性蝕刻氣體，對載置於配置於處理腔室內之基台上之寬能隙半導體基板進行電漿蝕刻之方法；且進行以下步驟：成膜步驟，藉由將上述反應性蝕刻氣體電漿化而生成之反應種，而將包含以快於上述寬能隙半導體基板之構成成分之速 度蝕刻之成分之高速蝕刻膜形成於上述寬能隙半導體基板之表面；遮罩形成步驟，於形成於上述寬能隙半導體基板之表面之高速蝕刻膜上，形成具有開口部之遮罩；及蝕刻步驟，將上述寬能隙半導體基板載置於上述處理腔室內之基台上，並將該寬能隙半導體基板加熱至200℃以上，將上述反應性蝕刻氣體供給至上述處理腔室內進行電漿化，並且對載置有上述寬能隙半導體基板之基台施加偏壓電位，藉由上述電漿化之反應性蝕刻氣體，而通過上述開口部蝕刻上述高速蝕刻膜及上述寬能隙半導體基板。
根據本發明，首先，於對寬能隙半導體基板進行電漿蝕刻時，於該寬能隙半導體基板之表面，藉由與反應種之化學反應而形成包含以快於寬能隙半導體基板之構成成分之速度蝕刻之成分之高速蝕刻膜。再者，作為反應性蝕刻氣體，可列舉氟系氣體或氯系氣體。
其次，於形成於寬能隙半導體基板之表面之高速蝕刻膜上形成具有開口部之遮罩。
然後，將形成有該高速蝕刻膜及遮罩之寬能隙半導體基板載置於上述基台上並加熱至200℃以上，將反應性蝕刻氣體供給至處理腔室內進行電漿化，並且對載置有寬能隙半導體基板之基台供給偏壓電位，藉由電漿化之反應性蝕刻氣體而蝕刻寬能隙半導體基板及高速蝕刻膜。再者，寬能隙半導體基板之加熱溫度較佳為200℃~1000℃。
以下，一面參照圖1一面說明於寬能隙半導體基板形成錐 形之凹部之過程。再者，於圖1中，對於寬能隙半導體基板附注符號K，對於高速蝕刻膜附注符號E，對於遮罩附注符號M。
首先，如圖1(a)所示，高速蝕刻膜E之E1部位藉由利用將反應性蝕刻氣體電漿化而生成之離子之濺鍍或與反應種之化學反應而被蝕刻，並且高速蝕刻膜E之E2部位藉由與反應種之化學反應而被蝕刻。藉此，寬能隙半導體基板K之K1部位露出，並且位於遮罩下之K2部位亦露出。
其次，如圖1(b)所示，藉由蝕刻高速蝕刻膜E之E1部位而露出之寬能隙半導體基板K之K1部位被蝕刻。又，因高速蝕刻膜E之蝕刻速度快於寬能隙半導體基板K，故E2部位較作為寬能隙半導體基板K之側壁之K3部位快速地被蝕刻。藉此，寬能隙半導體基板K之K2部位進一步露出，上述反應種進入至該K2部位與遮罩M之間，進行K2部位之各向同性蝕刻。
如圖1(c)所示，其後亦同樣地，進行寬能隙半導體基板K之K1部位之蝕刻。又，藉由進行高速蝕刻膜E之E2部位之蝕刻，而由高速蝕刻膜E覆蓋之寬能隙半導體基板K之K2部位逐漸露出，該K2部位亦逐漸地被各向同性蝕刻。
而且，與寬能隙半導體基板K之K2部位逐漸被蝕刻同時地，K1部位亦逐漸被蝕刻，最終，如圖1(d)所示，形成錐形之凹部(蝕刻構造)。
如此，於本發明之電漿蝕刻方法中，可藉由於寬能隙半導體基板與遮罩之間形成比寬能隙半導體基板容易被蝕刻且蝕刻速度較快之高速蝕刻膜，而使高速蝕刻膜被蝕刻，從而於寬 能隙半導體基板與遮罩之間產生間隙，藉由將反應性蝕刻氣體電漿化而生成之反應種進入至該間隙，而蝕刻位於寬能隙半導體基板之遮罩下之部位，藉此形成錐形之凹部。再者，本申請案中所謂之「錐形」，係指凹部中之開口部之寬度大於底面之寬度、且側壁近似直線者。又，於本申請案中，如圖1(d)所示，將凹部底面與側壁面所成之角度θ定義為「錐角度」。
再者，作為寬能隙半導體基板，可列舉碳化矽基板作為一例，但並不限定於此，例如亦可為氧化鋅(ZnO)、或氮化鎵(GaN)、氮化鋁(AlN)、氮化硼(BN)、磷化硼(BP)等所謂之Ⅲ-V族化合物等。
又，上述反應性蝕刻氣體於寬能隙半導體基板為碳化矽之情形時較佳為氟系氣體。再者，作為氟系氣體，可列舉SF6氣體或CF4氣體等。
又，於寬能隙半導體基板為碳化矽且使用氟系氣體蝕刻該寬能隙半導體基板之情形時，高速蝕刻膜較佳為包含鈦(Ti)、氮化鈦(TiN)等鈦系材料、或鎢矽化物(WSi)、非晶矽(α-Si)、多晶矽(p-Si)、氮化矽(SixNy)等矽系材料中之至少一者，可設為選自該等之1層或多層膜。
於該情形時，因鈦或氮化鈦、鎢矽化物、非晶矽、多晶矽、氮化矽之蝕刻速度各不相同，故可藉由高速蝕刻膜之材料選擇而改變寬能隙半導體基板(碳化矽基板)之蝕刻速度與高速蝕刻膜之蝕刻速度之比。藉此，可使形成於寬能隙半導體基板之凹部之形狀變化。
再者，高速蝕刻膜並不限定於鈦或氮化鈦、鎢矽化物、非 晶矽、多晶矽、氮化矽，於寬能隙半導體基板包含氣化鋅、或氮化鎵、氮化鋁、氮化硼、磷化硼等Ⅲ-V族化合物等之情形時，或於使用氯系氣體作為反應性蝕刻氣體之情形時，只要以蝕刻速度快於寬能隙半導體基板之方式適當選擇高速蝕刻膜之構成成分即可。
又，上述成膜步驟較佳為利用所謂蒸鍍法。於該蒸鍍法中，包含周知之化學氣相沈積法(Chemical Vapor Deposition)或物理氣相沈積法(Physical Vapor Deposition)。
而且，於本發明中，可藉由於根據應於上述蝕刻步驟形成之蝕刻構造側壁面相對於底面之角度(錐角度)而設定之成膜條件下成膜上述高速蝕刻膜。
根據本發明者等之見解，對於上述高速蝕刻膜，即便於其包含相同之材料之情形時，亦會因其成膜條件、例如向處理腔室內之成膜用原料氣體之供給流量、向處理腔室內之載氣之供給流量、處理腔室內之壓力、向電極之施加電力等各條件，而使所成膜之高速蝕刻膜之膜質不同，且利用上述反應種之蝕刻速度亦不同。因此，可藉由調整該等成膜條件，而使例如高速蝕刻膜之結合狀態變化，且可將其蝕刻容易度或蝕刻速度設為不同者，相應地，可將上述凹部側壁面之錐角度設為不同者。
因此，可設定與應於上述蝕刻步驟形成之側壁面之錐角度相對應之成膜條件，且可於成膜步驟中，藉由於此種成膜條件下成膜上述高速蝕刻膜，而使藉由蝕刻步驟而形成之側壁面之錐角度成為所需之角度。
再者，於調整成膜條件時，較佳為調整上述中之原料氣體 之供給流量、載氣之供給流量、處理腔室內之壓力、向電極之施加電力中之至少一者。
又，根據本發明者等之見解，於上述高速蝕刻膜包含非晶矽、多晶矽、鎢矽化物、氮化矽中之至少一者之情形時，該高速蝕刻膜具有透光性，可捕捉上述膜質之差異作為折射率之差異。
因此，可設定能成膜與應藉由上述蝕刻步驟而形成之側壁面之錐角度相對應之膜質、換言之如具有折射率之上述高速蝕刻膜之成膜條件，且可於成膜步驟中，藉由於此種成膜條件下成膜上述高速蝕刻膜，而成膜具有所需之折射率之高速蝕刻膜，相應地，可使藉由蝕刻步驟而形成之側壁面之錐角度成為所需之角度。
又，於本發明者等之另一見解中，於上述蝕刻步驟形成之側壁面之錐角度亦依存於上述高速蝕刻膜之膜厚。即，高速蝕刻膜之膜厚越厚，藉由蝕刻該高速蝕刻膜而形成之上述寬能隙半導體基板上表面與上述遮罩之間之空間越寬，因此，上述反應種容易進入至該空間內，進一步進行寬能隙半導體基板之相同部位之各向同性蝕刻，側壁面之錐角度變得更小。
因此，藉由將上述高速蝕刻膜設為根據應於上述蝕刻步驟形成之側壁面之錐角度而設定之膜厚，而可將於蝕刻步驟形成之側壁面之錐角度設為所需之角度。
如以上般，根據本發明之電漿蝕刻方法，不損害蝕刻加工之容易度，而可防止形成於寬能隙半導體基板之凹部之形狀成 為彎弓形狀，並且可使其形狀成為錐形狀。又，可將凹部側壁面之錐角度形成為所需之角度。
(第1實施形態)
以下，基於隨附圖式對本發明之具體之實施形態進行說明。再者，於本實施形態中，舉出藉由蝕刻裝置1而對作為寬能隙半導體基板之一種之碳化矽基板K進行電漿蝕刻之情形作為一例而進行說明。又，將該碳化矽基板K設為例如具有4H-SiC之結晶結構者。
首先，一面參照圖2一面對上述蝕刻裝置1進行說明。該蝕刻裝置1包括：處理腔室11，其具有封閉空間；基台15，其升降自如地配設於處理腔室11內且供載置上述碳化矽基板K；升降氣缸18，其使該基台15升降；氣體供給裝置20，其將蝕刻氣體及惰性氣體供給至處理腔室11內；電漿生成裝置25，其將供給至處理腔室11內之蝕刻氣體及惰性氣體電漿化；高頻電源30，其對基台15供給高頻電力；以及排氣裝置35，其減少處理腔室11內之壓力。
上述處理腔室11包含具有相互連通之內部空間之上腔室12及下腔室13，且上腔室12形成為較下腔室13小。又，上述基台15包含載置碳化矽基板K之上構件16、及連接有升降氣缸18之下構件17，且配置於下腔室13內。
上述氣體供給裝置20包括：蝕刻氣體供給部21，其供給例如SF6氣體、或SF6氣體與O2氣體之混合氣體作為反應性蝕刻氣體；惰性氣體供給部22，其供給作為載氣之惰性氣體、 例如He氣體等；以及供給管23，其一端連接於上腔室12之上表面，另一端分支而分別連接於上述蝕刻氣體供給部21及惰性氣體供給部22；且將蝕刻氣體自蝕刻氣體供給部21經由供給管23而供給至處理腔室11內，將惰性氣體自惰性氣體供給部22經由供給管23而供給至處理腔室11內。
上述電漿生成裝置25係生成所謂電感耦合電漿(ICP，Inductive Coupling Plasma)之裝置，且包含上下並排設置於上腔室12之外周部之呈複數個環狀之線圈26、及對該各線圈26供給高頻電力之高頻電源27，且藉由利用高頻電源27對線圈26供給高頻電力而將供給至上腔室12內之蝕刻氣體及惰性氣體電漿化。又，上述高頻電源30藉由對上述基台15供給高頻電力而對基台15與電漿之間供給偏壓電位，從而使藉由蝕刻氣體及惰性氣體之電漿化而生成之離子入射至載置於基台15上之碳化矽基板K。
上述排氣裝置35包含：真空泵36，其排出氣體；及排氣管37，其一端連接於上述真空泵36，另一端連接於下腔室13之側面；且真空泵36經由該排氣管37而排出上述處理腔室11內之氣體，從而將處理腔室11內部維持於特定壓力。
其次，說明使用如以上般構成之蝕刻裝置1對碳化矽基板K進行電漿蝕刻之方法。
於使用上述蝕刻裝置1對碳化矽基板K進行電漿蝕刻之前，首先，使用未圖示之適當裝置對碳化矽基板K進行高速蝕刻膜形成處理、及遮罩形成處理。
首先，對碳化矽基板K進行高速蝕刻膜形成處理。藉由 該高速蝕刻膜形成處理，而於碳化矽基板K之表面，藉由蒸鍍法(化學氣相沈積法(CVD，Chemical Vapor Deposition)或物理氣相沈積法(PVD，Physical Vapor Deposition))等而形成蝕刻速度快於該碳化矽基板之高速蝕刻膜E。再者，作為高速蝕刻膜E，可列舉鈦或氮化鈦等鈦系材料作為一例，但並不限定於此，亦可為鎢矽化物或非晶矽、多晶矽、氮化矽等之類的矽系材料，可設為選自該等之1層或多層膜。又，如下文所詳述般，藉由選擇高速蝕刻膜之材料而使碳化矽基板K與高速蝕刻膜E之蝕刻速度比變化，藉此可使形成於碳化矽基板K之凹部之形狀變化。又，即便寬能隙半導體基板K為其他成分、例如氮化鎵或氮化鋁等，亦只要以蝕刻速度快於該基板之方式適當選擇高速蝕刻膜E之構成成分即可。
其次，對於形成有高速蝕刻膜E之碳化矽基板K進行遮罩形成處理。於藉由該遮罩形成處理而於形成於碳化矽基板K之表面之高速蝕刻膜E上，例如使用上述蒸鍍法等形成遮罩M，之後，於該遮罩M形成具有開口部之特定遮罩圖案。再者，於本實施形態中，雖將遮罩M設為包含鎳(Ni)，但並不限定於此，亦可包含例如其他金屬遮罩或二氧化矽。
其次，以如此之方式對形成有高速蝕刻膜E及遮罩M之碳化矽基板K進行電漿蝕刻處理。
首先，將碳化矽基板K搬入至蝕刻裝置1內並載置於基台15上，並將該碳化矽基板K之溫度加熱至200℃~1000℃之溫度範圍內之特定蝕刻溫度。具體而言，將惰性氣體自惰性氣體供給部22供給至處理腔室11內，並且藉由高頻電源27、 30而對線圈26及基台15施加高頻電力。然後，供給至處理腔室11內之惰性氣體藉由對線圈26施加高頻電力而電漿化，藉由該電漿化而生成之離子藉由因對基台15施加高頻電力而產生之偏壓電位而入射並碰撞於載置於基台15上之碳化矽基板K。藉此，碳化矽基板K吸收碰撞之離子之能量而溫度上升，且大致以蝕刻處理溫度達到平衡狀態。再者，處理腔室11內之壓力係藉由排氣裝置35而維持於特定壓力。
其次，若碳化矽基板K之溫度以蝕刻處理溫度達到平衡狀態，則將上述遮罩M作為遮罩對碳化矽基板K進行蝕刻。具體而言，將反應性蝕刻氣體自蝕刻氣體供給部21供給至處理腔室11內，並且藉由高頻電源27、30而對線圈26及基台15施加高頻電力。然後，供給至處理腔室11內之蝕刻氣體藉由對線圈26施加高頻電力而電漿化，藉由因該電漿化而生成之離子或反應種而蝕刻高速蝕刻膜E及碳化矽基板K，從而於碳化矽基板K形成錐形之凹部。再者，處理腔室11內之壓力係藉由排氣裝置35而維持於特定壓力。
此處，對在碳化矽基板K形成錐形之凹部之過程，參照圖1並於下文進行詳細敍述。
首先，如圖1(a)所示，高速蝕刻膜E之E1部位藉由利用將反應性蝕刻氣體電漿化而生成之離子之濺鍍或與反應種之化學反應而被蝕刻，並且高速蝕刻膜E之E2部位藉由與反應種之化學反應而被蝕刻。藉此，寬能隙半導體基板K之K1部位露出，並且位於遮罩下之K2部位亦露出。
其次，如圖1(b)所示，藉由蝕刻高速蝕刻膜E之E1部 位而露出之碳化矽基板K之K1部位藉由利用上述離子之濺鍍或與反應種之化學反應而被蝕刻，並且高速蝕刻膜E之蝕刻速度快於碳化矽基板K，故E2部位較作為碳化矽基板之側壁之K3部位快速地被蝕刻。藉此，碳化矽基板K之K2部位進一步露出，上述反應種進入至該K2部位與遮罩M之間，藉由該反應種與碳化矽發生化學反應，而進行K2部位之各向同性蝕刻。
如圖1(c)所示，其後亦同樣地，碳化矽基板K之K1部位於深度方向上進行蝕刻。又，藉由沿著遮罩M於水平方向上進行高速蝕刻膜E之E2部位之蝕刻，而由高速蝕刻膜E覆蓋之碳化矽基板K之K2部位逐漸地露出，並且於該K2與遮罩M之間產生間隙，藉由反應種進入至該間隙並與K2部位接觸，而該K2部位藉由與反應種之化學反應而逐漸地被各向同性蝕刻。
然後，與碳化矽基板K之K2部位逐漸被蝕刻同時地，K1部位亦逐漸被蝕刻，最終，如圖1(d)所示，形成錐形之凹部(蝕刻構造)。
附帶而言，圖3係使用SF6氣體與O2氣體之混合氣體作為反應性蝕刻氣體，將各者之供給流量設為200 sccm，20 sccm，將供給至線圈26之高頻電力設為2000 W，將供給至基台15之高頻電力設為200 W，將處理腔室11內之壓力設為12 Pa，並藉由本實施形態中之電漿蝕刻方法而實施蝕刻處理之碳化矽基板K之剖面圖。該碳化矽基板K係於其表面形成膜厚0.1 μm之鈦膜作為高速蝕刻膜E，並於其上形成膜厚6 μm之 鎳膜作為遮罩M，藉由實施蝕刻處理而大約變質2 μm作為遮罩之表面M'。如圖3所示，實際上，可藉由利用本實施形態中之電漿蝕刻方法實施蝕刻處理，而於碳化矽基板K形成錐形之凹部。
如此般，於本實施形態中之電漿蝕刻方法中，可藉由於碳化矽基板K與遮罩M之間形成較碳化矽基板K容易被蝕刻且包含蝕刻速度較快之材料之高速蝕刻膜E，而蝕刻高速蝕刻膜E，藉此自由基等反應種進入至產生於碳化矽基板K與遮罩M之間之間隙，並藉由進行蝕刻而於碳化矽基板K形成錐形之凹部。
又，圖4係模式性地表示於對高速蝕刻膜E使用不同之材料而使碳化矽基板K與高速蝕刻膜E之蝕刻速度比變化之情形時之形成於碳化矽基板K之凹部之形狀之圖。圖4(a)中之E1與圖4(b)中之E2分別為不同材料之高速蝕刻膜E，將其蝕刻速度設為E2快於E1。如圖4所示，於對形成有高速蝕刻膜E1之碳化矽基板K實施蝕刻處理之情形時，所形成之錐形之凹部之錐角度為θ1，相對於此，於形成有高速蝕刻膜E2之情形時，所形成之錐形之凹部之錐角度為小於θ1之θ2。即，藉由使高速蝕刻膜E之材料變化，而可使形成為凹部之錐形狀之錐角度變化。
進而，藉由分別使碳化矽基板K及高速蝕刻膜E之蝕刻速度變化，而可使形成於碳化矽基板K之凹部之形狀變化，且藉由將其進行適當設定而可獲得所需之形狀。一面參照圖5一面於以下說明該原理。圖5係模式性地表示於使高速蝕刻膜 E之蝕刻速度與碳化矽基板K之蝕刻速度變化且實施相同時間蝕刻處理之情形時所形成之凹部之形狀之圖。高速蝕刻膜E之蝕刻速度可藉由改變高速蝕刻膜E之材料而變化，碳化矽基板K之蝕刻速度可藉由改變蝕刻處理時之碳化矽基板K之加熱溫度而變化。
圖5(a)係表示對於形成有蝕刻速度為a1之高速蝕刻膜E3之碳化矽基板K，以碳化矽基板K之蝕刻速度成為b1之方式加熱該碳化矽基板K而實施蝕刻處理之情形時之凹部之形狀之圖，且設為a1快於b1，速度比即a1/b1為r1。又，圖5(b)係表示對形成有蝕刻速度為快於a1之a2的高速蝕刻膜E4之碳化矽基板K，以碳化矽基板K之蝕刻速度成為快於b1之b2之方式加熱該碳化矽基板K而進行蝕刻處理之情形時之凹部之形狀之圖，且設為a2快於b2，速度比即a2/b2為r1。如圖5(a)及圖5(b)所示，兩者均形成上部為直線性之錐形之凹部，但其錐角度於圖5(a)中為θ3，相對於此，於圖5(b)中為小於θ3之θ4，藉由使高速蝕刻膜E及碳化矽基板K之蝕刻速度變快，而使錐角度變小。即，於一面將速度比保持為固定，一面使高速蝕刻膜E之蝕刻速度及碳化矽基板K之蝕刻速度皆變化之情形時，可形成錐角度不同之直線性之錐形凹部。
又，圖5(c)係表示對形成有蝕刻速度為a2之高速蝕刻膜E4之碳化矽基板K，以碳化矽基板K之蝕刻速度成為b1之方式加熱該碳化矽基板K而實施蝕刻處理之情形時之凹部之形狀之圖，且設為a2快於b1，速度比即a2/b1為大於r1之 r2。於該情形時，如圖5(c)所示，所形成之錐形凹部成為其錐角度為θ5，且凹部側壁之上端部側帶有弧度且上端部向外側擴展之形狀。即，於高速蝕刻膜E與碳化矽基板K之速度比為大於某一特定值的值之情形時，可形成側壁之上端部側帶有弧度且上端部向外側擴展之錐形之凹部。
再者，圖5(d)係表示作為比較例，對於形成有蝕刻速度為a1之高速蝕刻膜E3之碳化矽基板K，以碳化矽基板K之蝕刻速度成為快於a1之b2之方式加熱該碳化矽基板K並進行蝕刻處理之情形時之凹部之形狀之圖。於該情形時，如圖5(d)所示，所形成之凹部之形狀有成為彎弓形狀之傾向。
如以上般，於本實施形態中之電漿蝕刻方法中，可藉由使高速蝕刻膜E之蝕刻速度變化，或者分別使碳化矽基板K及高速蝕刻膜E之蝕刻速度變化，而將所形成之凹部之錐角度控制於約45°~90°之間，並且亦能夠使其形狀變化。
(第2實施形態)
其次，對本發明之更進一步之實施形態進行說明。此處，對於可藉由使高速蝕刻膜E之成膜條件變化而控制蝕刻時之側壁之錐角度之情形進行說明。
於本實施形態中，採用氮化矽膜(SiN)作為高速蝕刻膜E。使用氮化矽膜作為高速蝕刻膜E之原因在於：利用反應種之蝕刻速度不太快，且藉由使成膜條件變化而容易控制利用反應種之蝕刻速度。
於本例中，藉由CVD法而成膜高速蝕刻膜E，但其不過為例示。CVD裝置雖未進行具體之圖示，但例如包括：處理 腔室；平台，其配設於該處理腔室內且載置碳化矽基板K；第1電源，其將處理腔室及平台作為電極而對於其等施加高頻電力(例如13.56 MHz)；第2電源，其對上述電極供給低頻電力(例如380 kHz)；氣體供給部，其將作為成膜用原料氣體之SiH4氣體及NH3氣體、以及作為載氣之N2氣體供給至處理腔室內；以及壓力調整部，其調整處理腔室內之壓力。再者，亦可為包括第1電源、第2電源中之一者之裝置。
然後，使用該CVD裝置，將SiH4氣體、NH3氣體及N2氣體之供給流量、高頻電力及低頻電力、以及處理腔室內之壓力由圖6所示之成膜條件1設定為成膜條件4之狀態，於SiC基板K上以0.5 μm之厚度成膜氮化矽膜，其次，於各個SiC基板K形成遮罩後，使用圖2所示之蝕刻裝置1，將SiC基板K之溫度設為約310℃，將SF6氣體之供給流量設為200 sccm，將O2氣體之供給流量設為20 sccm，將供給至線圈26之高頻電力設為2000 W，將供給至基台15之高頻電力設為200 W，將處理腔室11內之壓力設為12 Pa，對SiC基板K進行蝕刻。再者，SiC基板K之溫度係使用股份公司堀場製作所製造之非接觸溫度感測器(IT-450Series)來測定。
將此時之形成於SiC基板K之作為高速蝕刻膜之氮化矽膜之折射率及藉由蝕刻而形成之側壁面之錐角度示於圖6。於圖6中，構成成膜條件1~4者係自左欄依序為SiH4流量(sccm)、NH3流量(sccm)、N2流量(sccm)、處理腔室內之壓力(Pa)、高頻電力HF(W)、及低頻電力LF(W)之各條件。再者，於自成膜條件2至成膜條件4為止之成膜條件中， 逐漸地增加SiH4流量相對於NH3流量之比例。再者，折射率係使用周知之雷射式折射率測定裝置來測定。
如圖6所示，根據成膜條件1~4，氮化矽膜(SixNy)之折射率係藉由Si與N之組成比(x：y)而如1.882~2.600般變化。另一方面，已知：包含理想之SiN鍵(Si3N4)之氮化矽膜之折射率為約1.9。因此，可認為：圖6中之折射率之值較低、且接近1.9之膜(例如成膜條件1或成膜條件2之膜)成為接近理想之SiN鍵(Si3N4)之組成，且原子彼此牢固地鍵結。相對於此，可認為：折射率之值較高之膜(例如成膜條件3或成膜條件4之膜)成為比理想之SiN鍵(Si3N4)富含Si之構成(富含Si)，且原子間之鍵中不充分之部位變多，故變得容易蝕刻。
即，可認為折射率之值較高、富含Si且組成更接近a-Si之氮化矽膜因其鍵結較弱故容易蝕刻，且蝕刻速度變快。如此般，氮化矽膜之折射率成為相同之膜之蝕刻容易度或蝕刻速度之指標。
然後，於上述實施形態中，如使用圖5進行說明般，於形成直線性之錐形之凹部時，高速蝕刻膜E及碳化矽基板K之蝕刻速度越快，蝕刻時之側壁之錐角度越小。根據該原因，於圖6中，於將折射率之值較高且蝕刻速度較快之氮化矽膜用作高速蝕刻膜E之情形時，明確地表現出蝕刻時之側壁之錐角度變小之傾向。
如此般，可藉由使成膜氮化矽膜作為高速蝕刻膜E時之成膜條件變化而調整氮化矽膜之蝕刻速度，從而控制蝕刻時之側 壁面之錐角度。例如，如上述般，只要高速蝕刻膜E為氮化矽膜，則藉由使上述成膜條件為富含Si，而可容易蝕刻氮化矽膜，加快相同之膜之蝕刻速度，縮小蝕刻時之側壁之錐角度。
如此，可根據此種成膜條件、藉由該成膜條件而成膜之氮化矽膜(高速蝕刻膜)之膜質、及依存於該膜質之蝕刻側壁面之錐角度之相關關係而設定與應於蝕刻步驟形成之側壁面之錐角度相對應之成膜條件，且可於成膜步驟中，藉由於此種成膜條件下成膜氮化矽膜，而使於蝕刻步驟形成之側壁面之錐角度成為所需之角度。
又，氮化矽膜之膜質係如上述般可根據折射率對其進行評價。因此，可設定能成膜與應於蝕刻步驟形成之側壁面之錐角度相對應之膜質、換言之如具有折射率之氮化矽膜之成膜條件，且可於成膜步驟中，藉由於此種成膜條件下成膜氮化矽膜，而成膜具有所需之折射率之高速蝕刻膜，相應地，可使藉由蝕刻步驟而形成之側壁面之錐角度成為所需之角度。
再者，可根據成膜條件之變化而調整蝕刻速度之高速蝕刻膜E之材質並不限定於氮化矽膜，可使用a-Si膜、poly-Si膜、WSi膜等各種膜材料。再者，關於不透光之膜，如上述般，無法調查其折射率作為蝕刻速度之指標而供參考。
又，於圖6中，作為成膜條件1~4，藉由使SiH4流量(sccm)與NH3流量(sccm)之流量比變化，而調整氮化矽膜之蝕刻速度，但亦能夠代替上述成膜條件1~4，藉由使SiH4流量(sccm)與N2流量(sccm)之流量比變化，而調整氮化矽膜之蝕刻速度。
於圖6所示之例中，根據成膜條件1~4，蝕刻時之側壁之錐角度於53.7°~67.2°之間變化，但本發明者等於使成膜條件進一步變化之追加實驗中，成功地將蝕刻時之側壁之錐角度變大為71.9°、73.2°、78.8°、81.1°，或變小為42.1°。
(第3實施形態)
其次，對於本發明之更進一步之實施形態進行說明。此處，對於可藉由使高速蝕刻膜E之膜厚條件變化而控制蝕刻時之側壁之錐角度之情形進行說明。
於本實施形態中，採用非晶矽(a-Si)膜作為高速蝕刻膜E，但其僅為例示。
圖7係表示一面使膜厚於0~0.5 μm為止變化一面於SiC基板上成膜非晶矽膜時之成膜時間、及將相同之非晶矽膜作為高速蝕刻膜E而進行蝕刻時之側壁面之錐角度。
圖7之形成非晶矽膜時之成膜條件為一定，SiH4氣體之供給流量為90 sccm、Ar氣體之供給流量為90 sccm、N2氣體之供給流量為0 sccm、處理腔室內之壓力為130 Pa、高頻電力HF為0 W、低頻電力LF為200 W。於圖7中，藉由使成膜時間變化，而調整非晶矽膜之膜厚。又，蝕刻條件係設為與第2實施形態之情形相同之條件。
如圖7所示，作為高速蝕刻膜E之非晶矽膜之膜厚越大，蝕刻時之側壁之錐角度越小。由此，可認為即便調整高速蝕刻膜E之厚度，亦可控制蝕刻時之側壁之錐角度。
可認為：此係由於高速蝕刻膜E之膜厚越厚，藉由蝕刻該高速蝕刻膜E而形成之SiC基板K上表面與遮罩之間之空間 越寬，因此，反應種容易進入至該空間內，且由於進一步進行SiC基板K之相同部位之各向同性蝕刻，故側壁面之錐角度變得更小。
因此，可藉由將高速蝕刻膜E設為根據應於蝕刻步驟形成之側壁面之錐角度設定之膜厚，而將藉由蝕刻步驟而形成之側壁面之錐角度設為所需之角度。
以上，雖對本發明之一實施形態進行了說明，但本發明可採用之具體之態樣絲毫不限定於此。
於上例中，電漿產生裝置25之線圈26上下並排設置於上腔室12之外周部，但並不限定於此，例如亦可設為配設於上腔室12之外部(例如上腔室12之頂板上方)之構成。
例如，於上例中，使用SF6氣體、或SF6氣體與O2氣體之混合氣體作為反應性之蝕刻氣體，但並不限定於此，亦可使用CF4等其他氟系氣體，又，亦可使用Cl2或BCl3等氯系氣體進行蝕刻。再者，於使用氯系氣體進行蝕刻之情形時，作為高速蝕刻膜，除上述鈦系材料及矽系材料以外，較佳為純鋁(Al)或鋁-矽(Al-Si)系等鋁系材料。
1‧‧‧蝕刻裝置
11‧‧‧處理腔室
12‧‧‧上腔室
13‧‧‧下腔室
15‧‧‧基台
16‧‧‧上構件
17‧‧‧下構件
18‧‧‧升降氣缸
20‧‧‧氣體供給裝置
21‧‧‧蝕刻氣體供給部
22‧‧‧惰性氣體供給部
23‧‧‧供給管
25‧‧‧電漿生成裝置
26‧‧‧線圈
27‧‧‧高頻電源
30‧‧‧高頻電源
35‧‧‧排氣裝置
36‧‧‧真空泵
37‧‧‧排氣管
K‧‧‧碳化矽基板(寬能隙半導體基板)
M‧‧‧遮罩
E‧‧‧高速蝕刻膜
θ‧‧‧錐角度
圖1係用以說明於寬能隙半導體基板形成錐形之凹部之過程之寬能隙半導體基板之剖面圖。
圖2係表示用以實施本發明之一實施形態之電漿蝕刻方法之蝕刻裝置之概略構成之剖面圖。
圖3係藉由本發明之一實施形態之電漿蝕刻方法而對形成有包含鈦之高速蝕刻膜之碳化矽基板進行蝕刻時之剖面圖。
圖4係用以說明高速蝕刻膜之蝕刻速度與形成於碳化矽基板之錐形凹部之錐角度之關係之碳化矽基板之剖面圖。
圖5係用以說明碳化矽基板及高速蝕刻膜之蝕刻速度與形成於碳化矽基板之凹部之形狀之關係之寬能隙半導體基板之剖面圖。
圖6係表示使成膜條件變化時之氮化矽膜之折射率與將相同之氮化矽膜作為高速蝕刻膜而蝕刻錐形狀時之錐形側壁角度之表。
圖7係表示一面使膜厚於0~0.5 μm之間變化一面成膜非晶矽(a-Si)膜，並將相同之非晶矽膜作為高速蝕刻膜而蝕刻錐形狀時之錐形側壁角度之表。

Claims (9)

  1. 一種電漿蝕刻方法，其特徵在於：其係使用電漿化之反應性蝕刻氣體，對載置於配置於處理腔室內之基台上之寬能隙半導體基板進行電漿蝕刻之方法；且進行以下步驟：成膜步驟，藉由將上述反應性蝕刻氣體電漿化而生成之反應種，而將包含以快於上述寬能隙半導體基板之構成成分之速度蝕刻之成分之高速蝕刻膜形成於上述寬能隙半導體基板之表面；遮罩形成步驟，於形成於上述寬能隙半導體基板之表面之高速蝕刻膜上，形成具有開口部之遮罩；及蝕刻步驟，將上述寬能隙半導體基板載置於上述處理腔室內之基台上，並將該寬能隙半導體基板加熱至200℃以上，將上述反應性蝕刻氣體供給至上述處理腔室內進行電漿化，並且對載置有上述寬能隙半導體基板之基台施加偏壓電位，藉由上述電漿化之反應性蝕刻氣體而通過上述開口部蝕刻上述高速蝕刻膜及上述寬能隙半導體基板；其中在上述蝕刻步驟中，係通過上述開口部蝕刻上述高速蝕刻膜，使上述寬能隙半導體基板的表面露出後，進一步蝕刻上述高速蝕刻膜，使位於上述寬能隙半導體基板之上述遮罩下方的部分露出，並蝕刻上述寬能隙半導體基板，在該寬能隙半導體基板上形成錐形的蝕刻構造。
  2. 如申請專利範圍第1項所述之電漿蝕刻方法，其中上述高速蝕刻膜包含鈦、氮化鈦、非晶矽、多晶矽、鎢矽化物、氮化矽中之至少一者。
  3. 如申請專利範圍第1項所述之電漿蝕刻方法，其中上述寬能隙半導體基板為包含碳化矽之基板。
  4. 如申請專利範圍第1項所述之電漿蝕刻方法，其中上述反應性蝕刻氣體為氟系氣體。
  5. 如申請專利範圍第1至4項中任一項所述之電漿蝕刻方法，其中上述成膜步驟係藉由蒸鍍法而實施，且上述高速蝕刻膜係於根據應於上述蝕刻步驟形成之蝕刻構造側壁面相對於底面之角度而設定之成膜條件下成膜。
  6. 如申請專利範圍第5項所述之電漿蝕刻方法，其中上述成膜條件包含向處理腔室內之成膜用原料氣體之供給流量、向處理腔室內之載氣之供給流量、處理腔室內之壓力、向電極之施加電力中之至少一者。
  7. 如申請專利範圍第1、3或4項中任一項所述之電漿蝕刻方法，其中上述高速蝕刻膜包含非晶矽、多晶矽、鎢矽化物、氮化矽中之至少一者；且上述成膜步驟係藉由蒸鍍法而實施，並且上述高速蝕刻膜係於以該高速蝕刻膜成為具有預先設定之折射率者之方式設定之成膜條件下成膜。
  8. 如申請專利範圍第7項所述之電漿蝕刻方法，其中上述成膜條件包含向處理腔室內之成膜用原料氣體之供給流量、向處理腔室內之載氣之供給流量、處理腔室內之壓 力、向電極之施加電力中之至少一者。
  9. 如申請專利範圍第1至4項中任一項所述之電漿蝕刻方法，其中上述成膜步驟係藉由蒸鍍法而實施，且上述高速蝕刻膜係以成為根據應於上述蝕刻步驟形成之蝕刻構造側壁面相對於底面之角度而設定之膜厚之方式成膜。
TW101130460A 2011-09-05 2012-08-22 電漿蝕刻方法 TWI549179B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011193129 2011-09-05

Publications (2)

Publication Number Publication Date
TW201316403A TW201316403A (zh) 2013-04-16
TWI549179B true TWI549179B (zh) 2016-09-11

Family

ID=47831960

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101130460A TWI549179B (zh) 2011-09-05 2012-08-22 電漿蝕刻方法

Country Status (7)

Country Link
US (1) US9123542B2 (zh)
EP (1) EP2755230B1 (zh)
JP (1) JP5819969B2 (zh)
KR (1) KR101904126B1 (zh)
CN (1) CN103828028B (zh)
TW (1) TWI549179B (zh)
WO (1) WO2013035510A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6178106B2 (ja) * 2013-04-25 2017-08-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6057292B2 (ja) * 2013-06-13 2017-01-11 学校法人関西学院 ＳｉＣ半導体素子の製造方法
JP5889368B2 (ja) * 2013-09-05 2016-03-22 Ｓｐｐテクノロジーズ株式会社 プラズマエッチング方法
US9257298B2 (en) 2014-03-28 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for in situ maintenance of a thin hardmask during an etch process
JP6676308B2 (ja) * 2015-08-07 2020-04-08 ローム株式会社 半導体装置
JP6441190B2 (ja) * 2015-09-11 2018-12-19 株式会社東芝 半導体装置の製造方法
DE102015117286B4 (de) 2015-10-09 2018-04-05 Infineon Technologies Ag Verfahren zum herstellen einer siliziumcarbidhalbleitervorrichtung durch entfernen amorphisierter abschnitte
JP2019121685A (ja) * 2018-01-05 2019-07-22 東京エレクトロン株式会社 エッチング方法
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
KR102197611B1 (ko) 2019-07-15 2020-12-31 세메스 주식회사 기판 처리 시스템
US20220231142A1 (en) * 2019-08-05 2022-07-21 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and manufacturing method thereof
CN113539806A (zh) * 2020-04-15 2021-10-22 苏州能讯高能半导体有限公司 电极的制造方法、电极及半导体器件
WO2022220576A1 (ko) * 2021-04-16 2022-10-20 고려대학교 세종산학협력단 유도 결합 플라즈마 식각 장치 및 이를 이용한 유도 결합 플라즈마 식각 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372558B1 (en) * 1998-08-18 2002-04-16 Sony Corporation Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate
US20060166482A1 (en) * 2002-07-30 2006-07-27 Ryuichi Kanamura Semiconductor device manufacturing device
US7807225B2 (en) * 2003-01-31 2010-10-05 Sharp Laboratories Of America, Inc. High density plasma non-stoichiometric SiOxNy films

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3880684A (en) * 1973-08-03 1975-04-29 Mitsubishi Electric Corp Process for preparing semiconductor
JPS57136327A (en) * 1981-02-18 1982-08-23 Sony Corp Etching method
US4610896A (en) * 1985-04-08 1986-09-09 United Technologies Corporation Method for repairing a multilayer coating on a carbon-carbon composite
JPH02100318A (ja) * 1988-10-07 1990-04-12 Fujitsu Ltd 半導体装置の製造方法
JPH02137329A (ja) * 1988-11-18 1990-05-25 Ricoh Co Ltd 多層配線用Ａｌ薄膜
US20060211210A1 (en) * 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
JP4872217B2 (ja) * 2005-02-16 2012-02-08 富士電機株式会社 炭化珪素半導体素子の製造方法
JP2008135534A (ja) * 2006-11-28 2008-06-12 Toyota Motor Corp 有底の溝を有する半導体基板の製造方法
JP5179455B2 (ja) 2009-10-27 2013-04-10 Ｓｐｐテクノロジーズ株式会社 プラズマエッチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372558B1 (en) * 1998-08-18 2002-04-16 Sony Corporation Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate
US20060166482A1 (en) * 2002-07-30 2006-07-27 Ryuichi Kanamura Semiconductor device manufacturing device
US7807225B2 (en) * 2003-01-31 2010-10-05 Sharp Laboratories Of America, Inc. High density plasma non-stoichiometric SiOxNy films

Also Published As

Publication number Publication date
EP2755230B1 (en) 2018-06-27
EP2755230A1 (en) 2014-07-16
JP5819969B2 (ja) 2015-11-24
EP2755230A4 (en) 2015-05-20
CN103828028A (zh) 2014-05-28
US20140187048A1 (en) 2014-07-03
CN103828028B (zh) 2016-08-17
KR20140068036A (ko) 2014-06-05
TW201316403A (zh) 2013-04-16
US9123542B2 (en) 2015-09-01
WO2013035510A1 (ja) 2013-03-14
JPWO2013035510A1 (ja) 2015-03-23
KR101904126B1 (ko) 2018-10-04

Similar Documents

Publication Publication Date Title
TWI549179B (zh) 電漿蝕刻方法
KR101836152B1 (ko) 식각 방법
JP4997448B2 (ja) 窒化物半導体の製造方法および窒化物半導体デバイス
KR20020032400A (ko) 반도체장치 및 그 제조방법
JP6339961B2 (ja) エッチング方法
JP5877982B2 (ja) プラズマエッチング方法
JP2008504975A (ja) 時分割多重化エッチング処理時にアスペクト比に依存するエッチングを低減する方法と装置
KR101861709B1 (ko) 플라즈마 식각 방법
KR20200140388A (ko) 패터닝을 위한 고품질 c 막들의 펄스형 플라즈마(dc/rf) 증착
JP6220409B2 (ja) プラズマエッチング方法
US9162930B2 (en) PVD ALN film with oxygen doping for a low etch rate hardmask film
Chaker et al. Topographically selective deposition
CN108695139A (zh) 在氮化物半导体上沉积氮化硅（SiN）膜的方法
JP2015162630A (ja) 炭化珪素半導体素子の製造方法
CN105470193A (zh) 金属钼材料的刻蚀方法
CN102832119A (zh) 低温二氧化硅薄膜的形成方法
KR101050215B1 (ko) 실리콘 나노점 클러스터 형성방법
CN114651084A (zh) 层叠膜结构体和其制造方法
JP2023035931A (ja) 半導体製造装置の部品及びその製造方法
Gao et al. Deep inductively coupled plasma etching of ELO-GaN grown with high fill factor
JP2009070845A (ja) 化合物半導体デバイスおよびその製造方法
JP2007150362A (ja) 成膜方法