CN101459113B - 浅沟槽隔离区形成方法 - Google Patents
浅沟槽隔离区形成方法 Download PDFInfo
- Publication number
- CN101459113B CN101459113B CN2007100945190A CN200710094519A CN101459113B CN 101459113 B CN101459113 B CN 101459113B CN 2007100945190 A CN2007100945190 A CN 2007100945190A CN 200710094519 A CN200710094519 A CN 200710094519A CN 101459113 B CN101459113 B CN 101459113B
- Authority
- CN
- China
- Prior art keywords
- etching
- deposition
- isolation area
- reaction unit
- channel isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
一种浅沟槽隔离区形成方法,包括:提供半导体基底;在所述半导体基底上形成浅沟槽;沉积部分隔离层,所述部分隔离层覆盖所述浅沟槽;对沉积部分隔离层后的半导体基底执行刻蚀操作,以形成隔离分层,所述刻蚀操作涉及的刻蚀气体中包含氨气;顺序形成后续隔离分层,以在填充所述浅沟槽后形成浅沟槽隔离区。可减少形成过程中所述浅沟槽的侧壁及顶角受到的损伤,进而使降低包含所述浅沟槽隔离区的器件的漏电流成为可能。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种浅沟槽隔离区形成方法。
背景技术
现有技术中,形成浅沟槽隔离区的步骤包括:提供半导体基底;在所述半导体基底上形成钝化层及图形化的抗蚀剂层;以所述图形化的抗蚀剂层为掩模,刻蚀所述钝化层;以刻蚀后的所述钝化层为硬掩模,刻蚀部分所述半导体基底,形成所述浅沟槽;向所述浅沟槽内填充隔离层,并以所述钝化层为停止层,平整化所述隔离层;去除所述钝化层,形成浅沟槽隔离区。所述半导体基底为已定义器件有源区并需完成浅沟槽隔离的半导体衬底。
当前,填充所述浅沟槽的步骤通常采用具有同步沉积-刻蚀能力的高密度等离子体化学气相淀积(high density plasma CVD,HDPCVD)工艺进行。如2006年8月16日公开的公开号为“CN1819123A”的中国专利申请中提供的一种用于改进间隙填充应用的高产能HDP-CVD处理方法中所涉及的,为获得良好的间隙填充能力,通常采用多级沉积-刻蚀相结合的方法填充间隙,即,采用沉积-刻蚀-沉积-刻蚀-......-沉积-刻蚀-沉积(deposition-etch-deposition-etch-......-deposition-etch-deposition,DEP)的方法填充间隙。
实践中,如图1所示,在半导体基底10上形成所述浅沟槽12后,经历每一级沉积-刻蚀过程均会形成具有一定厚度的隔离分层20,如图2所示,应用多级沉积-刻蚀相结合的方法形成的浅沟槽隔离层30包含至少两层所述隔离分层20,各所述隔离分层20间应紧密相接,共同形成均匀、致密的浅沟槽隔离层30。
通常,上述各沉积及刻蚀操作均在同一反应装置中进行。对任一刻蚀操作,其前步沉积操作形成的隔离分层均已覆盖所述浅沟槽的侧壁及底部;但是,覆盖所述浅沟槽的侧壁的隔离分层的厚度通常远小于覆盖所述浅沟槽的底部的隔离分层的厚度,致使通过后续刻蚀步骤去除部分隔离分层时,如图3所示,涉及的等离子体易对所述浅沟槽的侧壁及顶角造成损伤40。此侧壁及顶角损伤40将影响形成的浅沟槽隔离区的隔离效果,进而,可能导致漏电流的增加。
发明内容
本发明提供了一种浅沟槽隔离区形成方法,可减少形成过程中所述浅沟槽的侧壁及顶角受到的损伤,进而使降低包含所述浅沟槽隔离区的器件的漏电流成为可能。
本发明提供的一种浅沟槽隔离区形成方法,包括:
提供半导体基底;
在所述半导体基底上形成浅沟槽;
沉积部分隔离层,所述部分隔离层覆盖所述浅沟槽;
对沉积部分隔离层后的半导体基底执行刻蚀操作,以形成隔离分层,所述刻蚀操作涉及的刻蚀气体中包含氨气;
顺序形成后续隔离分层,以在形成填充所述浅沟槽的隔离层后形成浅沟槽隔离区,所述隔离层包含至少两层隔离分层。
可选地,所述刻蚀气体中还包含三氟化氮;可选地,所述沉积及刻蚀操作应用HDPCVD工艺进行;可选地,所述沉积及刻蚀操作应用沉积-刻蚀-沉积反应系统进行;可选地,所述反应系统包括第一反应装置,用以执行沉积操作;第二反应装置,与第一反应装置分离,用以执行刻蚀操作;可选地,所述反应系统还包括制程控制装置,用以承载及运送所述半导体基底,并完成所述半导体基底在所述第一反应装置和所述第二反应装置间的切换;可选地,所述第一反应装置包含LPCVD、SACVD、APCVD、PECVD或HDPCVD中的一种进行;可选地,所述第二反应装置为等离子体刻蚀、等离子体清洗装置或PVD系统中的溅射装置进行;可选地,所述氨气的流量范围为10~200sccm;可选地,所述刻蚀操作涉及的功率范围为10~50瓦;可选地,所述刻蚀操作涉及的反应温度范围为100~300摄氏度;可选地,涉及的反应装置的真空度为1~5torr。
与现有技术相比,上述技术方案具有以下优点:
上述技术方案提供的浅沟槽隔离区形成方法,通过在刻蚀气体中加入氨气,以形成活性相对较弱的等离子体,继而,利用活性相对较弱的等离子体执行刻蚀操作,以降低刻蚀操作的刻蚀速率,既可使刻蚀过程易于控制,又可使增强刻蚀均匀性成为可能;进而,使精确控制刻蚀过程、减少形成过程中所述浅沟槽的侧壁及顶角受到的损伤成为可能;
上述技术方案提供的浅沟槽隔离区形成方法的可选方式,通过应用沉积-刻蚀-沉积反应系统,以使刻蚀反应所需的等离子体的产生区域以及刻蚀反应发生区域与沉积反应所需的等离子体的产生区域以及沉积反应发生区域分离,并在所述等离子体反应装置内采用的刻蚀气体中加入氨气,以形成活性相对较弱的等离子体,既可降低刻蚀操作的刻蚀速率;又可减少沉积-刻蚀反应装置的刻蚀损伤。
附图说明
图1为说明现有技术中应用单级沉积-刻蚀工艺形成的隔离分层的结构示意图;
图2为说明现有技术中应用多级沉积-刻蚀工艺形成的浅沟槽隔离层的结构示意图;
图3为说明现有技术中应用多级沉积-刻蚀工艺形成的具有侧壁及顶角损伤缺陷的浅沟槽隔离层结构示意图;
图4为说明本发明实施例的形成浅沟槽隔离区的流程示意图;
图5为说明本发明实施例的半导体基底的结构示意图;
图6为说明本发明实施例的形成浅沟槽后的半导体基底的结构示意图;
图7为说明本发明实施例的沉积部分隔离层后的半导体基底的结构示意图;
图8为说明本发明实施例的形成隔离分层后的半导体基底的结构示意图;
图9为说明本发明实施例的沉积-刻蚀-沉积反应系统的结构示意图;
图10为说明本发明实施例的形成浅沟槽隔离区后的半导体基底的结构示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述,其中表示了本发明的优选实施例,应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此,下列的描述应当被理解为对于本领域技术人员的广泛教导,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
如图4所示,应用本发明提供的方法形成浅沟槽隔离区的具体步骤包括:
步骤401:如图5所示,提供半导体基底100。
所述半导体基底100为已定义器件有源区且表层为钝化层或顺次形成的隔离层与钝化层的半导体衬底(substrate)。所述半导体衬底包含但不限于包括半导体元素的硅材料,例如单晶、多晶或非晶结构的硅或硅锗(SiGe),也可以是绝缘体上硅(SOI)。
所述半导体基底100可利用传统的双阱工艺获得,即经由氧化生长、离子注入及退火等工序形成具有对应nmos和pmos晶体管有源区的半导体衬底。所述钝化层可利用低压化学气相淀积(LPCVD)设备,在高温(约750摄氏度)条件下,经由氨气和二氯硅烷反应生成氮化硅(Si3N4)获得。所述钝化层材料包括但不限于氮化硅、氮氧化硅(SiON)、碳化硅(SiC)、碳氧化硅(SiCO)或碳氮化硅(SiCN)中的一种或其组合;所述氧化层可利用热氧化工艺获得,所述热氧化工艺可应用高温氧化设备或氧化炉进行。形成所述钝化层的过程包含沉积、研磨及检测等步骤;形成所述氧化层的过程可包含热氧化及检测步骤,具体可应用任何传统的工艺,在此不再赘述。
步骤402:如图6所示,在所述半导体基底100上形成浅沟槽120,以在所述浅沟槽120内沉积隔离层后形成浅沟槽隔离区,所述隔离层包含至少两层隔离分层。
形成所述浅沟槽120的步骤包括:在半导体基底上形成图形化的抗蚀剂层,所述半导体基底表层为钝化层;以所述图形化的抗蚀剂层为掩模,刻蚀所述钝化层;以刻蚀后的所述钝化层为硬掩模,刻蚀部分所述半导体基底。
或者,形成所述浅沟槽120的步骤包括:在半导体基底上形成图形化的抗蚀剂层,所述半导体基底表层为顺次形成的隔离层与钝化层;以所述图形化的抗蚀剂层为掩模,刻蚀所述钝化层;以刻蚀后的所述钝化层为硬掩模,顺序刻蚀所述隔离层(图未示)和部分所述半导体衬底。
在所述浅沟槽120内沉积隔离层的步骤包括预先形成垫氧化层的操作;所述形成垫氧化层的操作可利用热氧化工艺或现场水汽生成(in situsteam generation,ISSG)工艺进行;形成所述垫氧化层的操作可修复形成所述浅沟槽时造成的半导体基底晶格损伤;还可减少后续沉积过程涉及的等离子体对所述浅沟槽侧壁及底壁造成的损伤。
实际生产中,通常采用沉积-刻蚀-沉积工艺形成所述隔离层,所述沉积-刻蚀-沉积工艺可利用高密度等离子体化学气相淀积(HDP)工艺进行。
所述沉积-刻蚀-沉积工艺为:首先,沉积部分所述隔离层;继而,刻蚀部分已形成的隔离层(本文件内,将刻蚀后形成的部分隔离层称为隔离分层);进而,顺序沉积隔离分层,以形成隔离层。
步骤403:如图7所示,沉积部分隔离层140,所述部分隔离层140覆盖所述浅沟槽120。
所述沉积操作涉及的工艺条件包括:反应气体可包括硅烷(SiH4)和氧气(O2),所述硅烷的顶部流量范围为10~1000立方厘米/分钟(sccm),如20sccm、30sccm、50sccm或70sccm;所述硅烷的侧向流量范围为50~15sccm,如70sccm、90sccm、110sccm或130sccm;所述氧气的流量范围为100~300sccm,如120sccm、150sccm、200sccm或250sccm;缓冲气体包含氢气(H2)和氦气(He),所述氢气和氦气也可同时作为溅蚀气体,所述氢气的流量范围为50~200sccm,如70sccm、90sccm、130sccm或150sccm;所述氦气的流量范围为100~500sccm,如200sccm、300sccm、350sccm或400sccm;所需等离子体解离功率(SRF)范围为5000~10000瓦(W),如6000W、7000W、8000W或9000W;所需等离子体溅蚀功率(BRF)范围为1000~5000W,如2000W、3000W、3500W或4000W。涉及的反应温度可为450~550摄氏度,如500摄氏度。
步骤404:如图8所示,对沉积部分隔离层140后的半导体基底执行刻蚀操作,以形成隔离分层142,所述刻蚀操作涉及的刻蚀气体中包含氨气。
所述刻蚀操作涉及的工艺条件包括:反应气体包括三氟化氮(NF3)和氨气(NH3),所述三氟化氮的流量范围为10~50sccm,如12sccm、14sccm、20sccm或25sccm;所述氨气的流量范围为10~200sccm,如50sccm、70sccm、100sccm或150sccm;缓冲气体包含氢气(H2)和氦气(He),所述氢气和氦气也可同时作为溅蚀气体,所述氢气的流量范围为50~200sccm,如70sccm、90sccm、130sccm或150sccm;所述氦气的流量范围为100~300sccm,如120sccm、150sccm、170sccm或200sccm;所需等离子体功率范围为10~50瓦(W),如12W、20W、30W或35W。涉及的反应温度可为100~300摄氏度,如180摄氏度。涉及的反应装置的真空度为1~5torr,如3torr。
本发明的发明人认为,在刻蚀气体中加入氨气,经历离子化过程后,氨气与三氟化氮形成等离子体NF4H+和NF4H.HF+,此两种等离子体与单独由三氟化氮离子化后形成的等离子体相比,活性相对较弱,致使利用所述等离子体执行刻蚀操作时,所述刻蚀操作的刻蚀速率被降低,使得刻蚀过程易于控制;即,加入氨气后,反应将进行得更缓和、均匀,在与传统工艺同样的控制时间时,刻蚀操作执行的准确性更高;此外,利用活性相对较弱的等离子体执行刻蚀操作,利于增强刻蚀均匀性;进而,使精确控制刻蚀过程、减少形成过程中所述浅沟槽的侧壁及顶角受到的损伤成为可能。
实践中,所述刻蚀气体中的三氟化氮可替换为传统工艺中的其他用以刻蚀氧化物的刻蚀气体,如氟碳化合物气体,具体如:CF4、C3F8、C4F8或CHF3。经历离子化过程后,氨气与上述氟碳化合物气体仍可形成活性相对较弱的等离子体,以实现刻蚀速率的降低,进而使刻蚀过程易于控制;并利于增强刻蚀均匀性;使精确控制刻蚀过程、减少形成过程中所述浅沟槽的侧壁及顶角受到的损伤成为可能。
此外,实践中,用以承载所述刻蚀操作的反应装置通常具有一定的使用寿命,即所述反应装置需做定期更换,既增加了生产成本,又降低了生产效率。
本发明的发明人分析后认为,所述反应装置需做定期更换与反应装置器壁承受的等离子体轰击有关,所述等离子体轰击易导致反应装置器壁的等离子体损伤,减少所述反应装置内等离子体的存在时间成为减少所述反应装置内等离子体损伤、以延长反应装置使用寿命的指导方向。
本发明的发明人经历分析与实践后认为,应用沉积-刻蚀-沉积工艺形成浅沟槽隔离层,增加单独的等离子体反应装置,以使刻蚀反应所需的等离子体的产生区域以及刻蚀反应发生区域与沉积反应所需的等离子体的产生区域以及沉积反应发生区域分离,可减少为进行刻蚀反应而产生的等离子体对反应装置器壁的损伤;即利用上述HDPCVD机台仅执行沉积操作,而形成浅沟槽隔离层所需的刻蚀操作利用增加的等离子体反应装置执行。
由此,本发明的发明人经历分析与实践后,提供了一种沉积-刻蚀-沉积反应系统,如图9所示,所述反应系统包括第一反应装置162,用以执行沉积操作;第二反应装置164,与第一反应装置162分离,用以执行刻蚀操作;所述系统还包括制程控制装置166,用以承载及运送所述半导体基底,并完成所述半导体基底在所述第一反应装置162和所述第二反应装置164间的切换。
所述第一反应装置162可包含LPCVD、SACVD、APCVD、PECVD或HDPCVD中的一种;所述第二反应装置164包含等离子体刻蚀或等离子体清洗装置,如PVD系统中的等离子体预清洗(PVD Pre-clean)装置;所述第二反应装置164还可包含PVD系统中的溅射装置;所述制程控制装置166可为半导体制程中取放晶片的任意转送装置,为本领域技术人员所熟知,在此不再赘述。
实际生产中,形成浅沟槽后的半导体基底经由所述制程控制装置166送入所述第一反应装置162,以沉积部分隔离层;沉积部分隔离层后的半导体基底经由所述制程控制装置166送入所述第二反应装置164,以执行刻蚀操作,并形成隔离分层;此后,顺序形成后续隔离分层时涉及的沉积及刻蚀操作均利用所述制程控制装置166将半导体基底在所述第一反应装置162和所述第二反应装置164间进行切换完成。
本发明提供的沉积-刻蚀-沉积反应系统通过将刻蚀反应所需的等离子体的产生区域以及刻蚀反应发生区域与沉积反应所需的等离子体的产生区域以及沉积反应发生区域分离,即利用所述第一反应装置162执行沉积操作,利用所述第二反应装置164执行刻蚀操作,可减少刻蚀操作对原有沉积-刻蚀反应装置(如HDPCVD反应装置)造成的损伤。
利用所述第二反应装置164执行刻蚀操作时,选用的刻蚀气体可为三氟化氮或氟碳化合物气体,具体如:CF4、C3F8、C4F8或CHF3。
为可精确地控制刻蚀反应的进行,还可在上述反应气体中加入氨气;在刻蚀气体中加入氨气,所述氨气分子与刻蚀气体分子在离子化后可形成活性相对较弱的等离子体,继而,利用所述活性相对较弱的等离子体执行刻蚀操作,可使刻蚀反应缓慢地进行,即降低了刻蚀操作的刻蚀速率,既可使刻蚀过程易于控制,又可使增强刻蚀均匀性成为可能;进而,使精确控制刻蚀过程、减少形成过程中所述浅沟槽的侧壁及顶角受到的损伤成为可能。
作为示例,所述第一反应装置选用HDPCVD反应装置,所述第二反应装置选用PVD系统中的等离子体预清洗装置时,所述刻蚀操作涉及的工艺条件包括:反应气体包括三氟化氮(NF3)和氨气(NH3),所述三氟化氮的流量范围为10~50sccm,如12sccm、14sccm、20sccm或25sccm;所述氨气的流量范围为10~200sccm,如50sccm、70sccm、100sccm或150sccm;缓冲气体包含氢气(H2)和氦气(He),所述氢气和氦气也可同时作为溅蚀气体,所述氢气的流量范围为50~200sccm,如70sccm、90sccm、130sccm或150sccm;所述氦气的流量范围为100~300sccm,如120sccm、150sccm、170sccm或200sccm;所需等离子体解离顶向功率(SRF top)范围为10~50瓦(W),如12W、20W、30W或35W;所需等离子体解离侧向功率(SRF side)范围为10~50瓦(W),如12W、20W、30W或35W;所需等离子体溅蚀功率(BRF)范围为10~50瓦(W),如12W、20W、30W或35W。涉及的反应温度可为100~300摄氏度,如180摄氏度。涉及的反应装置的真空度为1~5torr,如3torr。
所述第一反应装置162选用HDPCVD反应装置可使得应用本发明提供的反应系统沉积膜层时,对沉积-刻蚀-沉积反应装置的改动最小。所述第二反应装置164选用PVD系统中的等离子体预清洗反应装置可使获得的本发明提供的反应系统的成本较低;且由于PVD系统为物理刻蚀系统,而LPCVD、SACVD、APCVD、PECVD或HDPCVD等均为化学沉积系统,同时应用物理刻蚀系统及化学沉积系统执行沉积-刻蚀-沉积操作,即,应用先化学沉积再物理刻蚀的方法形成膜层,打破了业界应用物理刻蚀方法时仅用以刻蚀非化学沉积方法制得的膜层,或者应用化学沉积方法形成的膜层仅用化学刻蚀方法的传统观念。
需说明的是,所述沉积-刻蚀-沉积反应系统中包含的所述第一反应装置及第二反应装置的数目均大于或等于1。所述沉积-刻蚀-沉积反应系统中包含的所述第一反应装置及第二反应装置的数目根据生产要求确定。
通过使所述第一反应装置162和第二反应装置164分别选用几种不同的反应装置,可增强所述第一反应装置162和第二反应装置164选取的灵活性;通过使所述反应系统中包含至少一个所述第一反应装置162和至少一个第二反应装置164,利于根据产品要求灵活地选取适合的反应装置。
特别地,所述沉积-刻蚀-沉积反应系统中包含的所述第一反应装置及/或第二反应装置的数目大于1时,各所述第一反应装置可为不同的反应装置;如,所述沉积-刻蚀-沉积反应系统中包含2个所述第一反应装置时,此2个所述第一反应装置可分别为SACVD和HDPCVD反应装置。
步骤405:顺序形成后续隔离分层,如图10所示,以在形成填充所述浅沟槽的隔离层后形成浅沟槽隔离区180。
形成任一隔离分层时涉及的刻蚀操作均可应用包含氨气的刻蚀气体;且形成任一所述隔离分层的操作均可应用本发明提供的沉积-刻蚀-沉积反应系统进行。
需强调的是,未加说明的步骤均可采用传统的方法获得,且具体的工艺参数根据产品要求及工艺条件确定。
尽管通过在此的实施例描述说明了本发明,和尽管已经足够详细地描述了实施例,申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此,在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此,可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。
Claims (11)
1.一种浅沟槽隔离区形成方法,其特征在于,包括:
提供半导体基底;
在所述半导体基底上形成浅沟槽;
沉积部分隔离层,所述部分隔离层覆盖所述浅沟槽;
对沉积部分隔离层后的半导体基底执行刻蚀操作,以形成隔离分层,所述刻蚀操作涉及的刻蚀气体中包含氨气;
顺序形成后续隔离分层,以在填充所述浅沟槽后形成浅沟槽隔离区。
2.根据权利要求1所述的浅沟槽隔离区形成方法,其特征在于:所述刻蚀气体中还包含三氟化氮。
3.根据权利要求1所述的浅沟槽隔离区形成方法,其特征在于:所述沉积及刻蚀操作采用HDPCVD反应系统进行。
4.根据权利要求1所述的浅沟槽隔离区形成方法,其特征在于:所述沉积及刻蚀操作应用沉积-刻蚀-沉积反应系统进行。
5.根据权利要求4所述的浅沟槽隔离区形成方法,其特征在于:所述反应系统包括第一反应装置,用以执行沉积操作;第二反应装置,与第一反应装置分离,用以执行刻蚀操作。
6.根据权利要求5所述的浅沟槽隔离区形成方法,其特征在于:所述反应系统还包括制程控制装置,用以承载及运送所述半导体基底,并完成所述半导体基底在所述第一反应装置和所述第二反应装置间的切换。
7.根据权利要求5所述的浅沟槽隔离区形成方法,其特征在于:所述第一反应装置包含LPCVD、SACVD、APCVD、PECVD或HDPCVD。
8.根据权利要求5所述的浅沟槽隔离区形成方法,其特征在于:所述第二反应装置为等离子体刻蚀、等离子体清洗装置或PVD系统中的溅射装置。
9.根据权利要求1至8中任一项所述的浅沟槽隔离区形成方法,其特征在于:所述氨气的流量范围为10~200sccm。
10.根据权利要求1至8中任一项所述的浅沟槽隔离区形成方法,其特征在于:所述刻蚀操作涉及的功率范围为10~50瓦。
11.根据权利要求1至8中任一项所述的浅沟槽隔离区形成方法,其特征在于:所述刻蚀操作涉及的反应温度范围为100~300摄氏度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100945190A CN101459113B (zh) | 2007-12-13 | 2007-12-13 | 浅沟槽隔离区形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100945190A CN101459113B (zh) | 2007-12-13 | 2007-12-13 | 浅沟槽隔离区形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101459113A CN101459113A (zh) | 2009-06-17 |
CN101459113B true CN101459113B (zh) | 2010-12-22 |
Family
ID=40769876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100945190A Active CN101459113B (zh) | 2007-12-13 | 2007-12-13 | 浅沟槽隔离区形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101459113B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102543739A (zh) * | 2010-12-22 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件的方法 |
CN102427049A (zh) * | 2011-07-22 | 2012-04-25 | 上海华力微电子有限公司 | 一种提高浅沟槽隔离制程均匀度的方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7078312B1 (en) * | 2003-09-02 | 2006-07-18 | Novellus Systems, Inc. | Method for controlling etch process repeatability |
US7163896B1 (en) * | 2003-12-10 | 2007-01-16 | Novellus Systems, Inc. | Biased H2 etch process in deposition-etch-deposition gap fill |
-
2007
- 2007-12-13 CN CN2007100945190A patent/CN101459113B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7078312B1 (en) * | 2003-09-02 | 2006-07-18 | Novellus Systems, Inc. | Method for controlling etch process repeatability |
US7163896B1 (en) * | 2003-12-10 | 2007-01-16 | Novellus Systems, Inc. | Biased H2 etch process in deposition-etch-deposition gap fill |
Also Published As
Publication number | Publication date |
---|---|
CN101459113A (zh) | 2009-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11676812B2 (en) | Method for forming silicon nitride film selectively on top/bottom portions | |
CN101459066B (zh) | 栅极、浅沟槽隔离区形成方法及硅基材刻蚀表面的平坦化方法 | |
US9754779B1 (en) | Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches | |
CN110739211B (zh) | 使用等离子体改性的介电材料的选择性循环干式蚀刻工艺 | |
CN100539039C (zh) | 集成工艺调制一种利用hdp-cvd间隙填充的新型方法 | |
US8415259B2 (en) | Method of depositing dielectric film by modified PEALD method | |
US7780865B2 (en) | Method to improve the step coverage and pattern loading for dielectric films | |
KR101836152B1 (ko) | 식각 방법 | |
KR102550244B1 (ko) | 유전체 재료의 식각을 위한 사전 세척 | |
KR20120093139A (ko) | 붕소 막 인터페이스 엔지니어링 | |
JP2015531547A (ja) | ラジカル構成要素の酸化物エッチング | |
KR20140070630A (ko) | 반도체 집적을 위한 둔감성 건조 제거 프로세스 | |
CN105448634B (zh) | 一种腔室环境的控制方法 | |
WO2007118026A2 (en) | Step coverage and pattern loading for dielectric films | |
US20220005693A1 (en) | Silicon nitride and silicon oxide deposition methods using fluorine inhibitor | |
CN101459111A (zh) | 浅沟槽隔离区形成方法及介质层形成方法 | |
TW202230441A (zh) | 用含矽材料填充間隙之方法及半導體處理設備 | |
US20220076962A1 (en) | Semiconductor mask reshaping using a sacrificial layer | |
CN101459113B (zh) | 浅沟槽隔离区形成方法 | |
CN101789377B (zh) | 增大引入沟道中的应力的方法和半导体器件 | |
KR20180135363A (ko) | 실리콘 질화막의 제조 방법 | |
CN111696863B (zh) | 硅介质材料刻蚀方法 | |
CN101447472A (zh) | 刻蚀停止层、双镶嵌结构及其形成方法 | |
CN201138658Y (zh) | 沉积-刻蚀-沉积反应系统 | |
US20220199418A1 (en) | Selective Etching with Fluorine, Oxygen and Noble Gas Containing Plasmas |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |