KR20120093139A - 붕소 막 인터페이스 엔지니어링 - Google Patents

붕소 막 인터페이스 엔지니어링 Download PDF

Info

Publication number
KR20120093139A
KR20120093139A KR1020127001691A KR20127001691A KR20120093139A KR 20120093139 A KR20120093139 A KR 20120093139A KR 1020127001691 A KR1020127001691 A KR 1020127001691A KR 20127001691 A KR20127001691 A KR 20127001691A KR 20120093139 A KR20120093139 A KR 20120093139A
Authority
KR
South Korea
Prior art keywords
boron
nitrogen
layer
substrate
chamber
Prior art date
Application number
KR1020127001691A
Other languages
English (en)
Inventor
미하엘라 발세아누
리-쿤 시아
데렉 알 위티
이 첸
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20120093139A publication Critical patent/KR20120093139A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/342—Boron nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

기판들 상에 붕소-함유 라이너 층들을 증착하는 방법들은, 이중층으로부터 아래 놓인 기판 내로의 붕소의 확산을 억제하기 위해 장벽 재료를 포함하는 개시 층을 포함하는 이중층의 형성을 수반한다.

Description

붕소 막 인터페이스 엔지니어링{BORON FILM INTERFACE ENGINEERING}
본원은, 양자 모두 발명의 명칭이 "BORON NITRIDE AND BORON NITRIDE-DERIVED MATERIALS DEPOSITION METHOD"인 미국 특허 출원 제 11/765,257 호 및 미국 가특허 출원 제 61/042,638 호에 관련된다. 본원은 또한, 발명의 명칭이 "GAPFILL IMPROVEMENT WITH HIGH LOW ETCH RATE DIELECTRIC LINERS"인 미국 가특허 출원 제 61/106,076 호에 관련된다.
본원은, 반도체 및 유전체 재료들 및 디바이스들, 실리콘-계 웨이퍼들, 및 (TFT들과 같은) 평판 디스플레이들을 수반하는 애플리케이션들을 포함하는 (그러나, 이들에 한정되지는 않는) 대표적인 예들에 대한, 박막들 및 코팅들의 증착, 패터닝, 및 처리에서 사용되는 장비, 프로세스들, 및 재료들을 수반하는 제조 기술 솔루션들에 관한 것이다.
집적 회로들의 밀도를 증가시키는 것은 속도를 증가시킬 수 있고 새로운 애플리케이션들을 가능하게 할 수 있다. 증가된 밀도는 인접한 회로 엘리먼트들과 전도성 라인들 사이의 원하지 않는 전기적인 상호 작용들을 증가시킬 수 있다. 전형적으로, 엘리먼트들을 물리적 및 전기적 양자 모두로 격리시키기 위해, 전기 절연 재료로 충진된 트렌치들을 제공함으로써, 원하지 않는 상호 작용들이 방지된다. 그러나, 회로 밀도들이 증가함에 따라, 이들 트렌치들의 폭들이 감소하여, 트렌치들의 종횡비(aspect ratio)들을 증가시키고, 이는 보이드들을 남기지 않으면서 트렌치들을 충진하는 것을 점진적으로 더 어렵게 한다. 격리의 정도가 타협될 수 있어서, 최대 동작 주파수를 제한할 수 있거나 또는 그렇지 않으면 집적 회로의 동작에 악영향을 줄 수 있으므로, 완전히 충진되지 않은 트렌치는 바람직하지 않다.
갭필(gapfill) 애플리케이션들에서 사용되는 공통 기술들은 화학 기상 증착("CVD") 기술들이다. 종래의 열(thermal) CVD 프로세스들은, 원하는 막을 생성하기 위해 열적-유도 화학 반응들이 발생하는 기판 표면에 반응성 가스들을 공급한다. 플라즈마-강화 CVD("PECVD") 기술들은, 플라즈마를 생성하는 기판 표면 근처의 반응 구역으로의 무선-주파수("RF") 에너지의 인가에 의해 반응 가스들의 여기 및/또는 해리를 촉진한다. 플라즈마 내의 종들의 높은 반응성은, 화학 반응을 촉진하는데 요구되는 임의의 열 에너지를 감소시키며, 이로 인해, 그러한 CVD 프로세스들에 대해 요구되는 온도를 종래의 열 CVD 프로세스들과 비교하여 낮춘다. 고-밀도-플라즈마("HDP") CVD 기술들에 의해 이들 이점들이 더 개발될 수 있으며, 고-밀도-플라즈마("HDP") CVD 기술들에서는, 낮은 진공 압력들에서 고밀도(dense) 플라즈마가 형성되어, 이온화된 반응물들이 총 반응물 집단(population)의 더 큰 부분을 형성한다. 이온화된 반응물들의 동일한 밀도에 대해 HDP-CVD에서 평균 자유 행로(mean free path)가 연장될 수 있고, 이온화된 반응물들의 충돌 속도(impingement velocity)들이 크기가 증가될 수 있고 방향적으로(directionally) 제어될 수 있다. 이들 기술들의 각각이 "CVD 기술들"의 산하에 넓게 속하지만, 이들 기술들의 각각은 이들 기술들을 어떤 특정 애플리케이션들에 더 적합하게 하거나 또는 덜 적합하게 하는 특유한 특성들을 갖는다.
CVD 기술들을 이용하여 성장된 막들 내의 붕소의 포함은, 실리콘 질화물에 대하여 유전 상수를 낮출 수 있어서, 붕소-함유 막으로 충진된 트렌치에 의해 제공되는 전기적인 격리를 개선할 수 있다. 포함된 붕소의 양, 막 내에 존재하는 다른 엘리먼트들, 및 채용된 특정한 증착 기술들에 기초하여 변화하는 양만큼, 유전 상수가 감소될 수 있다. 붕소의 존재는 또한, 식각률을 감소시킬 수 있고, 반도체 제조 프로세스 시퀀스에서의 소정의 단계에 대해 바람직할 수 있는, 막 특성들의 다른 변화들을 야기할 수 있다.
특히 전단(front-end) 프로세스들에 있어서, 증착된 막 내의 붕소의 존재는 기판 내로의 붕소의 이동의 위험을 도입한다. 붕소는 실리콘 트랜지스터의 활성 영역의 성능에 영향을 주기 위해 사용되는 통상적인 도펀트이다. 붕소의 부가는 저농도로(lightly) 도핑된 영역을 더 고농도로(heavily) 도핑된 영역으로 변화시킬 수 있고, 디바이스의 성능에 부정적인 영향을 줄 수 있다. 따라서, 아래 놓인 층들 내로의 붕소의 확산을 억제하기 위한 기술들을 개발하는 것이 바람직하다.
본 개시의 양상들은, 패터닝되지 않은 또는 패터닝된 기판들 상에 붕소-함유 라이너(liner) 층들을 증착하는 방법들에 관한 것이다. 실시예들에서, 붕소-함유 라이너 층은, 확산을 억제하기 위한 장벽 재료를 포함하는 개시 층을 포함하는 이중층(bilayer)이다.
일 실시예에서, 본 개시는, 프로세싱 챔버 내의 기판 상의 트렌치 내에 이중층 라이너를 증착하는 방법을 제공한다. 방법은, 질소 및/또는 탄소를 함유하며 약 15 Å 이하의 두께를 갖는 개시 층을 형성하는 단계를 포함한다. 방법은 또한, 개시 층 상에 붕소-함유 층을 형성하는 단계를 포함한다. 개시 층은 붕소-함유 층으로부터 기판 내로의 붕소의 확산을 감소시킨다.
다른 실시예에서, 본 개시는, 프로세싱 챔버 내의 기판의 표면 상에 이중층 라이너를 증착하는 방법을 제공한다. 방법은, 프로세싱 챔버의 내부 표면 상에 장벽 재료의 층을 형성하는 단계를 포함하며, 여기서, 장벽 재료의 층은 질소 및/또는 탄소를 함유한다. 방법은, 프로세싱 챔버 내로 기판을 이송하는 단계를 더 포함한다. 방법은, 프로세싱 챔버의 내부 표면으로부터 기판 상으로 확산-장벽 재료의 일부를 재분배(redistribute)하기 위해, 프로세싱 챔버 내에서 플라즈마를 스트라이킹(strike)함으로써, 기판 상에 개시 층을 형성하는 단계를 더 포함한다. 개시 층은 약 15 Å 이하의 두께를 갖는다. 방법은, 개시 층 상에 붕소-함유 층을 형성하는 단계를 더 포함한다.
부가적인 실시예들 및 특징들은 뒤따르는 설명에서 일부가 제시되고, 일부는 본 명세서의 검토 시에 당업자에게 명백하게 되거나 또는 개시된 실시예들의 실시에 의해 학습될 수 있다. 개시된 실시예들의 특징들 및 이점들은 본 명세서에서 설명된 수단들, 조합들, 및 방법들에 의해 실현될 수 있고 달성될 수 있다.
개시된 실시예들의 성질 및 이점들의 추가적인 이해는 본 명세서 및 도면들의 나머지 부분들을 참조함으로써 실현될 수 있다.
도 1은 개시된 실시예들에 따른, 붕소-함유 이중층의 증착 프로세스의 흐름도이다.
도 2는 개시된 실시예들에 따른, 붕소-함유 이중층의 증착 프로세스의 흐름도이다.
도 3은 기판을 1050 ℃로 가열한 후의, 개시된 실시예들에 따라 성장된 붕소-함유 이중층으로부터 아래 놓인 기판으로의 확산 후의, 붕소 농도의 그래프이다.
도 4는 붕소-질화물 층을 형성하는 방법의 흐름도이다.
도 5는 본 발명의 실시예들에 따른, 개시 층을 증착하는 방법에서의 선택된 단계들을 도시하는 흐름도이다.
첨부된 도면들에서, 유사한 컴포넌트들 및/또는 피쳐들은 동일한 참조 라벨을 가질 수 있다. 추가로, 참조 라벨에 이어서 대시를 뒤따르게 함으로써, 그리고 유사한 컴포넌트들 사이를 구별하는 제 2 라벨에 의해, 동일한 타입의 다양한 컴포넌트들이 구별될 수 있다. 본 명세서에서 제 1 참조 라벨만이 사용되는 경우에, 제 2 참조 라벨과 무관하게, 동일한 제 1 참조 라벨을 갖는 유사한 컴포넌트들 중 임의의 컴포넌트에 대해 설명이 적용 가능하다.
본 개시의 양상들은, 패터닝되지 않은 또는 패터닝된 기판들 상에 붕소-함유 라이너 층들을 증착하는 방법들에 관한 것이다. 붕소-함유 라이너 층은, 디바이스의 성능, 디바이스의 수명, 또는 제조 프로세스 흐름에 관한 이익들을 제공한다. 실시예들에서, 붕소-함유 라이너 층은, 이중층으로부터 아래 놓인 기판 내로의 붕소의 확산을 억제하기 위한 장벽 재료의 개시 층을 포함하는 이중층이다. 몇몇 기판들에 있어서, 개시 층은 또한, 기판으로부터 이중층 내로의 또는 이중층에 걸친 재료의 확산을 억제할 수 있다.
기판 상에 개시 층이 직접적으로 형성될 수 있다. 대안적으로, 기판의 부재 시에, 프로세싱 챔버의 내부 표면들 상에 장벽 재료를 증착함으로써, 개시 층이 형성될 수 있다. 여기서, 이 프로세스는 챔버를 시즈닝(season)하는 것이라 지칭될 수 있다. 프로세싱 챔버 내에 기판이 도입된 후에, 플라즈마 프로세스를 이용하여, 장벽 재료가 재증착될 수 있으며, 이로 인해, 기판 상에 개시 층을 형성할 수 있다. 대안적으로, 화학 기상 증착(CVD)에 의해 개시 층이 증착될 수 있다. 개시 층이 형성된 후에, 붕소-함유 막이 형성된다. 진공을 파괴시켜서 기판을 대기에 노출시키거나 또는 노출시키지 않으면서, 동일한 챔버에서 또는 다른 챔버에서, 붕소-함유 막이 형성될 수 있다.
붕소-함유 재료의 라이너 층들은 여기서 설명되는 혁신안(innovation)들로부터 이익을 얻을 수 있는 일 애플리케이션이지만, 붕소-함유 층들의 다른 애플리케이션들 또한 이익을 얻을 수 있다. 적합한 애플리케이션들은 패터닝되지 않은 또는 패터닝된 기판들 상에 형성되는 박막들 또는 후막들일 수 있다. 개시 층들은 일반적으로, 장벽 층들 또는 확산 장벽 층들이라 지칭될 수 있다. 패터닝된 기판은 기판의 표면 상에 트렌치를 가질 수 있다. 트렌치의 벽들은 동종(homogeneous)일 수 있거나, 또는 2개 이상의 재료들로부터 벽들이 형성될 수 있다. 몇몇 경우들에서, 아래 놓인 기판 재료로부터 벽들의 일부가 형성된다. 이들과 같은 전단 프로세스들은 특히, 붕소 확산에 민감하다.
여기서 개시된 방법들은, 후속하여 증착되는 붕소를 함유하는 라이너 층의 형성 전에, 개시 층들의 형성을 포함할 수 있다. 개시 층은 붕소를 함유할 수 있거나 또는 함유하지 않을 수 있다. 개시된 실시예들에서, 붕소-함유 층을 형성하기 전에 개시 층을 적용함으로써, 기판 내로의 붕소의 이동이 억제된다. 실시예들에서, 개시 층은, 기판으로부터 이중층 내로의 또는 이중층에 걸친 재료의 확산을 억제한다. 여기서, 개시 층은 장벽 층이라 교환 가능하게 지칭된다.
이중층의 제 1 층은 개시 층 또는 장벽 층이다. 상이한 실시예들에서, 개시 층은, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄화물, 또는 질소-풍부 붕소 질화물을 포함할 수 있다. 이들 재료들 및 성분들의 조합들이 또한, 개시 층으로서 사용하기 위한 장벽 재료로서의 유용성을 제공할 수 있다. 개시 층 자체가, 층들 중 하나 이상이 확산 장벽 재료를 포함하는 2개 이상의 층들의 조합일 수 있다. 그러한 개시 층은 여기서, 이종(heterogeneous) 개시 층이라 지칭되며, 층들의 일부는 예컨대, 접착을 용이하게 하기 위해 붕소, 인, 및 다른 도펀트들을 포함할 수 있다.
개시 층에 뒤따르는 층은 붕소-함유 라이너 층이고, 붕소 질화물(BN)일 수 있지만 또한 붕소 산화물(B2O3) 또는 붕소 탄화물(BC)일 수 있다. 다른 붕소-함유 라이너 층들은, 붕소 실리콘 질화물(BSiN), 붕소 실리콘 산화물(BSiO), 붕소 탄소 질화물(BCN), 인 붕소 질화물(PBN), 실리콘 붕소 질화물(SiBN), 및 붕소 탄소 실리콘 질화물(BCSiN) 막들을 포함할 수 있다. 다시, 이들 재료들 및 성분들의 조합들은 개시된 실시예들에 따른 이중층 내의 라이너 층으로서의 유용성을 제공할 수 있다.
여기서 논의되는 이중층들의 유용성은 붕소-함유 층의 특성들에 관한 것이다. 유용한 특성들은, 물리적인 강도, 화학적인 불활성, 고온 안정성, 전기 절연성, 및 하이(high) 유전 상수를 포함할 수 있다. 예시적인 애플리케이션들은, 아래 놓인 막의 응력을 제어하기 위해 사용되는 스트레인-유발 층들 및 스페이서 층들과 같은 "전단" 애플리케이션들을 포함한다. 여기서 설명된 장벽 층들과 협력하는 붕소-함유 막들은 또한, 식각 프로세스들에 대해 실리콘 질화물 막보다 더 큰 저항성을 제공하기 위해 사용될 수 있다. 개시 층들과 협력하는 벌크 붕소-함유 막들은 로우-k 유전체로 트렌치들을 충진하기 위해 사용될 수 있어서, 다른 고밀도 갭필 막들과 비교하여 트렌치의 양측 상의 영역들 사이의 전기적인 격리를 강화할 수 있다.
애플리케이션과 무관하게, 실시예들에 따른 장벽 층들은 층에 걸친 붕소의 확산을 억제한다. 옳거나 또는 옳지 않을 수 있는 이론적인 가설에 여기서 설명되고 청구되는 청구물을 속박하지 않으면서, 설명된 혁신안들의 중요성을 이해하는데 메커니즘의 일부 논의가 유익할 수 있다. 개시 층 내의 낮은 다공성(porosity), 및 적은 붕소 본딩 사이트들을 제공하는 개시 층(예컨대, 실리콘 질화물)의 고밀도에 의해, 붕소 확산의 억제가 야기될 수 있다. 그러한 개시 층은 층에 걸친 붕소 확산을 억제할 것이다. 장벽 층들은, 장벽 층 내의 붕소의 이동도가 낮은 한, 심지어 붕소를 포함할 수 있다. 낮은 붕소 이동도는 낮은 다공성, 및/또는 막 내에 함유된 붕소가 대체로 막 내의 다른 성분들에 긴밀하게(tightly) 본딩되도록 층을 형성하는 것에서 기인할 수 있다. 질소 풍부 붕소 질화물 층은 장벽 층 내에 붕소를 긴밀하게 속박하기 위한 하나의 방법이다.
본 발명을 더 양호하게 이해하고 인식하기 위해, 개시된 실시예들에 따른 붕소-함유 이중층의 증착 프로세스의 흐름도인 도 1이 이제 참조된다. 프로세스는 프로세싱 챔버 내로 기판이 이송되는 동작(110)과 함께 시작한다. 동작(115)에서, 기판 상에 실리콘 질화물의 얇은 콘포멀(conformal) 개시 층이 증착된다. 상이한 실시예들에서, 얇은 개시 층은 약 25 Å 이하이거나, 약 15 Å 이하이거나, 약 10 Å 이하이거나, 또는 약 5 Å 이하일 수 있다. 실리콘-함유 최상부 층을 갖는 기판에 있어서, (기판 상에 직접적으로 또는 간접적으로 증착되는) 실리콘 질화물 개시 층은 최상부 층으로부터의 실리콘 및/또는 실리콘-함유 프리커서로부터의 실리콘을 포함할 수 있다. 동작(120)에서 개시 층 상에 붕소-함유 층(예컨대, 붕소 질화물 층)이 형성되며, 프로세싱 챔버로부터 기판이 제거된다(동작 (125)).
도 2는 개시된 실시예들에 따른 붕소-함유 이중층의 증착 프로세스의 다른 흐름도이다. 프로세싱 챔버 내로 기판을 이송하기 전에, 챔버가 세정될 수 있다(동작(204)). 질소-함유 프리커서 및 실리콘-함유 프리커서의 존재 시에 플라즈마 챔버 내에서 플라즈마를 스트라이킹(strike)함으로써, 프로세싱 챔버의 내부 표면(들) 상에 실리콘 질화물 막이 증착된다(동작(205)). 일반적으로, 이는, 제 1-웨이퍼 프로세싱 영향들을 감소시키기 위해 행해지는 경우에 챔버를 "시즈닝"하는 것이라 지칭되며, 실리콘 질화물에 부가하여, 다양한 막들에 대해 사용될 수 있다. 이 경우에서, 챔버 내로 각각의 기판을 이송하기 전에, 내부 표면(들)이 의도적으로 실리콘 질화물로 코팅될 수 있다. 이 증착은 챔버 세정 레시피의 최후에 추가될 수 있다. 내부 표면 상의 실리콘 질화물의 증착과 기판 상의 실리콘 질화물의 증착 사이에, 프로세싱 챔버 내에서 진공(또는 비교적 불활성인 환경)을 유지하는 것이 바람직하다. 진공을 유지하는 것은, 내부 표면 상의 재료의 부가적인 산소 함량을 감소시키고, 결국, 개시 층 내의 산소 함량을 감소시킨다.
동작(210)에서, 프로세싱 챔버로 기판이 전달된다. 프로세싱 챔버 내에서 플라즈마를 형성함으로써, 개시 층을 형성하기 위해 벽들로부터의 재료가 기판의 표면으로 이송된다(동작(215)). 프로세싱 영역 내로 (질소(N2), 수소(H2), 헬륨(He), 아르곤(Ar), 또는 크세논(Xe)과 같은) 비교적 불활성인 가스들을 흘려 보내면서 전기 전력을 (예컨대, RF 주파수들로) 인가함으로써, 플라즈마가 생성될 수 있다. 이들 가스들이 대부분 불활성일 수 있지만, 특히 질소 및/또는 수소가 사용되는 경우에, 개시 층이 불활성 가스의 일부를 통합할 수 있다. 다시 한번, 개시된 실시예들에서, 개시 층은 약 25 Å 이하이거나, 약 15 Å 이하이거나, 약 10 Å 이하이거나, 또는 약 5 Å 이하일 수 있다. 여기서, 이 타입의 증착을 기판 표면 상에 층을 직접적으로 증착하는 프로세스와 구별하기 위해, 이 타입의 증착은 개시 층의 간접적인 증착이라 지칭될 수 있다. 개시 층의 간접적인 증착에 이어서, 동작(220)에서 붕소-함유 층이 형성되고, 그 후, 프로세싱 챔버로부터 기판이 제거될 수 있다(동작(225)).
(기판 상에 개시 층을 직접적으로 증착하기보다) 먼저 챔버를 시즈닝함으로써 개시 층을 성장시키는 것의 이익은, 매우 얇은 막들에 대해서도 두께가 더 양호하게 제어될 수 있다는 것이다. 라이너 층에 의해 이중층 특성들이 대부분 결정되도록, 그리고, 특히 좁은 고 종횡비 트렌치들을 충진하는 경우에, 종종, 매우 얇은 개시 층들(약 5 Å까지)이 바람직하다. 얇은 개시 층들의 두께의 부가적인 제어 대신에, 조성 화학량론(composition stoichiometry)을 예측하거나 또는 제어하는 것이 다소 더 어렵다.
내부 표면 상의 재료의 두께는 기판 상에 증착된 두께보다 더 클 수 있다. 내부 표면은 기판의 표면 근처의 임의의 표면일 수 있고, 몇몇 실시예들에서는 샤워헤드일 수 있다. 개시된 실시예들에서, 간접적인 증착 프로세스의 제 1 단계 동안에 샤워헤드 상에 증착된 재료의 두께는 약 100 Å 내지 약 2000 Å이거나 또는 약 600 Å 내지 약 1000 Å일 수 있으며, 간접적인 증착 프로세스의 제 2 단계(재증착)에서, 재료의 일부만이 기판에 이송될 수 있다. 배기 매니폴드를 통해 다량의 재료가 펌핑 배출(pump away)될 수 있지만, 일부가 샤워헤드 및/또는 다른 내부 표면(들) 상에 잔류할 수 있다. 실시예들에서, 후속하는 세정 싸이클 동안에 임의의 잔류 재료가 제거될 수 있으며, 다음의 기판을 프로세싱하기 전에, 내부 표면(들) 상에 새로운 재료가 증착된다.
개시된 실시예들에 따른 방법들을 이용하여 성장된 개시 층들은 붕소보다 질소의 원자 농도가 더 높게 질소 및 붕소를 함유할 수 있다. 이 타입의 붕소 질화물 막은 질소-풍부 붕소 질화물 막이라 호칭된다. 질소-풍부 붕소 질화물 개시 층은, 개시 층 내의 붕소를 더 긴밀하게 본딩하고, 막 내의 붕소의 이동도를 감소시킨다. 개시된 실시예들에서, 개시 층을 형성하기 위해, 약 53 %를 초과하거나, 약 56 %를 초과하거나, 또는 약 58 %를 초과하는 원자 질소 함량을 함유하는 질소-풍부 붕소 질화물 층이 사용될 수 있다.
개시된 실시예들에 따른 방법들을 이용하여 성장된 개시 층들은 질소 및/또는 탄소를 함유할 수 있다. 탄소 및 질소 원자들 양자 모두는 작고, 층 내에서 강한 화학 본드들을 형성할 수 있다. 특정 이론적인 메커니즘에 구속되도록 의도하지 않으면서, 이들 특성들은, 질소, 탄소, 또는 이 둘의 조합의 상당한 부분을 함유하는 층에 걸친 다양한 종들의 확산을 억제하는 것을 도울 수 있다. 질소는 탄소와 유사하지만 더 낮은 농도들에서 붕소 확산을 억제하는 것으로 알려져 있다. 개시된 실시예들에서, 개시 층들은 약 10 %를 초과하거나, 약 20 %를 초과하거나, 또는 약 30 %를 초과하는 원자 질소 농도를 가질 수 있다. 개시된 실시예들에서, 개시 층들은 약 47 % 미만, 약 44 % 미만, 약 42 % 미만, 약 30 % 미만, 약 20 % 미만, 또는 약 10 % 미만의 원자 붕소 농도를 가질 수 있다. 개시된 실시예들에서, 개시 층들은 또한, 약 10 %를 초과하거나, 약 20 %를 초과하거나, 또는 약 30 %를 초과하는 원자 탄소 농도를 가질 수 있다.
탄소 및 질소가 공존할 수 있고 유사한 역할들을 이행할 수 있으므로, 개시된 실시예들에서, 개시 층들은 또한, 합하여, 약 10 %를 초과하거나, 약 20 %를 초과하거나, 또는 약 30 %를 초과하는, 원자 질소 농도 및 원자 탄소 농도를 가질 수 있다. 개시된 실시예들에 따라 개시 층들을 형성하기 위해 사용될 수 있는 예시적인 재료들은 실리콘 질화물, 실리콘 산질화물, 실리콘 탄화물, 붕소 탄소 질화물, 및 질소-풍부 붕소 질화물이다. 개시된 실시예들에서, 개시 층들은 또한, 약 10 %를 초과하거나, 약 20 %를 초과하거나, 또는 약 30 %를 초과하는 원자 실리콘 농도를 가질 수 있다. 개시 층에서 발견될 수 있는 부가적인 엘리먼트들은 불소 및 수소를 포함한다.
도 3은 개시된 실시예들에 따라 성장된 붕소-함유 이중층으로부터 아래 놓인 실리콘 기판 내로의 확산 후의 붕소 농도의 그래프이다. 수평축(310)은 붕소-함유 이중층의 인터페이스 아래의 깊이(nm 단위)이며, 수직축(305)은 로그자(logarithmic scale)를 사용하여 나타낸 붕소의 원자 농도이다. 1050 ℃로 어닐링되지 않은 붕소 질화물/기판 스택에 대해, 붕소 프로파일이 도시된다(커브(335)). 비교적 낮은 온도로 유지되는 기판 내의 낮은 이동도로 인해 붕소 프로파일이 최소일 것이므로, 레퍼런스 커브로서 커브(335)가 유용하다. 붕소 농도는 15 nm의 깊이에서의 약 1×1016 at/cm3에서 3 nm의 깊이에서의 3×1017 at/cm3으로 변화한다.
대조를 위해, 1050 ℃로의 신속한 열적 어닐링(RTA 또는 RTP 어닐링)에 이어서, 400 ℃에서 기판 상에 직접적으로 형성된 붕소 질화물 라이너 층에 대한 커브(320)가 또한 도시된다. 붕소 농도는 15 nm의 깊이에서의 약 1×1017 at/cm3(세제곱 센티미터 당 원자들)에서 3 nm의 깊이에서의 4×1018 at/cm3으로 변화한다. 기판과 라이너 층 사이의 인터페이스에서 장벽으로서 기능하는 개시 층의 부재로 인해, 층/기판은 많은 양의 붕소 확산을 나타낸다.
1050 ℃로의 RTP 어닐링에 이어서, 기판과 "벌크" 붕소 질화물 사이에 질소-풍부 붕소 질화물 인터페이스를 갖도록 형성된 붕소 질화물 층(대략 5 Å 두께)이 커브(315)에 의해 도시된다. 간접적인 증착 프로세스에 의해 기판 상에 생성된 실리콘 질화물 층의 5 Å 개시 층 상에 형성된 벌크 붕소 질화물 층으로부터 기인한 양적으로 유사한 커브(330)가 또한 도시된다. 커브들(315 및 330) 양자 모두는 15 nm의 깊이에서의 약 2×1016 at/cm3에서 3 nm의 깊이에서의 5×1017 at/cm3으로 변화하는 붕소 농도를 표시하며, 양들은 커브(320)보다 커브(335)와 더 유사하다. 따라서, 붕소 질화물 층과 기판 사이의 얇은 개시 층의 통합은, 고온 어닐링 동안, 기판 내로의 붕소 질화물의 확산을 어닐링되지 않은 층들의 스택의 레벨들에 근접하게 감소시킨다.
직접적인 증착 프로세스들
다음의 논의는, 다르게 표시되지 않는 한, 개시 층들 및 라이너 층들 양자 모두에 적용된다. 개시 및 라이너 층들 사이의 차이들이 적시될 것이다. 조성 차이는, 여기서 설명된 라이너 층들이 붕소를 함유하는 반면에, 개시 층들은 붕소를 함유할 수 있거나 또는 함유하지 않을 수 있다는 것이다. 소량의 붕소 함량을 갖거나 또는 붕소 함량을 갖지 않는 개시 층들(실리콘 탄화물, 실리콘 질화물, 및 실리콘 산질화물을 포함함)은, 전통적인 수단에 의해 또는 여기서 설명된 방법들을 이용하여, 증착될 수 있다.
질소, 탄소, 산소, 붕소, 및 실리콘을 함유하는 막들을 성장시키기 위한 다양한 가스들이 알려져 있다. 질소-함유 막들을 성장시키기 위한 질소의 반응성 소스로서 암모니아가 종종 사용되지만, 또한 히드라진(N2H4)이 사용되어 왔다. 탄소의 소스는 메탄, 에탄, 및 일반적으로 말하자면 CxHy를 포함한다. 산소(O2), 오존(O3), 산화 질소(NO), 아산화 질소(N2O), 탄소 이산화물(CO2), 및/또는 물(H2O)이 산소의 소스로서 사용될 수 있다. 붕소의 소스들은 디보란(B2H6), 보라진(B3N3H6), 및 보라진의 알킬-치환된 유도체들을 포함할 수 있다. 실리콘의 통상적인 소스들은 실란, 디실란, 트리실릴아민(TSA), 트리메틸실란(TMS), 및 실라잔들이다.
도 4의 흐름도를 참조하면서, 붕소-함유 개시 또는 라이너 층을 증착하는 예시적인 방법이 설명될 것이다. 본 예는 붕소 질화물을 증착하는 방법들에 중점을 둘 것이다. 동작(405)에서 도시된 바와 같이, 챔버 내로 붕소-함유 프리커서가 도입된다. 동작(410)에서, 붕소-함유 프리커서로부터, 챔버 내의 기판 상에 붕소-함유 막이 증착된다. 그 후, 동작(415)에서, 막 조성을 변형시키기 위해(예컨대, 막의 질소 함량을 증가시키기 위해) 붕소-함유 막이 처리된다. 동작(415)에서 붕소-함유 막을 처리하는 것은, 질소-함유 프리커서에 붕소-함유 막을 노출시키는 것을 포함한다. 여기서 설명된 다수의 다른 막들을 증착하기 위해, 도 4에서 표현된 순차적인 노출이 또한 사용될 수 있다.
동작(405)으로 돌아가면, 붕소-함유 프리커서가 도입되는 챔버는 임의의 화학 기상 증착 챔버 또는 플라즈마 강화 화학 기상 증착 챔버일 수 있다. 사용될 수 있는 챔버들의 예들은 PRODUCER? SE 및 PRODUCER? GT PECVD 챔버들을 포함하며, 이들 양자 모두는 캘리포니아, 산타 클라라의 어플라이드 매터리얼즈사로부터 입수 가능하다. 여기서 제공되는 프로세싱 조건들은, 프로세싱 영역 당 하나의 기판을 갖는 2개의 격리된 프로세싱 영역들을 갖는 300 mm PRODUCER? SE 챔버에 대해 제공된다. 따라서, 각각의 기판 프로세싱 영역 및 기판 당 경험되는 유량들은 챔버 내로의 유량들의 절반이다. 증착 프로세스들의 세부사항들을 설명하기 전에, 개시 및 라이너 층들로서 사용하기 위한 붕소-함유 막들을 형성하기 위해 다른 방법들이 사용될 수 있으며, 방법들이 도 4에서 표현된 순차적인 노출을 사용할 수 있거나 또는 사용하지 않을 수 있다는 것이 주의되어야 한다. 개시 층들은 붕소를 함유할 수 있거나 또는 함유하지 않을 수 있으며, 또한 동시 노출을 통해 증착될 수 있다.
붕소-함유 이중층이 증착되는 아래 놓인 기판은 실리콘이거나, 실리콘-함유되거나, 또는 글래스일 수 있다. 기판은 베어(bare) 기판일 수 있거나, 또는 기판 상에 증착된 재료의 하나 이상의 층들 및/또는 기판 내에 형성된 피쳐들을 가질 수 있다. 기판 상에 증착된 예시적인 재료들은 반도체성이거나, 유전체, 및/또는 금속일 수 있다. 여기서, "기판"이라는 용어는, 아래 놓인 기판, 또는 아래 놓인 기판과 상기 아래 놓인 기판 상에 형성된 및 가능하게는 패터닝된 하나 이상의 층들의 조합을 설명하기 위해 사용될 것이다.
동작(405)에서, 붕소-함유 프리커서는 디보란(B2H6), 보라진(B3N3H6), 또는 보라진의 알킬-치환된 유도체일 수 있다. 약 5 sccm 내지 약 50 slm, 예컨대 약 10 sccm 내지 약 1 slm의 유량으로 챔버 내로 붕소-함유 프리커서가 도입될 수 있다. 전형적으로, 희석 가스로서, 질소(N2), 수소(H2), 아르곤(Ar), 또는 이들의 조합과 함께, 챔버 내로 붕소-함유 프리커서가 도입된다. 약 5 sccm 내지 약 50 slm, 예컨대 약 1 slm 내지 약 10 slm의 유량으로 챔버 내로 희석 가스가 도입될 수 있다.
챔버 내의 플라즈마의 부재 시의 붕소-함유 막의 증착에 있어서, 증착 동안에, 약 100 ℃ 내지 약 1000 ℃, 예컨대 약 300 ℃ 내지 약 500 ℃로 챔버 내의 기판 지지대의 온도가 세팅될 수 있으며, 챔버 내의 압력은 약 10 mTorr 내지 약 760 Torr, 예컨대 약 2 Torr 내지 약 10 Torr일 수 있다. 붕소-함유 프리커서는 질소-함유, 탄소-함유, 산소-함유, 및/또는 실리콘-함유 프리커서들과 조합될 수 있고, 약 5 sccm 내지 약 50 slm, 예컨대 10 sccm 내지 약 1 slm의 유량으로 동시에 챔버 내에 흘려 보내질 수 있다.
챔버 내의 플라즈마의 존재 시의 붕소-함유 막의 증착에 있어서, 증착 동안에, 약 100 ℃ 내지 약 1000 ℃, 예컨대 약 300 ℃ 내지 약 500 ℃로 챔버 내의 기판 지지대의 온도가 세팅될 수 있으며, 챔버 내의 압력은 약 10 mTorr 내지 약 760 Torr, 예컨대 약 2 Torr 내지 약 10 Torr일 수 있다. 챔버의 기판 지지대 전극 및/또는 샤워헤드 전극에 전달되는 RF 전력에 의해 플라즈마가 제공될 수 있다. 약 100 kHz 내지 약 1 MHz, 예컨대 약 300 kHz 내지 약 400 kHz의 단일 저주파수에서의, 약 2 W 내지 약 5000 W, 예컨대 약 30 W 내지 약 1000 W의 전력 레벨로, RF 전력이 제공될 수 있거나, 또는 약 1 MHz를 초과하는, 예컨대 약 1 MHz를 초과하게 최대 약 60 MHz, 예컨대 13.6 MHZ의 단일 고주파수에서의, 약 2 W 내지 약 5000 W, 예컨대 약 30 W 내지 약 1000 W의 전력 레벨로, RF 전력이 제공될 수 있다. 대안적으로, 약 2 W 내지 약 5000 W, 예컨대 약 30 W 내지 약 1000 W의 전력 레벨에서의, 약 100 kHz 내지 약 1 MHz, 예컨대 약 300 kHz 내지 약 400 kHz의 제 1 주파수, 및 약 2 W 내지 약 5000 W, 예컨대 약 30 W 내지 약 1000 W의 전력 레벨에서의, 약 1 MHz를 초과하는, 예컨대 약 1 MHz를 초과하게 최대 약 60 MHz, 예컨대 13.6 MHz의 제 2 주파수를 포함하는 혼합된 주파수로, RF 전력이 제공될 수 있다.
실시예들에서, 질소-함유 프리커서를 도입함으로써, 도 4의 동작(415)에서 붕소 질화물 막이 형성될 수 있다. 사용될 수 있는 질소-함유 프리커서들의 예들은 암모니아(NH3), 히드라진(N2H4)을 포함한다. 붕소 질화물 막은 약 2 Å 내지 약 5000 Å의 두께를 가질 수 있다.
산소-함유 프리커서들, 실리콘-함유 프리커서들, 탄소-함유 프리커서들, 인-함유 프리커서들 등을 포함하는 다른 프리커서들이 또한 사용될 수 있다. 프리커서들의 조합들이 또한 사용될 수 있다. 몇몇 경우들에서, 챔버(도 4에서는 미도시) 내에 붕소-함유 프리커서가 있으면서 이들 프리커서들이 존재할 수 있다. 대안적으로, 붕소-함유 프리커서의 도입 전에 또는 후에, 챔버 내로 프리커서들이 도입될 수 있다. 산소-함유 프리커서들의 예들은 산소(O2), 산화 질소(NO), 아산화 질소(N2O), 탄소 이산화물(CO2), 및 물(H2O)을 포함한다. 사용될 수 있는 실리콘-함유 프리커서들의 예들은 실란, 트리실릴아민(TSA), 트리메틸실란(TMS), 및 헥사메틸시클로트리실라잔(HMCTZ)과 같은 실라잔들을 포함한다. 사용될 수 있는 탄소-함유 프리커서들의 예들은 알칸들, 알켄들, 및 알킨들과 같은 일반식 CxHy를 갖는 탄화수소 프리커서들을 포함한다. 사용될 수 있는 인-함유 프리커서의 예로는 포스핀(PH3)이 있다. 챔버 내의 플라즈마의 존재 또는 부재 시에, 붕소-함유 프리커서로부터, 챔버 내의 기판 상에 막들이 증착될 수 있다. 막들은 약 2 Å 내지 약 5000 Å의 두께를 가질 수 있다.
동작(415)은 또한, 막 내에 질소를 통합함으로써 붕소 질화물 막의 조성을 변형시키고 붕소 질화물 막을 형성하기 위한 처리를 포함할 수 있다. 처리는, 플라즈마 프로세스, 자외선(UV) 경화 프로세스, 열적 어닐링 프로세스, 및 이들의 조합들로 구성된 그룹으로부터 선택되고, 막 내에 질소를 통합하고 붕소 질화물 막을 형성하기 위해 질소-함유 프리커서에 붕소-함유 막을 노출하는 것을 포함한다. 질소-함유 프리커서는 예컨대, 질소 가스(N2), 암모니아(NH3), 또는 히드라진(N2H4)일 수 있다. 아르곤, 헬륨, 수소, 또는 크세논과 같은 희석 가스를 이용하여 질소-함유 프리커서가 희석될 수 있다.
처리가 플라즈마 프로세스를 포함하는 실시예들에서, 붕소-함유 막이 증착되었던 동일한 챔버 또는 다른 챔버 내에서 플라즈마 프로세스가 수행될 수 있다. 챔버의 기판 지지대 전극 및/또는 샤워헤드 전극에 전달되는 RF 전력에 의해 플라즈마가 제공될 수 있다. 약 100 kHz 내지 약 1 MHz, 예컨대 약 300 kHz 내지 약 400 kHz의 단일 저주파수에서의, 약 2 W 내지 약 5000 W, 예컨대 약 30 W 내지 약 1000 W의 전력 레벨로, RF 전력이 제공될 수 있거나, 또는 약 1 MHz를 초과하는, 예컨대 약 1 MHz를 초과하게 최대 약 60 MHz, 예컨대 13.6 MHZ의 단일 고주파수에서의, 약 2 W 내지 약 5000 W, 예컨대 약 30 W 내지 약 1000 W의 전력 레벨로, RF 전력이 제공될 수 있다. 대안적으로, 약 2 W 내지 약 5000 W, 예컨대 약 30 W 내지 약 1000 W의 전력 레벨에서의, 약 100 kHz 내지 약 1 MHz, 예컨대 약 300 kHz 내지 약 400 kHz의 제 1 주파수, 및 약 2 W 내지 약 5000 W, 예컨대 약 30 W 내지 약 1000 W의 전력 레벨에서의, 약 1 MHz를 초과하는, 예컨대 약 1 MHz를 초과하게 최대 약 60 MHz, 예컨대 13.6 MHz의 제 2 주파수를 포함하는 혼합된 주파수로, RF 전력이 제공될 수 있다. 처리 동안에, 약 5 sccm 내지 약 50 slm, 예컨대 약 100 sccm 내지 약 500 sccm의 유량으로 챔버 내로 질소-함유 프리커서가 도입될 수 있다. 시간의 기간, 예컨대 약 1 초 내지 약 2 시간, 예컨대 약 1 초 내지 약 60 초 동안, 챔버 내로 질소-함유 프리커서가 흘려 보내질 수 있다. 처리 동안에, 챔버 압력은 약 10 mTorr 내지 약 760 Torr일 수 있으며, 챔버 내의 기판 지지대의 온도는 약 20 ℃ 내지 약 1000 ℃일 수 있다. 막들의 식각률을 조정하기 위해, 증가된 고주파수 RF 전력, 증가된 NH3 유량들, 및 플라즈마 프로세스의 더 긴 처리 시간들이 사용될 수 있다.
처리가 UV 경화 프로세스를 포함하는 실시예들에서, 붕소-함유 막이 증착되었던 증착 챔버를 포함하는 통합된 툴의 일부인 챔버, 또는 증착 챔버와 동일한 챔버에서, UV 경화 프로세스가 수행될 수 있다. 예컨대, 붕소-함유 막이 증착되는 PECVD 챔버를 포함하는 PRODUCER? 플랫폼의 일부인 NANOCURETM 챔버에서 UV 경화 프로세스가 수행될 수 있다.
사용될 수 있는 예시적인 UV 경화 프로세스 조건들은, 약 10 mTorr 내지 약 760 Torr의 챔버 압력, 및 약 20 ℃ 내지 약 1000 ℃의 기판 지지대 온도를 포함한다. 처리 동안에, 약 5 sccm 내지 약 50 sccm의 유량으로 챔버 내로 질소-함유 프리커서가 도입될 수 있다. 시간의 기간, 예컨대 약 1 초 내지 약 2 시간, 예컨대 약 1 초 내지 약 10 분 동안, 챔버 내로 질소-함유 프리커서가 흘려 보내질 수 있다. 수은 마이크로파 아크 램프들, 펄스형(pulsed) 크세논 플래시 램프들, 또는 고효율 UV 발광 다이오드 어레이들과 같은 임의의 UV 소스에 의해 UV 방사(radiation)가 제공될 수 있다. 예컨대, UV 방사는 약 170 nm 내지 약 400 nm의 파장을 가질 수 있다. 처리는 약 1 Watt/cm2 내지 약 1000 Watt/cm2의 자외선 방사에 붕소-함유 막을 노출시키는 것을 포함할 수 있으며, 자외선 방사는 약 0.5 eV 내지 약 10 eV, 예컨대 약 1 eV 내지 약 6 eV의 광자 에너지를 제공할 수 있다.
전형적으로, UV 경화 프로세스는 막으로부터 수소를 제거하며, 이는, 수소가 막을 통해 기판의 반도체성 영역들 내로 확산할 수 있고 기판 상에 형성된 디바이스의 신뢰도를 저하시킬 수 있기 때문에, 바람직하다. 전형적으로, UV 경화 프로세스는 또한, 막의 밀도를 증가시키고, 식각률을 감소시킨다.
막(예컨대, 붕소-함유 막)이 증착되었던 동일한 챔버 또는 다른 챔버 내에서, 여기서 설명된 처리 프로세스들이 수행될 수 있다.
붕소 확산에 대한 장벽의 기능들을 수행하고, 이로 인해, 층을 개시 층으로서 사용하기에 적합하게 하기 위해, 붕소 질화물 층은 질소가 풍부하게 이루어질 수 있다. 도 4의 흐름도에 따라 형성된 붕소 질화물 층은 동작(415)의 프로세스 파라미터들을 변형시킴으로써 질소가 풍부하게 이루어질 수 있다. 구체적으로, 화학적 노출 또는 경화의 지속기간이 연장될 수 있다. 질소-함유 프리커서의 유량이 증가될 수 있다. 온도를 상승시키고, 방사의 강도를 증가시키고, 그리고/또는 UV 광의 스펙트럼 분포를 대체로 더 짧은 파장들을 향하여 변화시킴으로써, 경화 단계가 강화될 수 있다. 동작(415)에서 플라즈마 여기가 사용되는 경우에, 질소 함량을 증가시키기 위해 플라즈마 전력 레벨을 증가시키는 것이 또한 가능하다.
도 4에 대하여 설명된 실시예들에서, 붕소-함유 프리커서 및 질소-함유 프리커서에 기판이 순차적으로 노출되지만, 대안적인 실시예들에서, 붕소-함유 프리커서 및 질소-함유 프리커서에 기판이 동시에 노출된다. 일반적으로 말하자면, 동시 노출은 더 큰 막 성장 레이트들을 허용하지만, 얇은 붕소 질화물 막들의 특성들 및 두께를 제어하기 위한 일부 능력을 희생할 수 있다. 그러한 실시예들에서, 붕소-함유 프리커서 및 질소-함유 프리커서가 챔버 내로 도입되고, 그 후, 챔버 내의 기판 상에 붕소 질화물 막을 화학적으로 기상 증착하기 위해 반응된다.
붕소 질화물의 막의 형성은 예시적이었다. 일반적으로 말하자면, 이중층의 막들은, 이중층 내의 붕소가 아래 놓인 기판 내로 확산하는 것을 방지하기 위한 장벽으로서 수행할 수 있는 개시 층을 포함한다. 개시 및/또는 라이너 층을 증착하기 위해, 붕소-함유 프리커서들, 질소 프리커서들, 실리콘-함유 프리커서들, 산소-함유 프리커서들, 탄소-함유 프리커서들, 인-함유 프리커서들, 및 이들의 조합들이 또한 동시에 챔버 내로 도입될 수 있다. 챔버 내의 플라즈마의 존재 또는 부재 시에 다양한 프리커서들의 반응이 수행될 수 있다.
실시예들에서, RF 플라즈마 여기에 대해 위에서 약술된 프로세스 조건들에 따른 유량들의 실란 및 암모니아에 대한 기판의 동시 노출로부터 이종 개시 층들이 형성될 수 있다. 생성되는(resulting) 개시 층의 제 1 부분은, 기판 안팎으로의 확산에 대한 장벽을 형성하는 실리콘 질화물(SiN)이다. 플라즈마 또는 프로세스 가스 흐름들을 중단(turn off)시키지 않으면서, 실리콘 붕소 질화물(SiBN)로 구성된 개시 층의 제 2 부분을 성장시키기 위해 프로세싱 영역에 디보란이 부가될 수 있다. 이는, 특히 개시 층의 증착 전에 노출된 금속(예컨대, 구리)을 갖는 영역들에서, 후속하여 증착되는 붕소 질화물 층과 기판 사이의 접착을 촉진하는 것으로 알려져 있다. 상이한 실시예들에서, 실리콘 질화물 층은 약 3 Å 내지 10 Å일 수 있으며, 실리콘 붕소 질화물 층은 약 3 Å 내지 10 Å 두께일 수 있다. 여기서, "개시 층"이라는 용어는 이종 개시 층들 및 동종 개시 층들 양자 모두를 지칭하기 위해 사용된다. 방금 설명된 이종 개시 층은 예시적이며, 상이한 이종 개시 층들을 형성하기 위해, 다른 프로세스들 및 프리커서들을 이용하여 다른 재료들이 증착될 수 있다.
간접적인 증착 프로세스들
다음의 논의는 아래 놓인 기판 안팎으로의 확산에 대한 장벽들을 형성하는 개시 층들에 적용된다. 개시 층들은 붕소를 함유할 수 있거나 또는 함유하지 않을 수 있다. 소량의 붕소 함량을 갖거나 또는 붕소 함량을 갖지 않는 개시 층들(실리콘 탄화물, 실리콘 질화물, 및 실리콘 산질화물을 포함함)은, 전통적인 수단에 의해 또는 여기서 설명된 방법들을 이용하여, 증착될 수 있다.
질소, 탄소, 산소, 붕소, 및 실리콘을 함유하는 막들을 성장시키기 위한 다양한 가스들이 이용 가능하다. 질소-함유 막들을 성장시키기 위한 질소의 반응성 소스로서 암모니아가 사용될 수 있지만, 또한 히드라진(N2H4)이 사용될 수 있다. 탄소의 소스는 메탄, 에탄, 및 일반적으로 말하자면 CxHy를 포함한다. 산소(O2), 오존(O3), 산화 질소(NO), 아산화 질소(N2O), 탄소 이산화물(CO2), 및/또는 물(H2O)이 산소의 소스로서 사용될 수 있다. 붕소의 소스들은 디보란(B2H6), 보라진(B3N3H6), 및 보라진의 알킬-치환된 유도체들을 포함할 수 있다. 실리콘의 통상적인 소스들은 실란, 디실란, 트리실릴아민(TSA), 트리메틸실란(TMS), 및 실라잔들이다.
도 5의 흐름도를 참조하면서, 개시 층을 증착하는 예시적인 방법이 설명될 것이다. 본 예는 실리콘 질화물을 증착하는 방법들에 중점을 둘 것이다. 동작들(520 및 521)에서 도시된 바와 같이, 챔버 내로 질소-함유 프리커서 및 실리콘-함유 프리커서가 도입된다. 동작(522)에서, 챔버의 내부 표면 상에 실리콘 질화물 막을 증착하기 위해 플라즈마가 생성된다. 동작(522) 동안에 기판이 존재할 필요는 없다. 그 후, 동작(530)에서, 프로세싱 챔버 내로 기판이 이송된다. 챔버의 내부 표면으로부터, 동작(530)에서 내부 표면 상으로 이송되었던 기판으로 실리콘 질화물의 일부를 이동시키기 위해, 동작(540)에서 제 2 플라즈마가 개시된다. 실리콘 질화물 외에도 실리콘 탄화물, 실리콘 산질화물, 및 질소-풍부 붕소 질화물을 포함하는 막들에 대해, 막을 형성하는 이 간접적인 방법이 또한 사용될 수 있다.
동작들(520 내지 540) 동안 사용되는 챔버는 화학 기상 증착 챔버 또는 플라즈마 강화 화학 기상 증착 챔버일 수 있다. 사용될 수 있는 챔버들의 예들은 PRODUCER? SE 및 PRODUCER? GT PECVD 챔버들을 포함하며, 이들 양자 모두는 캘리포니아, 산타 클라라의 어플라이드 매터리얼즈사로부터 입수 가능하다. 여기서 제공되는 프로세싱 조건들은, 프로세싱 영역 당 하나의 기판을 갖는 2개의 격리된 프로세싱 영역들을 갖는 300 mm PRODUCER? SE 챔버에 대해 제공된다. 따라서, 각각의 기판 프로세싱 영역 및 기판 당 경험되는 유량들은 챔버 내로의 유량들의 절반이다. 증착 프로세스들의 세부사항들을 설명하기 전에, 개시 및 라이너 층들로서 사용하기 위한 장벽 막들을 형성하기 위해 다른 방법들이 사용될 수 있으며, 방법들이 도 5에서 표현된 간접적인 증착 기술을 사용할 수 있거나 또는 사용하지 않을 수 있다는 것이 주의되어야 한다. 실리콘 질화물은 종종 일렉트로닉스(electronics)에서 사용되는 재료이며, 실리콘 질화물 개시 층을 증착하기 위해 다른 방법들이 사용될 수 있지만, 막의 두께를 더 제어하기 어려울 수 있다.
붕소-함유 이중층이 증착되는 아래 놓인 기판은 실리콘이거나, 실리콘-함유되거나, 또는 글래스일 수 있다. 기판은 베어 기판일 수 있거나, 또는 기판 상에 증착된 재료의 하나 이상의 층들 및/또는 기판 내에 형성된 피쳐들을 가질 수 있다. 기판 상에 증착된 예시적인 재료들은 반도체성이거나, 유전체, 및/또는 금속일 수 있다. 여기서, "기판"이라는 용어는, 아래 놓인 기판, 또는 아래 놓인 기판과 상기 아래 놓인 기판 상에 형성된 및 가능하게는 패터닝된 하나 이상의 층들의 조합을 설명하기 위해 사용될 것이다.
동작(520)에서, 질소-함유 프리커서는 버블러(bubbler)를 통해 전달되는, 이원자 질소(N2), 암모니아(NH3), 히드라진(N2H4), 또는 심지어 암모늄 수산화물(NH4OH)일 수 있다. 이들 프리커서들의 조합들이 또한 가능하다. 약 5 sccm 내지 약 50 slm, 예컨대 약 10 sccm 내지 약 1 slm의 유량으로 챔버 내로 질소-함유 프리커서가 도입될 수 있다. 전형적으로, 희석 가스로서, 질소(N2), 수소(H2), 아르곤(Ar), 또는 이들의 조합과 함께, 챔버 내로 질소-함유 프리커서가 도입된다. 약 5 sccm 내지 약 50 slm, 예컨대 약 1 slm 내지 약 10 slm의 유량으로 챔버 내로 희석 가스가 도입될 수 있다.
동작(521)에서, 실리콘-함유 프리커서는 실란, 디실란, 트리실릴아민(TSA), 트리메틸실란(TMS), 및/또는 실라잔들일 수 있다. 약 5 sccm 내지 약 50 slm, 예컨대 약 10 sccm 내지 약 1 slm의 유량으로 챔버 내로 질소-함유 프리커서가 도입될 수 있다. 전형적으로, 희석 가스로서, 질소(N2), 수소(H2), 아르곤(Ar), 또는 이들의 조합과 함께, 챔버 내로 실리콘-함유 프리커서가 도입된다. 약 5 sccm 내지 약 50 slm, 예컨대 약 1 slm 내지 약 10 slm의 유량으로 챔버 내로 희석 가스가 도입될 수 있다.
동작(522)에서, 프로세싱 챔버 내에서 플라즈마를 생성함으로써 챔버의 내부 표면 상에 실리콘 질화물이 증착된다. 챔버 내의 플라즈마의 존재 시의 개시 층의 증착에 있어서, 증착 동안에, 약 100 ℃ 내지 약 1000 ℃, 예컨대 약 300 ℃ 내지 약 500 ℃로 챔버 내의 기판 지지대의 온도가 세팅될 수 있으며, 챔버 내의 압력은 약 10 mTorr 내지 약 760 Torr, 예컨대 약 2 Torr 내지 약 10 Torr일 수 있다. 챔버의 기판 지지대 전극 및/또는 샤워헤드 전극에 전달되는 RF 전력에 의해 플라즈마가 제공될 수 있다. 약 100 kHz 내지 약 1 MHz, 예컨대 약 300 kHz 내지 약 400 kHz의 단일 저주파수에서의, 약 2 W 내지 약 5000 W, 예컨대 약 30 W 내지 약 1000 W의 전력 레벨로, RF 전력이 제공될 수 있거나, 또는 약 1 MHz를 초과하는, 예컨대 약 1 MHz를 초과하게 최대 약 60 MHz, 예컨대 13.6 MHZ의 단일 고주파수에서의, 약 2 W 내지 약 5000 W, 예컨대 약 30 W 내지 약 1000 W의 전력 레벨로, RF 전력이 제공될 수 있다. 대안적으로, 약 2 W 내지 약 5000 W, 예컨대 약 30 W 내지 약 1000 W의 전력 레벨에서의, 약 100 kHz 내지 약 1 MHz, 예컨대 약 300 kHz 내지 약 400 kHz의 제 1 주파수, 및 약 2 W 내지 약 5000 W, 예컨대 약 30 W 내지 약 1000 W의 전력 레벨에서의, 약 1 MHz를 초과하는, 예컨대 약 1 MHz를 초과하게 최대 약 60 MHz, 예컨대 13.6 MHz의 제 2 주파수를 포함하는 혼합된 주파수로, RF 전력이 제공될 수 있다.
챔버 내의 플라즈마의 부재 시에 챔버의 내부 표면 상에 실리콘 질화물이 또한 증착될 수 있고, 증착 동안에, 약 100 ℃ 내지 약 1000 ℃, 예컨대 약 300 ℃ 내지 약 500 ℃로 챔버 내의 기판 지지대의 온도가 세팅될 수 있으며, 챔버 내의 압력은 약 10 mTorr 내지 약 760 Torr, 예컨대 약 2 Torr 내지 약 10 Torr일 수 있다.
챔버의 내부 표면 상에 재료를 증착하기 위해 플라즈마가 사용되는지 여부와 무관하게, 실리콘 질화물이 증착될 수 있는 유일한 재료는 아니다. 다른 막들이 장벽 재료로서 사용될 수 있다. 실리콘, 질소, 및 부가적인 재료들을 함유하는 막들이 가능하다. 질소-함유 프리커서 및 실리콘-함유 프리커서는 붕소-함유, 탄소-함유, 및/또는 산소-함유 프리커서들과 조합될 수 있고, 약 5 sccm 내지 약 50 slm, 예컨대 10 sccm 내지 약 1 slm의 유량으로 동시에 챔버 내에 흘려 보내질 수 있다.
챔버의 내부 표면 상의 장벽 재료의 증착이 이어서, 동작(530)에서, 챔버 내로 기판이 이송된다. 동작(535)에서, 챔버 내로 불활성 가스가 도입된다. 예시적인 불활성 가스들은 질소(N2), 수소(H2), 헬륨(He), 아르곤(Ar), 또는 크세논(Xe)과 같은 하나 이상의 가스들을 포함할 수 있다. 챔버의 내부 표면을 코팅하기 위해 사용된 반응성 프리커서들과 같은 반응성 프리커서들과 불활성 가스들이 조합될 수 있다. 그 후, 내부 표면으로부터 재분배된 재료에 부가하여, 반응성 프리커서들이 개시 층에 재료를 공급할 수 있다. 챔버의 내부 표면으로부터 기판으로 장벽 재료의 일부(흐름도에서 실리콘 질화물)를 이송하기 위해, 동작(540)에서 플라즈마가 생성된다. 챔버의 기판 지지대 전극 및/또는 샤워헤드 전극에 전달되는 RF 전력에 의해 플라즈마가 제공될 수 있다. 약 100 kHz 내지 약 1 MHz, 예컨대 약 300 kHz 내지 약 400 kHz의 단일 저주파수에서의, 약 2 W 내지 약 5000 W, 예컨대 약 30 W 내지 약 1000 W의 전력 레벨로, RF 전력이 제공될 수 있거나, 또는 약 1 MHz를 초과하는, 예컨대 약 1 MHz를 초과하게 최대 약 60 MHz, 예컨대 13.6 MHZ의 단일 고주파수에서의, 약 2 W 내지 약 5000 W, 예컨대 약 30 W 내지 약 1000 W의 전력 레벨로, RF 전력이 제공될 수 있다. 대안적으로, 약 2 W 내지 약 5000 W, 예컨대 약 30 W 내지 약 1000 W의 전력 레벨에서의, 약 100 kHz 내지 약 1 MHz, 예컨대 약 300 kHz 내지 약 400 kHz의 제 1 주파수, 및 약 2 W 내지 약 5000 W, 예컨대 약 30 W 내지 약 1000 W의 전력 레벨에서의, 약 1 MHz를 초과하는, 예컨대 약 1 MHz를 초과하게 최대 약 60 MHz, 예컨대 13.6 MHz의 제 2 주파수를 포함하는 혼합된 주파수로, RF 전력이 제공될 수 있다.
처리 동안에, 약 5 sccm 내지 약 50 slm, 예컨대 약 100 sccm 내지 약 500 sccm의 유량으로 챔버 내로 불활성 가스가 도입될 수 있다. 시간의 기간, 예컨대 약 1 초 내지 약 2 시간, 예컨대 약 1 초 내지 약 60 초 동안, 챔버 내로 불활성 가스가 흘려 보내질 수 있다. 처리 동안에, 챔버 압력은 약 10 mTorr 내지 약 760 Torr일 수 있으며, 챔버 내의 기판 지지대의 온도는 약 20 ℃ 내지 약 1000 ℃일 수 있다.
붕소 질화물 층이 개시 층으로서 사용될 수 있고, 챔버의 내부 표면 상의 붕소 질화물의 증착 동안에 질소가 풍부하게 이루어질 수 있다. 증착 프로세스 파라미터들을 변형시킴으로써, 내부 표면 상에 형성되는 붕소 질화물 층이 질소가 풍부하게 이루어질 수 있다. 예컨대, 질소-함유 프리커서 대 붕소-함유 프리커서의 비가 증가될 수 있다.
이전의 섹션의 직접적인 증착 프로세스들에 대해 유용한 포스트(post) 증착 처리들과 유사한 포스트 증착 처리들이 이 섹션에서 설명된 간접적인 증착 프로세스들에서 유용성을 발견할 수 있다. 챔버의 내부 표면 상에 장벽 재료가 존재하는 동안에, 또는 기판의 표면 상으로의 증착 후에, 장벽 재료의 특성들을 조정하기 위해, 이들 처리들이 사용될 수 있다. 질소-풍부 붕소 질화물 층을 형성하기 위해, 질소-함유 프리커서에 대한 노출의 지속기간, 또는 경화의 지속기간이 연장될 수 있고, 질소-함유 프리커서의 유량이 증가될 수 있고, 그리고/또는 플라즈마 전력 레벨이 증가될 수 있다.
여기서 사용되는 "기판"은 기판 상에 형성된 층들을 갖거나 또는 갖지 않은 지지 기판일 수 있다. 지지 기판은 절연체, 또는 다양한 도핑 농도들 및 프로파일들의 반도체일 수 있으며, 예컨대, 집적 회로들의 제조에서 사용되는 타입의 반도체 기판일 수 있다. "여기된 상태"의 가스는, 가스 분자들의 적어도 일부가 진동 방식으로 여기(vibrationally excite)되고, 해리되고, 그리고/또는 이온화된 상태들에 있는 가스를 설명한다. 가스는 2개 이상의 가스들의 조합일 수 있다. 트렌치라는 용어는, 식각된 기하 형상이 반드시 큰 수평 종횡비를 가질 필요가 있다는 암시를 갖지 않으면서 전반에 걸쳐 사용된다. 표면 위에서 보면, 트렌치들은 원형, 타원형, 다각형, 직사각형, 또는 다양한 다른 형상들을 나타낼 수 있다.
여러 실시예들을 개시하였지만, 개시된 실시예들의 사상으로부터 벗어나지 않으면서, 다양한 변형들, 대안적인 구성들, 및 등가들이 사용될 수 있다는 것이 당업자에 의해 인지될 것이다. 부가적으로, 본 발명을 불필요하게 불명료히 하는 것을 회피하기 위해, 다수의 공지된 프로세스들 및 엘리먼트들이 설명되지 않았다. 따라서, 상기 설명이 본 발명의 범위를 한정하는 것으로서 취해져서는 안된다.
값들의 범위가 제공되는 경우에, 범위의 상한과 하한 사이의 각각의 중간 값은, 문맥이 명확히 다르게 지시하지 않는 한, 하한의 단위의 10분의 1까지 구체적으로 개시된다는 것이 이해된다. 명시된 범위 내의 임의의 명시된 값 또는 중간 값과 그 명시된 범위 내의 임의의 다른 명시된 또는 중간 값 사이의 각각의 더 작은 범위가 포함된다. 명시된 범위 내의 임의의 구체적으로 배제된 한계에 대해, 이들 더 작은 범위들의 상한 및 하한은 독립적으로 범위 내에 포함될 수 있거나, 또는 배제될 수 있으며, 상한 및 하한 중 어느 하나가 더 작은 범위들 내에 포함되거나, 상한 및 하한 중 어느 하나도 더 작은 범위들 내에 포함되지 않거나, 또는 상한 및 하한 양자 모두가 더 작은 범위들 내에 포함되는, 각각의 범위가 또한 본 발명 내에 포함된다. 명시된 범위가 상한 및 하한 중 하나 또는 양자 모두를 포함하는 경우에, 이들 포함된 상한 및 하한 중 어느 하나 또는 양자 모두를 배제하는 범위들이 또한 포함된다.
여기서 및 첨부된 청구항들에서 사용되는 바와 같이, 단수 형태들 "a", "an", 및 "the"는, 문맥이 명확히 다르게 지시하지 않는 한, 복수의 지시 대상들을 포함한다. 따라서, 예컨대, "프로세스"에 대한 언급은 복수의 그러한 프로세스들을 포함하고, "유전체 재료"에 대한 언급은 하나 이상의 유전체 재료들 및 당업자에게 알려져 있는 유전체 재료의 등가들 등을 포함한다.
또한, "포함하다(comprise)", "포함하는(comprising)", "구비하다(include)", 및 "구비하는(includes)"이라는 단어들은, 본 명세서 및 다음의 청구항들에서 사용되는 경우에, 명시된 특징들, 정수들, 컴포넌트들, 또는 단계들의 존재를 특정하도록 의도되지만, 이들이 하나 이상의 다른 특징들, 정수들, 컴포넌트들, 단계들, 동작들, 또는 그룹들의 존재 또는 부가를 배제하는 것은 아니다.

Claims (21)

  1. 프로세싱 챔버 내의 기판 상의 트렌치 내에 이중층 라이너(bilayer liner)를 증착하는 방법으로서,
    질소 및 탄소로 구성된 엘리먼트들의 그룹 중 적어도 하나의 엘리먼트를 포함하고 약 15 Å 이하의 두께를 갖는 개시(initiation) 층을 형성하는 단계; 및
    상기 개시 층 상에 붕소-함유 층을 형성하는 단계를 포함하며,
    상기 개시 층은 상기 붕소-함유 층으로부터 상기 기판 내로의 붕소의 확산을 감소시키는, 이중층 라이너를 증착하는 방법.
  2. 제 1 항에 있어서,
    상기 붕소-함유 층의 두께는 약 200 Å 이하인, 이중층 라이너를 증착하는 방법.
  3. 제 1 항에 있어서,
    상기 개시 층은 실리콘 질화물을 포함하는, 이중층 라이너를 증착하는 방법.
  4. 제 1 항에 있어서,
    상기 개시 층은 실리콘 질화물의 층 및 실리콘 붕소 질화물의 층을 포함하는, 이중층 라이너를 증착하는 방법.
  5. 제 1 항에 있어서,
    상기 붕소-함유 층은 붕소 질화물을 포함하는, 이중층 라이너를 증착하는 방법.
  6. 제 1 항에 있어서,
    상기 개시 층은 질소를 포함하고, 약 10 %를 초과하는 원자 질소 농도를 가지며, 10 % 미만의 원자 붕소 농도를 갖는, 이중층 라이너를 증착하는 방법.
  7. 제 1 항에 있어서,
    상기 개시 층은 탄소를 포함하고, 약 10 %를 초과하는 원자 탄소 농도를 가지며, 10 % 미만의 원자 붕소 농도를 갖는, 이중층 라이너를 증착하는 방법.
  8. 제 1 항에 있어서,
    상기 개시 층은 탄소 및 질소 양자 모두를 포함하고, 탄소 및 질소의 원자 농도들의 합은 약 10 %를 초과하며, 상기 개시 층은 10 % 미만의 원자 붕소 농도를 갖는, 이중층 라이너를 증착하는 방법.
  9. 제 1 항에 있어서,
    상기 개시 층은 질소-풍부(rich) 붕소 질화물 층을 포함하는, 이중층 라이너를 증착하는 방법.
  10. 제 9 항에 있어서,
    상기 개시 층은 약 47 % 미만의 원자 붕소 농도를 갖는 붕소, 및 약 53 %를 초과하는 원자 질소 농도를 갖는 질소를 포함하는, 이중층 라이너를 증착하는 방법.
  11. 제 9 항에 있어서,
    상기 개시 층은 약 44 % 미만의 원자 붕소 농도를 갖는 붕소, 및 약 56 %를 초과하는 원자 질소 농도를 갖는 질소를 포함하는, 이중층 라이너를 증착하는 방법.
  12. 제 9 항에 있어서,
    상기 개시 층은 약 42 % 미만의 원자 붕소 농도를 갖는 붕소, 및 약 58 %를 초과하는 원자 질소 농도를 갖는 질소를 포함하는, 이중층 라이너를 증착하는 방법.
  13. 프로세싱 챔버 내의 기판의 표면 상에 이중층 라이너를 증착하는 방법으로서,
    상기 프로세싱 챔버의 내부 표면 상에 장벽 재료의 층을 형성하는 단계 ― 상기 장벽 재료의 층은 질소 및 탄소로 구성된 그룹으로부터의 적어도 하나의 엘리먼트를 포함함 ―;
    상기 프로세싱 챔버 내로 상기 기판을 이송하는 단계;
    상기 프로세싱 챔버의 내부 표면으로부터 상기 기판 상으로 확산-장벽 재료의 일부를 재분배(redistribute)하기 위해, 상기 프로세싱 챔버 내에서 플라즈마를 스트라이킹(strike)함으로써, 상기 기판 상에 개시 층을 형성하는 단계 ― 상기 개시 층은 약 15 Å 이하의 두께를 가짐 ―; 및
    상기 개시 층 상에 붕소-함유 층을 형성하는 단계를 포함하는, 이중층 라이너를 증착하는 방법.
  14. 제 13 항에 있어서,
    상기 기판의 표면은 트렌치를 포함하는, 이중층 라이너를 증착하는 방법.
  15. 제 13 항에 있어서,
    상기 붕소-함유 층의 두께는 약 200 Å 이하인, 이중층 라이너를 증착하는 방법.
  16. 제 13 항에 있어서,
    상기 개시 층은 실리콘 질화물을 포함하는, 이중층 라이너를 증착하는 방법.
  17. 제 13 항에 있어서,
    상기 실리콘-함유 층은 붕소 질화물을 포함하는, 이중층 라이너를 증착하는 방법.
  18. 제 13 항에 있어서,
    상기 개시 층은 질소를 포함하고, 약 10 %를 초과하는 원자 질소 농도를 가지며, 10 % 미만의 원자 붕소 농도를 갖는, 이중층 라이너를 증착하는 방법.
  19. 제 13 항에 있어서,
    상기 개시 층은 탄소를 포함하고, 약 10 %를 초과하는 원자 탄소 농도를 가지며, 10 % 미만의 원자 붕소 농도를 갖는, 이중층 라이너를 증착하는 방법.
  20. 제 13 항에 있어서,
    상기 개시 층은 탄소 및 질소 양자 모두를 포함하고, 탄소 및 질소의 원자 질소 농도들의 합은 약 10 %를 초과하며, 10 % 미만의 원자 붕소 농도를 갖는, 이중층 라이너를 증착하는 방법.
  21. 제 13 항에 있어서,
    상기 개시 층은 질소-풍부 붕소 질화물 층을 포함하는, 이중층 라이너를 증착하는 방법.
KR1020127001691A 2009-06-22 2010-06-15 붕소 막 인터페이스 엔지니어링 KR20120093139A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/489,124 US8563090B2 (en) 2008-10-16 2009-06-22 Boron film interface engineering
US12/489,124 2009-06-22

Publications (1)

Publication Number Publication Date
KR20120093139A true KR20120093139A (ko) 2012-08-22

Family

ID=42108918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127001691A KR20120093139A (ko) 2009-06-22 2010-06-15 붕소 막 인터페이스 엔지니어링

Country Status (6)

Country Link
US (1) US8563090B2 (ko)
JP (1) JP2012531045A (ko)
KR (1) KR20120093139A (ko)
CN (1) CN102460679A (ko)
TW (1) TWI479044B (ko)
WO (1) WO2011005433A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150077357A (ko) * 2013-12-27 2015-07-07 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US20150200085A1 (en) * 2014-01-10 2015-07-16 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102177139B1 (ko) * 2019-05-17 2020-11-11 비씨엔씨 주식회사 저항 조절이 가능한 반도체 제조용 부품

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084105B2 (en) * 2007-05-23 2011-12-27 Applied Materials, Inc. Method of depositing boron nitride and boron nitride-derived materials
US8337950B2 (en) * 2007-06-19 2012-12-25 Applied Materials, Inc. Method for depositing boron-rich films for lithographic mask applications
US7910491B2 (en) * 2008-10-16 2011-03-22 Applied Materials, Inc. Gapfill improvement with low etch rate dielectric liners
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
CN102487032A (zh) * 2010-12-02 2012-06-06 中芯国际集成电路制造(北京)有限公司 浅沟槽隔离结构的形成方法
US8741778B2 (en) 2010-12-14 2014-06-03 Applied Materials, Inc. Uniform dry etch in two stages
US8617938B2 (en) 2011-01-25 2013-12-31 International Business Machines Corporation Device and method for boron diffusion in semiconductors
CN102643034A (zh) * 2011-02-21 2012-08-22 鸿富锦精密工业（深圳）有限公司 功能玻璃及其制备方法
US8771539B2 (en) 2011-02-22 2014-07-08 Applied Materials, Inc. Remotely-excited fluorine and water vapor etch
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US8771536B2 (en) 2011-08-01 2014-07-08 Applied Materials, Inc. Dry-etch for silicon-and-carbon-containing films
US8679982B2 (en) 2011-08-26 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and oxygen
US8679983B2 (en) 2011-09-01 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and nitrogen
US8927390B2 (en) 2011-09-26 2015-01-06 Applied Materials, Inc. Intrench profile
US8808563B2 (en) 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
WO2013070436A1 (en) 2011-11-08 2013-05-16 Applied Materials, Inc. Methods of reducing substrate dislocation during gapfill processing
CN102766908B (zh) * 2012-07-25 2016-02-24 苏州阿特斯阳光电力科技有限公司 晶体硅太阳能电池的硼扩散方法
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
CN103594343A (zh) * 2012-08-13 2014-02-19 中芯国际集成电路制造(上海)有限公司 高k膜的制作方法及晶体管的形成方法
JP6007031B2 (ja) * 2012-08-23 2016-10-12 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9034770B2 (en) 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
US9023734B2 (en) 2012-09-18 2015-05-05 Applied Materials, Inc. Radical-component oxide etch
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US8765574B2 (en) 2012-11-09 2014-07-01 Applied Materials, Inc. Dry etch process
US8969212B2 (en) 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US9064816B2 (en) 2012-11-30 2015-06-23 Applied Materials, Inc. Dry-etch for selective oxidation removal
US8980763B2 (en) 2012-11-30 2015-03-17 Applied Materials, Inc. Dry-etch for selective tungsten removal
US9111877B2 (en) 2012-12-18 2015-08-18 Applied Materials, Inc. Non-local plasma oxide etch
US8921234B2 (en) 2012-12-21 2014-12-30 Applied Materials, Inc. Selective titanium nitride etching
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9040422B2 (en) 2013-03-05 2015-05-26 Applied Materials, Inc. Selective titanium nitride removal
US8801952B1 (en) 2013-03-07 2014-08-12 Applied Materials, Inc. Conformal oxide dry etch
US10170282B2 (en) 2013-03-08 2019-01-01 Applied Materials, Inc. Insulated semiconductor faceplate designs
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
US8895449B1 (en) 2013-05-16 2014-11-25 Applied Materials, Inc. Delicate dry clean
US9114438B2 (en) 2013-05-21 2015-08-25 Applied Materials, Inc. Copper residue chamber clean
US9493879B2 (en) 2013-07-12 2016-11-15 Applied Materials, Inc. Selective sputtering for pattern transfer
US9773648B2 (en) 2013-08-30 2017-09-26 Applied Materials, Inc. Dual discharge modes operation for remote plasma
US8956980B1 (en) 2013-09-16 2015-02-17 Applied Materials, Inc. Selective etch of silicon nitride
US8951429B1 (en) 2013-10-29 2015-02-10 Applied Materials, Inc. Tungsten oxide processing
US9236265B2 (en) 2013-11-04 2016-01-12 Applied Materials, Inc. Silicon germanium processing
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9520303B2 (en) 2013-11-12 2016-12-13 Applied Materials, Inc. Aluminum selective etch
JP2015103729A (ja) 2013-11-27 2015-06-04 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9245762B2 (en) 2013-12-02 2016-01-26 Applied Materials, Inc. Procedure for etch rate consistency
US9117855B2 (en) 2013-12-04 2015-08-25 Applied Materials, Inc. Polarity control for remote plasma
US9263278B2 (en) 2013-12-17 2016-02-16 Applied Materials, Inc. Dopant etch selectivity control
US9287095B2 (en) 2013-12-17 2016-03-15 Applied Materials, Inc. Semiconductor system assemblies and methods of operation
US9190293B2 (en) 2013-12-18 2015-11-17 Applied Materials, Inc. Even tungsten etch for high aspect ratio trenches
US9287134B2 (en) 2014-01-17 2016-03-15 Applied Materials, Inc. Titanium oxide etch
US9396989B2 (en) 2014-01-27 2016-07-19 Applied Materials, Inc. Air gaps between copper lines
US9293568B2 (en) 2014-01-27 2016-03-22 Applied Materials, Inc. Method of fin patterning
US9385028B2 (en) 2014-02-03 2016-07-05 Applied Materials, Inc. Air gap process
US9299575B2 (en) 2014-03-17 2016-03-29 Applied Materials, Inc. Gas-phase tungsten etch
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9299538B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9136273B1 (en) 2014-03-21 2015-09-15 Applied Materials, Inc. Flash gate air gap
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
JP6320129B2 (ja) 2014-04-02 2018-05-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9847289B2 (en) 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
JP6360770B2 (ja) * 2014-06-02 2018-07-18 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US9406523B2 (en) 2014-06-19 2016-08-02 Applied Materials, Inc. Highly selective doped oxide removal method
US9378969B2 (en) 2014-06-19 2016-06-28 Applied Materials, Inc. Low temperature gas-phase carbon removal
US9425058B2 (en) 2014-07-24 2016-08-23 Applied Materials, Inc. Simplified litho-etch-litho-etch process
US9378978B2 (en) 2014-07-31 2016-06-28 Applied Materials, Inc. Integrated oxide recess and floating gate fin trimming
US9496167B2 (en) 2014-07-31 2016-11-15 Applied Materials, Inc. Integrated bit-line airgap formation and gate stack post clean
US9159606B1 (en) 2014-07-31 2015-10-13 Applied Materials, Inc. Metal air gap
US9165786B1 (en) 2014-08-05 2015-10-20 Applied Materials, Inc. Integrated oxide and nitride recess for better channel contact in 3D architectures
US9659753B2 (en) 2014-08-07 2017-05-23 Applied Materials, Inc. Grooved insulator to reduce leakage current
US9553102B2 (en) 2014-08-19 2017-01-24 Applied Materials, Inc. Tungsten separation
US9355856B2 (en) 2014-09-12 2016-05-31 Applied Materials, Inc. V trench dry etch
WO2016160811A1 (en) 2015-04-03 2016-10-06 Applied Materials, Inc. Process of filling the high aspect ratio trenches by co-flowing ligands during thermal cvd
WO2016195983A1 (en) * 2015-06-05 2016-12-08 Applied Materials, Inc. Graded in-situ charge trapping layers to enable electrostatic chucking and excellent particle performance for boron-doped carbon films
US20160362782A1 (en) * 2015-06-15 2016-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Gas dispenser and deposition apparatus using the same
KR102084296B1 (ko) * 2016-12-15 2020-03-03 도쿄엘렉트론가부시키가이샤 성막 방법, 붕소 막 및 성막 장치
KR102493031B1 (ko) * 2018-04-04 2023-01-30 도쿄엘렉트론가부시키가이샤 보론계 막의 성막 방법 및 성막 장치
US11152388B2 (en) 2019-10-15 2021-10-19 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11618949B2 (en) * 2019-11-08 2023-04-04 Applied Materials, Inc. Methods to reduce material surface roughness
JP2022114918A (ja) * 2021-01-27 2022-08-08 東京エレクトロン株式会社 窒化ホウ素膜の成膜方法及び成膜装置
JP2022159644A (ja) * 2021-04-05 2022-10-18 東京エレクトロン株式会社 成膜方法及び処理装置

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3451840A (en) 1965-10-06 1969-06-24 Us Air Force Wire coated with boron nitride and boron
JPS5772514A (en) * 1980-10-20 1982-05-06 Kanebo Ltd Transfer of container
US4656052A (en) 1984-02-13 1987-04-07 Kyocera Corporation Process for production of high-hardness boron nitride film
US4571819A (en) 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures
JPH0640546B2 (ja) * 1985-07-09 1994-05-25 松下電器産業株式会社 窒化シリコン薄膜の製造方法
JPS62109976A (ja) * 1985-11-08 1987-05-21 Toshiba Tungaloy Co Ltd 立方晶窒化ホウ素被覆部材
JP2606318B2 (ja) * 1988-09-29 1997-04-30 富士通株式会社 絶縁膜の形成方法
US5270125A (en) 1989-07-11 1993-12-14 Redwood Microsystems, Inc. Boron nutride membrane in wafer structure
JPH04228572A (ja) 1990-08-10 1992-08-18 Sumitomo Electric Ind Ltd 硬質窒化ホウ素合成法
KR930011413B1 (ko) 1990-09-25 1993-12-06 가부시키가이샤 한도오따이 에네루기 겐큐쇼 펄스형 전자파를 사용한 플라즈마 cvd 법
US5897751A (en) 1991-03-11 1999-04-27 Regents Of The University Of California Method of fabricating boron containing coatings
US5306530A (en) 1992-11-23 1994-04-26 Associated Universities, Inc. Method for producing high quality thin layer films on substrates
JP3236111B2 (ja) 1993-03-31 2001-12-10 キヤノン株式会社 プラズマ処理装置及び処理方法
JP2664866B2 (ja) 1993-04-09 1997-10-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 窒化ホウ素をエッチングする方法
US5483920A (en) 1993-08-05 1996-01-16 Board Of Governors Of Wayne State University Method of forming cubic boron nitride films
TW460943B (en) * 1997-06-11 2001-10-21 Applied Materials Inc Reduction of mobile ion and metal contamination in HDP-CVD chambers using chamber seasoning film depositions
KR100475048B1 (ko) 1998-09-24 2005-05-27 삼성전자주식회사 이중층의 질화물라이너를 갖는 트렌치 소자분리방법
JP2000174019A (ja) * 1998-12-01 2000-06-23 Fujitsu Ltd 半導体装置及びその製造方法
JP3601988B2 (ja) * 1999-01-04 2004-12-15 株式会社東芝 絶縁膜の形成方法
JP3099066B1 (ja) 1999-05-07 2000-10-16 東京工業大学長 薄膜構造体の製造方法
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP5013353B2 (ja) 2001-03-28 2012-08-29 隆 杉野 成膜方法及び成膜装置
JP4764559B2 (ja) * 2001-03-28 2011-09-07 隆 杉野 成膜方法及び成膜装置
US20020197823A1 (en) 2001-05-18 2002-12-26 Yoo Jae-Yoon Isolation method for semiconductor device
US6531377B2 (en) 2001-07-13 2003-03-11 Infineon Technologies Ag Method for high aspect ratio gap fill using sequential HDP-CVD
WO2003009392A1 (fr) * 2001-07-17 2003-01-30 Kabushiki Kaisha Watanabe Shoko Dispositif a semi-conducteur et son procede de fabrication et systeme d'application de ce dispositif
KR100448714B1 (ko) * 2002-04-24 2004-09-13 삼성전자주식회사 다층 나노라미네이트 구조를 갖는 반도체 장치의 절연막및 그의 형성방법
US20030224217A1 (en) 2002-05-31 2003-12-04 Applied Materials, Inc. Metal nitride formation
US6734082B2 (en) 2002-08-06 2004-05-11 Chartered Semiconductor Manufacturing Ltd. Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape
US7081414B2 (en) 2003-05-23 2006-07-25 Applied Materials, Inc. Deposition-selective etch-deposition process for dielectric film gapfill
US7205240B2 (en) 2003-06-04 2007-04-17 Applied Materials, Inc. HDP-CVD multistep gapfill process
US6903031B2 (en) 2003-09-03 2005-06-07 Applied Materials, Inc. In-situ-etch-assisted HDP deposition using SiF4 and hydrogen
US6967405B1 (en) 2003-09-24 2005-11-22 Yongsik Yu Film for copper diffusion barrier
JP2005159182A (ja) * 2003-11-27 2005-06-16 Kyocera Corp プラズマｃｖｄ装置の処理方法
JP2006013184A (ja) * 2004-06-28 2006-01-12 Mitsubishi Heavy Ind Ltd 窒化ホウ素膜の成膜方法
JP4506677B2 (ja) 2005-03-11 2010-07-21 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2007053276A (ja) * 2005-08-19 2007-03-01 Angstrom Technologies:Kk 半導体装置の製造方法及び製造装置
US7371649B2 (en) 2005-09-13 2008-05-13 United Microelectronics Corp. Method of forming carbon-containing silicon nitride layer
US8084105B2 (en) 2007-05-23 2011-12-27 Applied Materials, Inc. Method of depositing boron nitride and boron nitride-derived materials
US20090093100A1 (en) * 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure
US7910491B2 (en) 2008-10-16 2011-03-22 Applied Materials, Inc. Gapfill improvement with low etch rate dielectric liners
JP5238615B2 (ja) * 2009-06-04 2013-07-17 株式会社東芝 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150077357A (ko) * 2013-12-27 2015-07-07 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US9281181B2 (en) 2013-12-27 2016-03-08 Hitachi Kokusai Electric Inc. Film forming method and recording medium for performing the method
US20150200085A1 (en) * 2014-01-10 2015-07-16 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US9816181B2 (en) * 2014-01-10 2017-11-14 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102177139B1 (ko) * 2019-05-17 2020-11-11 비씨엔씨 주식회사 저항 조절이 가능한 반도체 제조용 부품

Also Published As

Publication number Publication date
CN102460679A (zh) 2012-05-16
JP2012531045A (ja) 2012-12-06
WO2011005433A3 (en) 2011-03-03
WO2011005433A2 (en) 2011-01-13
US20100098884A1 (en) 2010-04-22
TW201111540A (en) 2011-04-01
TWI479044B (zh) 2015-04-01
US8563090B2 (en) 2013-10-22

Similar Documents

Publication Publication Date Title
US8563090B2 (en) Boron film interface engineering
US10818489B2 (en) Atomic layer deposition of silicon carbon nitride based material
CN112593212B (zh) 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
US11152248B2 (en) Cyclic flowable deposition and high-density plasma treatment processes for high quality gap fill solutions
KR101161098B1 (ko) 낮은 에칭 레이트 유전체 라이너들을 이용한 갭충진 향상
CN106992114B (zh) 含硅薄膜的高温原子层沉积
US8084105B2 (en) Method of depositing boron nitride and boron nitride-derived materials
US7780865B2 (en) Method to improve the step coverage and pattern loading for dielectric films
US20130260564A1 (en) Insensitive dry removal process for semiconductor integration
KR20080106984A (ko) 유전체막들에 대한 스텝 커버리지 및 패턴 로딩 개선 방법
CN112969817B (zh) 含硅膜的高温原子层沉积
US20160099167A1 (en) Air-gap structure formation with ultra low-k dielectric layer on pecvd low-k chamber
US20220076996A1 (en) Methods for depositing gap filing fluids and related systems and devices
CN118086873A (zh) 含硅膜的高温原子层沉积
KR20110055701A (ko) 질화 산화 규소막 및 그의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및, 플라즈마 ｃｖｄ 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application