JP2022159644A - 成膜方法及び処理装置 - Google Patents

成膜方法及び処理装置 Download PDF

Info

Publication number
JP2022159644A
JP2022159644A JP2021063969A JP2021063969A JP2022159644A JP 2022159644 A JP2022159644 A JP 2022159644A JP 2021063969 A JP2021063969 A JP 2021063969A JP 2021063969 A JP2021063969 A JP 2021063969A JP 2022159644 A JP2022159644 A JP 2022159644A
Authority
JP
Japan
Prior art keywords
film
forming
boron
processing chamber
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021063969A
Other languages
English (en)
Inventor
圭太 熊谷
Keita Kumagai
尋斗 藤川
Hiroto Fujikawa
諒 渡辺
Ryo Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021063969A priority Critical patent/JP2022159644A/ja
Priority to US17/656,324 priority patent/US20220319843A1/en
Priority to KR1020220036468A priority patent/KR20220138335A/ko
Publication of JP2022159644A publication Critical patent/JP2022159644A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/38—Borides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】密着性が良好なホウ素含有シリコン膜を形成できる技術を提供する。【解決手段】本開示の一態様による成膜方法は、基板の上に窒化ホウ素膜を形成する工程と、前記窒化ホウ素膜の上にホウ素含有シリコン膜を形成する工程と、を有する。【選択図】図２

Description

本開示は、成膜方法及び処理装置に関する。
ウエハ表面にボロン系薄膜からなるシード層を形成した後にカーボン膜を形成する技術が知られている（例えば、特許文献１参照）。
特開２０１７－２１０６４０号公報
本開示は、密着性が良好なホウ素含有シリコン膜を形成できる技術を提供する。
本開示の一態様による成膜方法は、基板の上に窒化ホウ素膜を形成する工程と、前記窒化ホウ素膜の上にホウ素含有シリコン膜を形成する工程と、を有する。
本開示によれば、密着性が良好なホウ素含有シリコン膜を形成できる。
実施形態の処理装置の一例を示す概略図 実施形態の成膜方法の一例を示すフローチャート 実施形態の成膜方法の一例を示す工程断面図 基板表面における結合状態を説明するための図 Ｂ－Ｓｉ膜が用いられる半導体装置の製造工程の一部分を示す図 Ｂ－Ｓｉ膜の密着性の評価方法を説明するための図 Ｂ－Ｓｉ膜の密着性の評価結果を示す図 Ｂ－Ｓｉ膜の密着性の評価結果を示す図 Ｂ－Ｓｉ膜の密着性の評価結果を示す図
以下、添付の図面を参照しながら、本開示の限定的でない例示の実施形態について説明する。添付の全図面中、同一又は対応する部材又は部品については、同一又は対応する参照符号を付し、重複する説明を省略する。
〔処理装置〕
図１を参照し、実施形態の処理装置の一例について説明する。
処理装置１００は、縦型のバッチ式成膜装置として構成されている。処理装置１００は、有天井の円筒状の外管１０１と、外管１０１の内側に設けられ、円筒状の内管１０２とを備えている。外管１０１及び内管１０２は、例えば石英製であり、内管１０２の内側領域が、処理対象である基板Ｗを複数枚一括して処理する処理室Ｓとなっている。基板Ｗは、例えば半導体ウエハであってよい。
外管１０１と内管１０２とは環状空間１０４を隔てつつ水平方向に沿って互いに離れており、各々の下端部において、ベース材１０５に接合されている。内管１０２の上端は、外管１０１の天井部から離隔されており、処理室Ｓの上方が環状空間１０４に連通されるようになっている。処理室Ｓの上方に連通される環状空間１０４は排気路となる。処理室Ｓに供給され、拡散されたガスは、処理室Ｓの下方から処理室Ｓの上方へと流れて、環状空間１０４に吸引される。環状空間１０４の、例えば下端には排気配管１０６が接続されており、排気配管１０６は、排気装置１０７に接続されている。排気装置１０７は真空ポンプ等を含んで構成され、処理室Ｓを排気し、また、処理室Ｓの内部の圧力を処理に適切な圧力となるように調節する。
外管１０１の外側には、加熱装置１０８が、処理室Ｓの周囲を取り囲むように設けられている。加熱装置１０８は、処理室Ｓの内部の温度を処理に適切な温度となるように調節し、複数枚の基板Ｗを一括して加熱する。
処理室Ｓの下方はベース材１０５に設けられた開口１０９に連通している。開口１０９には、例えば、ステンレス鋼により円筒状に成形されたマニホールド１１０がＯリング等のシール部材１１１を介して連結されている。マニホールド１１０の下端は開口となっており、この開口を介してボート１１２が処理室Ｓの内部に挿入される。ボート１１２は、例えば石英製であり、複数の支柱１１３を有している。支柱１１３には、溝（図示せず）が形成されており、この溝により、複数枚の被処理基板が一度に支持される。これにより、ボート１１２は、複数枚（例えば５０～１５０枚）の基板Ｗを多段に載置することができる。複数の基板Ｗを載置したボート１１２が、処理室Ｓの内部に挿入されることで、処理室Ｓの内部には、複数の基板Ｗを収容することができる。
ボート１１２は、石英製の保温筒１１４を介してテーブル１１５の上に載置される。テーブル１１５は、例えばステンレス鋼により形成された蓋部１１６を貫通する回転軸１１７上に支持される。蓋部１１６は、マニホールド１１０の下端の開口を開閉する。蓋部１１６の貫通部には、例えば、磁性流体シール１１８が設けられ、回転軸１１７を気密にシールしつつ回転可能に支持している。また、蓋部１１６の周辺部とマニホールド１１０の下端との間には、例えばＯリングよりなるシール部材１１９が介設され、処理室Ｓの内部の気密性を保持している。回転軸１１７は、例えばボートエレベータ等の昇降機構（図示せず）に支持されたアーム１２０の先端に取り付けられている。これにより、ボート１１２及び蓋部１１６等は、一体的に鉛直方向に昇降されて処理室Ｓに対して挿脱される。
処理装置１００は、処理室Ｓの内部に、処理ガスを供給する処理ガス供給部１３０を有している。本実施形態において、処理ガス供給部１３０は、ホウ素含有ガス供給源１３１ａ、窒素含有ガス供給源１３１ｂ、シリコン含有ガス供給源１３１ｃ及び不活性ガス供給源１３１ｄを含む。
ホウ素含有ガス供給源１３１ａは、流量制御器（ＭＦＣ）１３２ａ及び開閉弁１３３ａを介してガス供給口１３４ａに接続されている。窒素含有ガス供給源１３１ｂは、流量制御器（ＭＦＣ）１３２ｂ及び開閉弁１３３ｂを介してガス供給口１３４ｂに接続されている。シリコン含有ガス供給源１３１ｃは、流量制御器（ＭＦＣ）１３２ｃ及び開閉弁１３３ｃを介してガス供給口１３４ｃに接続されている。不活性ガス供給源１３１ｄは、流量制御器（ＭＦＣ）１３２ｄ及び開閉弁１３３ｄを介してガス供給口１３４ｄに接続されている。ガス供給口１３４ａ～１３４ｄはそれぞれ、マニホールド１１０の側壁を水平方向に沿って貫通するように設けられ、供給されたガスを、マニホールド１１０の上方にある処理室Ｓの内部に向けて拡散させる。
ホウ素含有ガス供給源１３１ａから供給されるホウ素含有ガスは、例えば熱ＣＶＤによりホウ素含有シリコン膜（Ｂ－Ｓｉ膜）を形成するために用いられる。また、ホウ素含有ガス供給源１３１ａから供給されるホウ素含有ガスは、下地上に、下地とＢ－Ｓｉ膜との密着性を改善するために、熱ＣＶＤにより窒化ホウ素膜（ＢＮ膜）を形成するために用いられる。ホウ素含有ガスとしては、例えばジボラン（Ｂ２Ｈ６）等のボラン系ガス、三塩化ボロン（ＢＣｌ３）や、これらのガスを水素（Ｈ２）、窒素（Ｎ２）等で希釈したガスを利用できる。
窒素含有ガス供給源１３１ｂから供給される窒素含有ガスは、例えばホウ素含有ガスと共にＢＮ膜を形成するために用いられる。窒素含有ガスとしては、例えばアンモニア（ＮＨ３）、ジアゼン（Ｎ２Ｈ２）、ヒドラジン（Ｎ２Ｈ４）及びモノメチルヒドラジン（ＣＨ３（ＮＨ）ＮＨ２）等の有機ヒドラジン化合物からなる群から選択される１又は２以上のガスを利用できる。
シリコン含有ガス供給源１３１ｃから供給されるシリコン含有ガスは、例えばホウ素含有ガスと共にＢ－Ｓｉ膜を形成するために用いられる。シリコン含有ガスとしては、例えばモノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ヘキサクロロジシラン（ＨＣＤ）、ジクロロシラン（ＤＣＳ）、ヘキサエチルアミノジシラン、ヘキサメチルジシラザン（ＨＭＤＳ）、テトラクロロシラン（ＴＣＳ）、ジシリルアニン（ＤＳＡ）、トリシリルアミン（ＴＳＡ）及びビスターシャルブチルアミノシラン（ＢＴＢＡＳ）からなる群から選択される１又は２以上のガスを利用できる。
不活性ガス供給源１３１ｄから供給される不活性ガスは、例えば処理室Ｓ内をパージするために用いられる。不活性ガスとしては、例えばＮ２ガスや、Ａｒガス等の希ガスを利用できる。
処理装置１００は、制御部１５０を有している。制御部１５０は、例えば、マイクロプロセッサ（コンピュータ）からなるプロセスコントローラ１５１を備えており、処理装置１００の各構成部の制御は、プロセスコントローラ１５１が行う。プロセスコントローラ１５１には、ユーザーインターフェース１５２及び記憶部１５３が接続されている。
ユーザーインターフェース１５２は、入力部及び表示部を備える。入力部は、オペレータが処理装置１００を管理するためにコマンドの入力操作等を行うためのタッチパネルディスプレイやキーボード等を含む。表示部は、処理装置１００の稼働状況を可視化して表示するディスプレイ等を含む。
記憶部１５３は、処理装置１００で実行される各種の処理をプロセスコントローラ１５１の制御にて実現するための制御プログラムや、処理装置１００の各構成部に処理条件に応じた処理を実行させるためのプログラムを含んだ、所謂プロセスレシピを格納する。プロセスレシピは、記憶部１５３の中の記憶媒体に記憶される。記憶媒体は、ハードディスクや半導体メモリであってもよいし、ＣＤ-ＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、プロセスレシピは、他の装置から、例えば専用回線を介して適宜伝送させるようにしてもよい。
プロセスレシピは、必要に応じてユーザーインターフェース１５２からのオペレータの指示等にて記憶部１５３から読み出され、プロセスコントローラ１５１は、読み出されたプロセスレシピに従った処理を処理装置１００に実行させる。
〔成膜方法〕
図２～図４を参照し、実施形態の成膜方法について、前述の処理装置１００により実施される場合を例に挙げて説明する。ただし、実施形態の成膜方法は、前述の処理装置１００とは異なる装置によっても実施可能である。
実施形態の成膜方法は、図２に示されるように、基板を準備する工程Ｓ１、基板の上にＢＮ膜を形成する工程Ｓ２及びＢＮ膜の上にＢ－Ｓｉ膜を形成する工程Ｓ３を有する。
基板を準備する工程Ｓ１では、図３（ａ）に示されるように、基体１１の上に下地１２が形成された基板Ｗを準備する。本実施形態において、基体１１の上に下地１２が形成された複数枚（例えば５０枚～１５０枚）の基板Ｗをボート１１２に搭載し、ボート１１２を処理装置１００の処理室Ｓ内に下方から挿入することにより、複数枚の基板Ｗを処理室Ｓに搬入する。続いて、蓋部１１６でマニホールド１１０の下端開口部を閉じることにより処理室Ｓ内を密閉空間とする。この状態で処理室Ｓ内を真空引きして所定の減圧雰囲気に維持すると共に、加熱装置１０８への供給電力を制御して、基板温度を上昇させてプロセス温度に維持し、ボート１１２を回転させた状態とする。なお、下地１２は、例えばＳｉＮ膜、ＳｉＣＮ膜であってよい。
ＢＮ膜を形成する工程Ｓ２では、図３（ｂ）に示されるように、例えば熱ＣＶＤにより下地１２の上にＢＮ膜１３を形成する。本実施形態において、ホウ素含有ガス供給源１３１ａから処理室Ｓ内にホウ素含有ガスを供給すると共に窒素含有ガス供給源１３１ｂから処理室Ｓ内に窒素含有ガスを供給することにより、下地１２の上にＢＮ膜１３を形成する。ホウ素含有ガスとしては、例えばＢ２Ｈ６等のボラン系ガス、ＢＣｌ３や、これらのガスをＨ２、Ｎ２等で希釈したガスを利用できる。窒素含有ガスとしては、例えばＮＨ３、Ｎ２Ｈ２、Ｎ２Ｈ４及びＣＨ３（ＮＨ）ＮＨ２等の有機ヒドラジン化合物からなる群から選択される１又は２以上のガスを利用できる。ＢＮ膜１３を形成する際の基板Ｗの温度は、例えば２５０℃～４００℃であってよい。
Ｂ－Ｓｉ膜を形成する工程Ｓ３では、図３（ｃ）に示されるように、例えば熱ＣＶＤによりＢＮ膜１３の上にＢ－Ｓｉ膜１４を形成する。本実施形態において、ホウ素含有ガス供給源１３１ａから処理室Ｓ内にホウ素含有ガスを供給すると共にシリコン含有ガス供給源１３１ｃから処理室Ｓ内にシリコン含有ガスを供給することにより、ＢＮ膜１３の上にＢ－Ｓｉ膜１４を形成する。ホウ素含有ガスとしては、例えばＢＮ膜を形成する工程Ｓ２において利用されるホウ素含有ガスと同じ種類のガスを利用できる。ただし、ホウ素含有ガスとしては、例えばＢＮ膜を形成する工程Ｓ２において利用されるホウ素含有ガスと異なる種類のガスを利用してもよい。シリコン含有ガスとしては、例えばＳｉＨ４、Ｓｉ２Ｈ６、ＨＣＤ、ＤＣＳ、ヘキサエチルアミノジシラン、ＨＭＤＳ、ＴＣＳ、ＤＳＡ、ＴＳＡ及びＢＴＢＡＳからなる群から選択される１又は２以上のガスを利用できる。Ｂ－Ｓｉ膜を形成する際の基板Ｗの温度は、例えば２５０℃～４００℃であってよい。
所望の膜厚のＢ－Ｓｉ膜を形成した後、処理室Ｓを排気装置１０７により排気すると共に、不活性ガス供給源１３１ｄから処理室Ｓに不活性ガスを供給して処理室Ｓ内のパージを行う。不活性ガスとしては、例えばＮ２ガスや、Ａｒガス等の希ガスを利用できる。続いて、処理室Ｓを大気圧に戻した後、ボート１１２を下降させて基板Ｗを搬出する。
ところで、基板と膜の密着性は、その膜の水素（Ｈ）濃度に依存する。例えば図４に示されるように、基板Ｗの上に形成される膜のＨ濃度が高い場合、基板と膜の間では共有結合（図４中、破線で示す。）に加えて、分子間力による結合（図４中、一点鎖線で示す。）が生じるため、基板Ｗと膜Ｆの密着性が弱くなると考えられる。なお、図４において、Ｘは基板Ｗの表面の元素（例えばＳｉ）を表す。例えば、前述のＢ－Ｓｉ膜を形成する工程Ｓ３において形成されるＢ－Ｓｉ膜１４のＨ濃度は比較的高い（１０％～２０％程度である）ため、下地１２の上にＢ－Ｓｉ膜１４を形成すると、下地１２とＢ－Ｓｉ膜１４の密着性が弱くなりやすい。
これに対し、実施形態の成膜方法によれば、下地１２の上にＢＮ膜１３を形成した後に該ＢＮ膜１３の上にＢ－Ｓｉ膜１４を形成する。ＢＮ膜１３は、元素分析によりＢ：５０％、Ｎ：５０％である結果が得られており、膜中に水素（Ｈ）を含まない又はほとんど含まない膜である。すなわち、実施形態の成膜方法によれば、下地１２の上にＢ－Ｓｉ膜１４を形成するにあたり、下地１２とＢ－Ｓｉ膜１４との間に、膜中にＨを含まない又はほとんど含まないＢＮ膜１３を挿入する。これにより、密着性が良好なＢ－Ｓｉ膜１４を形成できる。
また、実施形態の成膜方法によれば、ＢＮ膜を形成する工程Ｓ２における成膜温度と、Ｂ－Ｓｉ膜を形成する工程Ｓ３における成膜温度との間の温度差がない又は小さい。これにより、同じ処理室ＳでＢＮ膜を形成する工程Ｓ２及びＢ－Ｓｉ膜を形成する工程Ｓ３を行う場合、温度変更に伴う時間を短縮できるので生産性が向上する。また、ダミー基板に累積しているＢ－Ｓｉ膜の剥がれを抑制できる。
〔Ｂ－Ｓｉ膜の適用例〕
図５を参照し、実施形態の成膜方法によって形成されるＢ－Ｓｉ膜が適用例について説明する。図５は、Ｂ－Ｓｉ膜が用いられる半導体装置の製造工程の一部を示す図であり、ＤＲＡＭ（Dynamic Random Access Memory）の製造工程の一部を示す。
図５に示されるように、実施形態の成膜方法により形成されるＢ－Ｓｉ膜は、例えばＤＲＡＭの製造工程において、層間絶縁膜２１をエッチングしてキャパシタホール２２を形成する際のハードマスク２３として用いられる。キャパシタホール２２の形成では、アスペクト比（深さ／孔径）が非常に大きいホールをエッチングする技術が求められる。なお、図５の例では、層間絶縁膜２１は、ＳｉＯ２膜２１ａとＳｉＮ膜２１ｂとの積層膜である。
従来、ハードマスク２３としてはアモルファスシリコン（ａ－Ｓｉ）膜が用いられているが、層間絶縁膜２１をエッチングする際にはａ－Ｓｉ膜も僅かにエッチングされ得る。そして、キャパシタホール２２のアスペクト比が大きくなると、ａ－Ｓｉ膜がエッチングガスに晒される時間が長くなり、エッチングされる量が増加する。そのため、ａ－Ｓｉ膜の膜厚を厚くすることにより、ハードマスク２３としての機能を維持している。
これに対し、実施形態の成膜方法によって形成されるＢ－Ｓｉ膜はａ－Ｓｉ膜よりも層間絶縁膜２１に対する選択比が高いので、ハードマスク２３の薄膜化を実現できる。また、実施形態の成膜方法では、下地（層間絶縁膜２１）の上にＢＮ膜を形成した後に該ＢＮ膜の上にハードマスク２３としてのＢ－Ｓｉ膜を形成するので、密着性が良好なＢ－Ｓｉ膜を形成できる。このように実施形態の成膜方法によれば、ＤＲＡＭの製造工程において用いられるハードマスク２３として、膜厚が薄くかつ下地との密着性が良好なＢ－Ｓｉ膜を提供できる。
〔実施例〕
まず、実施形態の成膜方法により形成したＢ－Ｓｉ膜の密着性を評価した実施例について説明する。実施例では、表面にＳｉＮ膜が形成されたシリコンウエハ及び表面にＳｉＣＮ膜が形成されたシリコンウエハを準備した。次いで、前述の処理装置１００により、ＳｉＮ膜、ＳｉＣＮ膜の上にＢＮ膜及びＢ－Ｓｉ膜を真空雰囲気下で連続して形成した。次いで、Ｂ－Ｓｉ膜が形成されたシリコンウエハを５５０℃で３０分間、熱処理した。
ＢＮ膜の成膜条件は以下である。
１０％Ｂ２Ｈ６／Ｈ２ガス流量：７００ｓｃｃｍ
ＮＨ３ガス流量：１００ｓｃｃｍ
成膜温度：３００℃
処理室内圧力：０．５Ｔｏｒｒ（６６．７Ｐａ）
膜厚：２０ｎｍ
Ｂ－Ｓｉ膜の成膜条件は以下である。
１０％Ｂ２Ｈ６／Ｈ２ガス流量：８００ｓｃｃｍ
ＳｉＨ４ガス流量：６６６ｓｃｃｍ
成膜温度：２５０℃
処理室内圧力：０．５Ｔｏｒｒ（６６．７Ｐａ）
膜厚：５８０ｎｍ
続いて、シリコンウエハを熱処理する前後において、テープテストにより、それぞれのＢ－Ｓｉ膜の密着性を評価した。テープテストでは、まず、カッターナイフ６０３でＢ－Ｓｉ膜６０２を貫通してシリコンウエハ６０１に達する切り傷を碁盤目状に付けた（図６（ａ）及び図６（ｂ）を参照）。なお、隣接する切り傷の間隔Ｌは２ｍｍとし、切り傷を付ける際のカッターナイフ６０３の角度はＢ－Ｓｉ膜６０２に対して３５度～４５度とした。次いで、図６（ｃ）に示されるように、切り傷を付けたＢ－Ｓｉ膜６０２にセロハン粘着テープ６０４を付着させた後、セロハン粘着テープ６０４の端を持って矢印Ａの方向に引きはがし、Ｂ－Ｓｉ膜６０２の膜剥がれの有無を観察した。
また、比較のために実施した比較例１について説明する。比較例１では、表面にＳｉＮ膜が形成されたシリコンウエハ及び表面にＳｉＣＮ膜が形成されたシリコンウエハを準備した。次いで、ＳｉＮ膜、ＳｉＣＮ膜の上にＢＮ膜を形成することなく、前述の処理装置１００により、実施例と同じ条件でＢ－Ｓｉ膜を形成した。次いで、Ｂ－Ｓｉ膜が形成されたシリコンウエハを５５０℃で３０分間、熱処理した。また、シリコンウエハを熱処理する前後において、実施例と同じテープテストにより、それぞれのＢ－Ｓｉ膜の密着性を評価した。
また、比較のために実施した比較例２について説明する。比較例２では、表面にＳｉＮ膜が形成されたシリコンウエハ及び表面にＳｉＣＮ膜が形成されたシリコンウエハを準備した。次いで、前述の処理装置１００により、ＳｉＮ膜、ＳｉＣＮ膜の上にａ－Ｓｉ膜及びＢ－Ｓｉ膜を真空雰囲気下で連続して形成した。次いで、Ｂ－Ｓｉ膜が形成されたシリコンウエハを５５０℃で３０分間、熱処理した。また、シリコンウエハを熱処理する前後において、実施例と同じテープテストにより、それぞれのＢ－Ｓｉ膜の密着性を評価した。なお、ａ－Ｓｉ膜は、シリコンウエハを４７０℃に加熱した状態でＳｉＨ４ガスを供給することにより、２０ｎｍの厚さで形成した。また、Ｂ－Ｓｉ膜の成膜条件は、実施例と同じである。
図７～図９は、Ｂ－Ｓｉ膜の密着性の評価結果を示す図であり、それぞれ実施例、比較例１及び比較例２の結果を示す。
図７に示されるように、下地の上にＢＮ膜及びＢ－Ｓｉ膜を真空雰囲気下で連続して形成した実施例では、下地がＳｉＮ膜とＳｉＣＮ膜のいずれの場合でも、熱処理の前と後の両方においてＢ－Ｓｉ膜の膜剥がれがないことが確認された。
これに対し、図８に示されるように、下地の上にＢＮ膜を形成することなくＢ－Ｓｉ膜を形成した比較例１では、下地がＳｉＮ膜とＳｉＣＮ膜のいずれの場合でも、熱処理の前と後の両方においてＢ－Ｓｉ膜の膜剥がれがあることが確認された。
また、図９に示されるように、下地の上にｓ－Ｓｉ膜及びＢ－Ｓｉ膜を真空雰囲気下で連続して形成した比較例２では、下地がＳｉＮ膜の場合、熱処理の前にはＢ－Ｓｉ膜の膜剥がれはなく、熱処理の後にベベル部でＢ－Ｓｉ膜の膜剥がれがあることが確認された。また、比較例２では、下地がＳｉＣＮ膜の場合、熱処理の前と後の両方においてＢ－Ｓｉ膜の膜剥がれがないことが確認された。
以上の結果から、下地の上にＢＮ膜及びＢ－Ｓｉ膜を真空雰囲気下で連続して形成することにより、下地の種類によらずに、下地の上に密着性が良好なＢ－Ｓｉ膜を形成できることが示された。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
上記の実施形態では、処理装置が複数の基板に対して一度に処理を行うバッチ式の装置である場合を説明したが、本開示はこれに限定されない。例えば、処理装置は基板を１枚ずつ処理する枚葉式の装置であってもよい。また、例えば処理装置は処理容器内の回転テーブルの上に配置した複数の基板を回転テーブルにより公転させ、第１のガスが供給される領域と第２のガスが供給される領域とを順番に通過させて基板に対して処理を行うセミバッチ式の装置であってもよい。
１００ 処理装置
１３０ 処理ガス供給部
１５０ 制御部
Ｓ 処理室

Claims (8)

  1. 基板の上に窒化ホウ素膜を形成する工程と、
    前記窒化ホウ素膜の上にホウ素含有シリコン膜を形成する工程と、
    を有する、成膜方法。
  2. 前記窒化ホウ素膜を形成する工程及び前記ホウ素含有シリコン膜を形成する工程は、真空雰囲気下で連続して行われる、
    請求項１に記載の成膜方法。
  3. 前記窒化ホウ素膜を形成する工程及び前記ホウ素含有シリコン膜を形成する工程は、同じ処理室で連続して行われる、
    請求項１又は２に記載の成膜方法。
  4. 前記窒化ホウ素膜を形成する工程は、ＮＨ３ガス及びＢ２Ｈ６ガスを含む処理ガスを前記基板に供給することにより行われる、
    請求項１乃至３のいずれか一項に記載の成膜方法。
  5. 前記ホウ素含有シリコン膜を形成する工程は、ＳｉＨ４ガス及びＢ２Ｈ６ガスを含む処理ガスを前記基板に供給することにより行われる、
    請求項１乃至４のいずれか一項に記載の成膜方法。
  6. 前記窒化ホウ素膜を形成する工程の前に、表面にＳｉＮ膜又はＳｉＣＮ膜が形成された前記基板を準備する工程を有する、
    請求項１乃至５のいずれか一項に記載の成膜方法。
  7. 前記窒化ホウ素膜は、前記基板を２５０℃～４００℃に加熱した状態で成膜される、
    請求項１乃至６のいずれか一項に記載の成膜方法。
  8. 基板を処理する処理室と、
    前記処理室に処理ガスを供給する処理ガス供給部と、
    制御部と、
    を備え、
    前記制御部は、
    前記処理室に収容された基板の上に窒化ホウ素膜を形成する工程と、
    前記窒化ホウ素膜の上にホウ素含有シリコン膜を形成する工程と、
    を実行するように前記処理ガス供給部を制御するよう構成される、
    処理装置。
JP2021063969A 2021-04-05 2021-04-05 成膜方法及び処理装置 Pending JP2022159644A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021063969A JP2022159644A (ja) 2021-04-05 2021-04-05 成膜方法及び処理装置
US17/656,324 US20220319843A1 (en) 2021-04-05 2022-03-24 Method for forming film and processing apparatus
KR1020220036468A KR20220138335A (ko) 2021-04-05 2022-03-24 성막 방법 및 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021063969A JP2022159644A (ja) 2021-04-05 2021-04-05 成膜方法及び処理装置

Publications (1)

Publication Number Publication Date
JP2022159644A true JP2022159644A (ja) 2022-10-18

Family

ID=83448355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021063969A Pending JP2022159644A (ja) 2021-04-05 2021-04-05 成膜方法及び処理装置

Country Status (3)

Country Link
US (1) US20220319843A1 (ja)
JP (1) JP2022159644A (ja)
KR (1) KR20220138335A (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8563090B2 (en) * 2008-10-16 2013-10-22 Applied Materials, Inc. Boron film interface engineering
JP6632470B2 (ja) 2016-05-24 2020-01-22 東京エレクトロン株式会社 カーボン膜の成膜方法および成膜装置

Also Published As

Publication number Publication date
US20220319843A1 (en) 2022-10-06
KR20220138335A (ko) 2022-10-12

Similar Documents

Publication Publication Date Title
JP6576277B2 (ja) 窒化膜の形成方法
US10304676B2 (en) Method and apparatus for forming nitride film
JP5689398B2 (ja) 窒化シリコン膜の成膜方法及び成膜装置
JP5699980B2 (ja) 成膜方法及び成膜装置
KR102430053B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
JP5886381B2 (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
WO2016110956A1 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
JP5411171B2 (ja) アモルファスカーボン膜を含む積層構造を形成する方法
JP5651451B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
WO2004105115A1 (ja) シリコン窒化膜を形成するｃｖｄ方法
KR102120529B1 (ko) 카본 막의 성막 방법, 카본 막의 성막 장치 및 기억 매체
JP6902958B2 (ja) シリコン膜の形成方法および形成装置
JP2022159644A (ja) 成膜方法及び処理装置
WO2016038660A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2017212294A (ja) カーボン膜の成膜方法および成膜装置
US20230245882A1 (en) Deposition method and deposition apparatus
KR20220112677A (ko) 카본막의 성막 방법 및 성막 장치
JP2021150382A (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240109