KR20110055701A - 질화 산화 규소막 및 그의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및, 플라즈마 ｃｖｄ 장치 - Google Patents

질화 산화 규소막 및 그의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및, 플라즈마 ｃｖｄ 장치 Download PDF

Info

Publication number
KR20110055701A
KR20110055701A KR1020117007196A KR20117007196A KR20110055701A KR 20110055701 A KR20110055701 A KR 20110055701A KR 1020117007196 A KR1020117007196 A KR 1020117007196A KR 20117007196 A KR20117007196 A KR 20117007196A KR 20110055701 A KR20110055701 A KR 20110055701A
Authority
KR
South Korea
Prior art keywords
gas
plasma cvd
silicon nitride
film
nitride oxide
Prior art date
Application number
KR1020117007196A
Other languages
English (en)
Inventor
미노루 혼다
타츠오 니시타
준야 미야하라
마사유키 고노
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110055701A publication Critical patent/KR20110055701A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은, 복수의 구멍을 갖는 평면 안테나에 의해 처리 용기 내에 마이크로파를 도입하여 플라즈마를 생성하는 플라즈마 CVD 장치를 이용하여, 처리 용기 내의 압력을 0.1Pa 이상 6.7Pa 이하의 범위 내로 설정하고, SiCl4 가스와 질소 가스와 산소 가스를 포함하는 처리 가스를 이용하여 플라즈마 CVD를 행함으로써 2차 이온 질량 분석(SIMS)에 의해 측정되는 막 중의 수소 원자 농도가 9.9×1020atoms/㎤ 이하인 질화 산화 규소막을 형성하는 방법에 관한 것이다.

Description

질화 산화 규소막 및 그의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및, 플라즈마 ＣＶＤ 장치{SILICON OXYNITRIDE FILM AND PROCESS FOR PRODUCTION THEREOF, COMPUTER-READABLE STORAGE MEDIUM, AND PLASMA CVD DEVICE}
본 발명은, 질화 산화 규소막 및 그의 형성 방법, 이 방법에 이용하는 컴퓨터 판독 가능한 기억 매체 및, 플라즈마 CVD 장치에 관한 것이다.
현재, 절연성이 높고, 양질인 이산화 규소막(SiO2막)이나 질화 규소막(SiN막), 혹은 질화 산화 규소막(SiON막)을 성막하는 수법으로서, 실리콘을 산화 처리 혹은 질화 처리하는 열산화법이나 플라즈마 산화법, 플라즈마 질화법 등을 조합하여 형성하는 수법이 채용되고 있다. 그러나, 다층 절연막을 형성하는 경우에는, 산화 처리나 질화 처리는 적용할 수 없고, CVD(Chemical Vapor Deposition; 화학 기상 성장)법에 의해 SiO2막이나 SiN막을 퇴적시켜 성막하는 것이 필요하다. CVD법으로 절연성이 높은 SiO2막이나 SiN막의 성막을 행하기 위해서는, 600℃∼900℃의 고온에서 처리할 필요가 있다. 그 때문에, 서멀 버지트(thermal budget)의 증대에 의한 디바이스로의 악영향의 우려가 있고, 더욱이 디바이스 제작 공정에도 여러 가지 제약이 발생한다는 문제가 있었다.
한편, 종래의 플라즈마 CVD법에서는, 500℃ 전후의 온도에서 성막하는 것도 가능하지만, 전자 온도가 높은 플라즈마에 의해 차징 대미지(damage)가 발생한다는 문제도 있다. 또한, 플라즈마 CVD법에서는, 통상 성막 원료로서 실란(SiH4)이나 디실란(Si2H6)이 사용되지만, 이들 성막 원료를 사용하면, 생성되는 절연막 중에, 원료에 유래하는 수소가 다량으로 포함되어 버린다는 문제가 있었다. 절연막 중에 존재하는 수소는, 예를 들면 P채널 MOSFET의 온(ON)시에 문턱값의 시프트가 일어나는 부(負)바이어스 온도 불안정성(Negative Bias Temperature Instability; NBTI) 등과의 관련성이 지적되고 있다. 이와 같이, 절연막 중의 수소는 절연막의 신뢰성을 저하시켜 디바이스에 대하여 악영향을 미칠 우려가 있기 때문에, 최대한 저감시키는 것이 바람직하다고 생각되고 있다.
수소를 포함하지 않는 절연막 제조에 관한 기술로서, 특허문헌 1에서는, 반응 용기 중에 수소를 포함하지 않는 실리콘계 원료인 테트라·이소시아네이트·실란과 제3종 아민의 기체를 도입하여 반응시켜, 수소를 포함하지 않는 실리콘계 절연막을 핫월(hot-wall) CVD법으로 기판 상에 퇴적하는 실리콘계 절연막의 제조 방법이 제안되고 있다.
또한, 특허문헌 2에서는, 감압 CVD 장치에, SiCl4 가스와 N2O 가스와 NO 가스를 도입하여, 성막 온도 850℃, 압력 2×102Pa로 감압 CVD를 행함으로써, -H기, -OH기 등의 수소 관련 결합기나, Si-H 결합, Si-OH 결합, N-H 결합 등의 수소 관련 결합을 막 중에 실질적으로 포함하지 않는 옥시나이트라이드막을 성막하는 방법도 제안되고 있다.
또한, 특허문헌 3에서는, H를 포함하지 않는 무기의 Si계 가스와 N2, NO, N2O 등을 이용한 고밀도 플라즈마 CVD에 의해 SiN막이나 SiON막을 형성하는 공정을 갖는 반도체 장치의 제조 방법이 제안되고 있다.
상기 특허문헌 1의 방법은, 200℃ 정도의 저온에서의 처리가 가능하지만, 플라즈마를 이용한 성막 기술은 아니다. 또한, 상기 특허문헌 2의 방법은, 플라즈마를 이용한 성막 기술은 아닌 점에 더하여, 850℃로 꽤 높은 성막 온도를 필요로 하는 점에서, 서멀 버지트를 증대시킬 우려가 있어 만족할 수 있는 것은 아니다.
또한, 상기 특허문헌 1, 특허문헌 2에서 사용되고 있는 SiCl4 가스는, 전자 온도가 높은 플라즈마 중에서는, 해리되어 에칭 작용을 갖는 활성종(에천트; etchant)을 형성해 버리기 때문에, 성막 효율의 저하를 초래해 버린다. 즉, SiCl4 가스는, 플라즈마 CVD의 성막 원료로서 부적합했다. 특허문헌 3에서는, 「H를 포함하지 않는 무기의 Si계 가스」로서 SiCl4 가스를 사용할 수 있는 것이 기재되어 있지만, 실시예 중에서 SiN막의 형성에 사용된 가스는 SiF4이고, SiCl4 가스를 원료로 하여 플라즈마 CVD법에 의해 성막하는 것에 관한 실제적인 검증은 이루어져 있지 않아, 추측의 영역을 벗어나고 있지 않다. 또한, 특허문헌 3에서는, 고밀도 플라즈마의 내용에 대해서 구체적인 개시가 일절 없기 때문에, SiCl4 가스를 사용한 경우에 상기 에천트 생성의 문제를 어떻게 해결할지에 대해서, 하등 해결책을 제공하고 있지 않다.
따라서, 절연성이 높고, 양질인 SiON막을 플라즈마 CVD법으로 형성하는 기술은 아직 확립되어 있지 않다.
일본공개특허공보 평10-189582호(예를 들면, 청구항 1 등) 일본공개특허공보 2000-91337호(예를 들면, 단락 0033 등) 일본공개특허공보 2000-77406호(예를 들면, 청구항 1, 청구항 2 등)
본 발명은 상기 실정을 감안하여 이루어진 것으로, 그의 목적은 막 중에 포함되는 수소의 양이 매우 적고, 절연성이 높으며 양질인 질화 산화 규소막을 플라즈마 CVD법에 의해 형성하는 방법을 제공하는 것이다.
본 발명의 질화 산화 규소막의 형성 방법은, 복수의 구멍을 갖는 평면 안테나에 의해 처리 용기 내에 마이크로파를 도입하여 플라즈마를 생성해서 성막을 행하는 플라즈마 CVD 장치에 있어서, 플라즈마 CVD법에 의해 피(被)처리체 상에 질화 산화 규소막을 형성하는 질화 산화 규소막의 형성 방법으로서,
상기 처리 용기 내의 압력을 0.1Pa 이상 6.7Pa 이하의 범위 내로 설정하고, 실리콘 원자와 염소 원자로 이루어지는 화합물의 가스와 질소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 플라즈마 CVD를 행함으로써, 2차 이온 질량 분석(SIMS)에 의해 측정되는 막 중의 수소 원자 농도가 9.9×1020atoms/㎤ 이하인 질화 산화 규소막을 형성하는 공정을 구비하고 있다.
본 발명의 질화 산화 규소막의 형성 방법에 있어서, 상기 질화 산화 규소막은, 푸리에 변환 적외 분광 광도계(FT-IR)에 의한 측정에서 N-H 결합의 피크가 검출되지 않는 것이 바람직하다.
또한, 본 발명의 질화 산화 규소막의 형성 방법에 있어서, 상기 실리콘 원자와 염소 원자로 이루어지는 화합물이 4염화 규소(SiCl4)인 것이 바람직하다.
또한, 본 발명의 질화 산화 규소막의 형성 방법에 있어서, 전체 처리 가스에 대한 상기 실리콘 원자와 염소 원자로 이루어지는 화합물의 가스의 유량 비율이 0.06％ 이상 2％ 이하의 범위 내인 것이 바람직하다.
또한, 본 발명의 질화 산화 규소막의 형성 방법에 있어서, 전체 처리 가스에 대한 상기 질소 가스의 유량 비율이 32％ 이상 99.8％ 이하의 범위 내인 것이 바람직하다.
또한, 본 발명의 질화 산화 규소막의 형성 방법에 있어서, 전체 처리 가스에 대한 상기 산소 가스의 유량 비율이 0.1％ 이상 10％ 이하의 범위 내인 것이 바람직하다.
본 발명에 따른 질화 산화 규소막은, 상기 어느 것인가에 기재된 질화 산화 규소막의 형성 방법에 의해 형성된 것이다.
본 발명에 따른 컴퓨터 판독 가능한 기억 매체는, 컴퓨터 상에서 동작하는 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체로서,
상기 제어 프로그램은, 실행시에,
복수의 구멍을 갖는 평면 안테나에 의해 처리 용기 내에 마이크로파를 도입하여 플라즈마를 생성해서 성막을 행하는 플라즈마 CVD 장치에 있어서, 상기 처리 용기 내의 압력을 0.1Pa 이상 6.7Pa 이하의 범위 내로 설정하고, 실리콘 원자와 염소 원자로 이루어지는 화합물의 가스와 질소 가스와 산소 가스를 포함하는 처리 가스를 이용하여 플라즈마 CVD를 행함으로써, 2차 이온 질량 분석(SIMS)에 의해 측정되는 막 중의 수소 원자 농도가 9.9×1020atoms/㎤ 이하인 질화 산화 규소막을 형성하는 플라즈마 CVD가 행해지도록, 컴퓨터에 상기 플라즈마 CVD 장치를 제어시키는 것이다.
본 발명에 따른 플라즈마 CVD 장치는, 플라즈마 CVD법에 의해 피처리체 상에 질화 산화 규소막을 형성하는 플라즈마 CVD 장치로서,
피처리체를 수용하는 상부에 개구를 갖는 처리 용기와,
상기 처리 용기의 상기 개구를 막는 유전체 부재와,
상기 유전체 부재 상에 설치되어, 상기 처리 용기 내에 마이크로파를 도입하기 위한 복수의 구멍을 갖는 평면 안테나와,
상기 처리 용기 내에 처리 가스를 공급하는 가스 공급 기구에 접속하는 가스 도입부와,
상기 처리 용기 내를 감압 배기하는 배기 기구와,
상기 처리 용기 내에 있어서, 압력을 0.1Pa 이상 6.7Pa 이하의 범위 내로 설정하고, 상기 가스 공급 기구에 접속하는 가스 도입부로부터 실리콘 원자와 염소 원자로 이루어지는 화합물의 가스와 질소 가스와 산소 가스를 포함하는 처리 가스를 공급하여 플라즈마 CVD를 행함으로써, 2차 이온 질량 분석(SIMS)에 의해 측정되는 막 중의 수소 원자 농도가 9.9×1020atoms/㎤ 이하인 질화 산화 규소막을 형성하는 플라즈마 CVD가 행해지도록 제어하는 제어부를 구비하고 있다.
본 발명의 질화 산화 규소막의 형성 방법에 의하면, 성막 원료로서 실리콘 원자와 염소 원자로 이루어지는 화합물의 가스와 산소 원자를 포함하는 가스를 이용함으로써, 막 중에 포함되는 수소가 매우 적고, 절연성이 높으며 양질인 질화 산화 규소막을 플라즈마 CVD법에 의해 형성할 수 있다.
본 발명 방법에 의해 얻어진 질화 산화 규소막은, 수소에 의한 디바이스로의 악영향을 발생시키는 일이 없고, 게다가 절연성이 우수하기 때문에, 디바이스에 이용한 경우 높은 신뢰성을 부여할 수 있다. 따라서, 본 발명 방법은, 게이트 절연막 등의 용도에 사용되는 질화 산화 규소막을 제조할 때에 이용 가치가 높은 것이다.
도 1은 질화 산화 규소막의 형성에 적합한 플라즈마 CVD 장치의 일 예를 나타내는 개략적인 단면도이다.
도 2는 평면 안테나의 구조를 나타내는 도면이다.
도 3은 제어부의 구성을 나타내는 설명도이다.
도 4는 본 발명의 질화 산화 규소막의 형성 방법의 공정예를 나타내는 도면이다.
도 5는 질화 산화 규소막 중의 Si, N, O의 농도를 XPS로 측정한 결과를 나타내는 그래프 도면이다.
도 6은 질화 산화 규소막을 사용하여 제작한 MOS 트랜지스터의 게이트 리크 전류의 측정 결과를 나타내는 그래프 도면이다.
도 7은 본 발명 방법을 적용 가능한 MOS형 반도체 메모리 장치의 개략적인 구성을 나타내는 설명도이다.
(발명을 실시하기 위한 형태)
[제1 실시 형태]
이하, 본 발명의 실시 형태에 대해서 도면을 참조하여 상세하게 설명한다. 도 1은, 본 발명의 질화 산화 규소막의 형성 방법에 이용 가능한 플라즈마 CVD 장치(100)의 개략적인 구성을 모식적으로(schematically) 나타내는 단면도이다.
플라즈마 CVD 장치(100)는, 복수의 슬롯 형상의 구멍을 갖는 평면 안테나, 특히 RLSA(Radial Line Slot Antenna; 레이디얼 라인 슬롯 안테나)로 처리 용기 내에 마이크로파를 도입하여 플라즈마를 발생시킴으로써, 고밀도이고, 또한 저(低)전자 온도의 마이크로파 여기 플라즈마를 발생시킬 수 있는 RLSA 마이크로파 플라즈마 처리 장치로서 구성되어 있다. 플라즈마 CVD 장치(100)에서는, 1×1010∼5×1012/㎤의 플라즈마 밀도에서, 또한 0.7∼2eV의 저전자 온도를 갖는 플라즈마에 의한 처리가 가능하다. 따라서, 플라즈마 CVD 장치(100)는, 각종 반도체 장치의 제조 과정에 있어서 플라즈마 CVD에 의한 질화 산화 규소막의 성막 처리의 목적에서 매우 적합하게 이용할 수 있다.
플라즈마 CVD 장치(100)는, 주요한 구성으로서, 기밀하게 구성된 처리 용기(1)와, 처리 용기(1) 내에 가스를 공급하는 가스 공급 기구(18)에 가스 도입관(22a)을 통하여 접속된 가스 도입부(14, 15)와, 처리 용기(1) 내를 감압 배기하기 위한 배기 기구로서의 배기 장치(24)와, 처리 용기(1)의 상부에 설치되어, 처리 용기(1) 내에 마이크로파를 도입하는 마이크로파 도입 기구(27)와, 이들 플라즈마 CVD 장치(100)의 각 구성부를 제어하는 제어부(50)를 구비하고 있다. 또한, 도 1에 나타내는 실시 형태에서는, 가스 공급 기구(18)는 플라즈마 CVD 장치(100)에 일체로 장착되어 있지만, 반드시 일체로 장착할 필요는 없다. 가스 공급 기구(18)를 플라즈마 CVD 장치(100)에 외부 장착하는 구성으로 해도 좋은 것은 물론이다.
처리 용기(1)는, 접지된 대략 원통 형상의 용기에 의해 형성되어 있다. 또한, 처리 용기(1)는 각기둥 형상의 용기에 의해 형성해도 좋다. 처리 용기(1)는, 알루미늄 등의 재질로 이루어지는 저벽(底壁; 1a)과 측벽(1b)을 갖고 있다.
처리 용기(1)의 내부에는, 피처리체인 실리콘 웨이퍼(이하, 단순히 「웨이퍼」라고 기재함)(W)를 수평으로 지지하기 위한 재치대(2)가 설치되어 있다. 재치대(2)는, 열전도성이 높은 재질, 예를 들면 AlN 등의 세라믹에 의해 구성되어 있다. 이 재치대(2)는, 배기실(11)의 저부 중앙으로부터 상방으로 연장되는 원통 형상의 지지 부재(3)에 의해 지지되어 있다. 지지 부재(3)는, 예를 들면 AlN 등의 세라믹에 의해 구성되어 있다.
또한, 재치대(2)에는, 그의 외연부(外緣部)를 커버하고, 웨이퍼(W)를 가이드하기 위한 커버 링(4)이 설치되어 있다. 이 커버 링(4)은, 예를 들면 석영, AlN, Al2O3, SiN 등의 재질로 구성된 환상 부재이다.
또한, 재치대(2)에는, 온도 조절 기구로서의 저항 가열형의 히터(5)가 매입되어 있다. 이 히터(5)는, 히터 전원(5a)으로부터 급전됨으로써 재치대(2)를 가열하고, 그의 열로 피처리 기판인 웨이퍼(W)를 균일하게 가열한다.
또한, 재치대(2)에는, 열전대(TC)(6)가 구비되어 있다. 이 열전대(6)에 의해 온도 계측을 행함으로써, 웨이퍼(W)의 가열 온도를, 예를 들면 실온에서 900℃까지의 범위에서 제어 가능하게 되어 있다.
또한, 재치대(2)에는, 웨이퍼(W)를 지지하여 승강시키기 위한 웨이퍼 지지 핀(도시하지 않음)을 갖고 있다. 각 웨이퍼 지지 핀은, 재치대(2)의 표면에 대하여 돌출 및 함몰 가능하게 설치되어 있다.
처리 용기(1)의 저벽(1a)의 대략 중앙부에는, 원형의 개구부(10)가 형성되어 있다. 저벽(1a)에는 이 개구부(10)와 연통(communication)하여, 하방을 향하여 돌출되는 배기실(11)이 연이어 설치되어 있다. 이 배기실(11)에는, 배기관(12)이 접속되어 있고, 이 배기관(12)을 통하여 배기 장치(24)에 접속되어 있다.
처리 용기(1)를 형성하는 측벽(1b)의 상단(上端)에는, 처리 용기(1)를 개폐시키는 덮개체(리드)로서의 기능을 갖는 금속제의 플레이트(13)가 배치되어 있다. 플레이트(13)에는, 개구부가 형성되고, 그의 내주(內周) 하부는, 내측(처리 용기(1) 내 공간)을 향하여 돌출되어, 환상의 지지부(13a)를 형성하고 있다.
플레이트(13)에는, 가스 도입부(40)가 배치되고, 가스 도입부(40)는 제1 가스 도입공을 갖는 환상의 가스 도입부(14)가 설치되어 있다. 또한, 처리 용기(1)의 측벽(1b)에는, 제2 가스 도입공을 갖는 환상의 가스 도입부(15)가 설치되어 있다. 즉, 가스 도입부(14 및 15)는 상하 2단으로 설치되어 있다. 각 가스 도입부(14 및 15)는 처리 가스나 플라즈마 여기용 가스를 공급하는 가스 공급 기구(18)에 접속되어 있다. 또한, 가스 도입부(14 및 15)는 노즐 형상 또는 샤워 헤드 형상으로 설치해도 좋다. 또한, 가스 도입부(14)와 가스 도입부(15)를 단일한 샤워 헤드로 설치해도 좋다.
또한, 처리 용기(1)의 측벽(1b)에는, 플라즈마 CVD 장치(100)와, 이것에 인접하는 반송실(도시하지 않음)과의 사이에서, 웨이퍼(W)의 반입출을 행하기 위한 반입출구(16)와, 이 반입출구(16)를 개폐하는 게이트 밸브(17)가 설치되어 있다.
가스 공급 기구(18)는, 예를 들면 질소 가스(N2) 공급원(19a), 산소 함유 가스(O 함유 가스) 공급원(19b), 실리콘 함유 가스(Si 함유 가스) 공급원(19c), 불활성 가스 공급원(19d) 및 클리닝 가스 공급원(19e)을 갖고 있다. 질소 가스(N2) 공급원(19a) 및 산소 함유 가스 공급원(19b)은, 상단의 가스 도입부(14)에 접속되어 있다. 또한, 실리콘 함유 가스 공급원(19c), 불활성 가스 공급원(19d) 및 클리닝 가스 공급원(19e)은, 하단의 가스 도입부(15)에 접속되어 있다. 클리닝 가스 공급원(19e)은, 처리 용기(1) 내에 부착된 불필요한 막을 클리닝할 때에 사용된다. 또한, 가스 공급 기구(18)는, 예를 들면 상기 이외의 도시하지 않은 가스 공급원으로서 처리 용기(1) 내 분위기를 치환할 때에 이용하는 퍼지 가스 공급원 등을 갖고 있어도 좋다.
본 발명에서는, 질소 가스(N2)를 이용한다. 질소 가스(N2)는, 그의 분자 중에 수소를 함유하지 않기 때문에, 본 발명에 있어서 바람직하게 사용할 수 있다. 또한, Si 함유 가스로서는, 테트라클로로실란(SiCl4) 또는 헥사클로로디실란(Si2Cl6) 등의 Si 원자와 Cl 원자로 이루어지는 화합물(SinCl2n +2)의 가스를 이용한다. SiCl4, Si2Cl6 및 Si3Cl8은, 분자 중에 수소를 함유하지 않기 때문에, 본 발명에 있어서 바람직하게 사용할 수 있다. 또한, 산소 함유 가스로서는, 예를 들면 O2, NO, N2O 등을 이용할 수 있다. 또한, 불활성 가스로서는, 예를 들면 희(希)가스를 이용할 수 있다. 희가스는, 플라즈마 여기용 가스로서 안정된 플라즈마의 생성에 도움이 되는 것으로, 예를 들면 Ar 가스, Kr 가스, Xe 가스, He 가스 등을 첨가하여 이용할 수 있다. 또한, 희가스를, SiCl4 등의 Si 함유 가스를 공급하기 위한 캐리어 가스로서 이용하는 것도 가능하다.
질소 가스(N2) 또는 산소 함유 가스는, 가스 공급 기구(18)의 질소 가스(N2) 공급원(19a) 또는 산소 함유 가스 공급원(19b)으로부터, 가스 라인(20a, 20b)을 통하여 가스 도입부(14)에 도달하고, 가스 도입공(도시하지 않음)으로부터 처리 용기(1) 내에 도입된다. 한편, 실리콘 함유 가스, 불활성 가스 및 클리닝 가스는, 실리콘 함유 가스 공급원(19c), 불활성 가스 공급원(19d), 클리닝 가스 공급원(19e)으로부터, 각각 가스 라인(20c∼20e)을 통하여 가스 도입부(15)에 도달하고, 가스 도입부(15)의 가스 도입공(도시하지 않음)으로부터 처리 용기(1) 내에 도입된다. 각 가스 공급원에 접속하는 각각의 가스 라인(20a∼20e)에는, 매스플로우 컨트롤러(21a∼21e) 및 그의 전후의 개폐 밸브(22a∼22e)가 설치되어 있다. 이러한 가스 공급 기구(18)의 구성에 의해, 공급되는 가스의 전환이나 유량 등의 제어를 할 수 있게 되어 있다. 또한, Ar 등의 플라즈마 여기용의 희가스는 임의의 가스이며, 반드시 처리 가스와 동시에 공급할 필요는 없지만, 플라즈마를 안정화시키는 관점에서 첨가하는 것이 바람직하다.
배기 기구로서의 배기 장치(24)는, 터보 분자 펌프 등의 고속 진공 펌프를 구비하고 있다. 상기와 같이, 배기 장치(24)는, 배기관(12)을 통하여 처리 용기(1)의 배기실(11)에 접속되어 있다. 이 배기 장치(24)를 작동시킴으로써, 처리 용기(1) 내의 가스는, 배기실(11)의 공간(11a) 내로 균일하게 흐르고, 이어서 공간(11a)으로부터 배기관(12)을 통하여 외부로 배기된다. 이에 따라, 처리 용기(1) 내를, 예를 들면 0.133Pa까지 고속으로 감압하는 것이 가능해져 있다.
다음으로, 마이크로파 도입 기구(27)의 구성에 대해서 설명한다. 마이크로파 도입 기구(27)는, 주요한 구성으로서, 투과판(28), 평면 안테나(31), 지파재(遲波材; 33), 도전성 커버 부재(34), 도파관(37) 및 마이크로파 발생 장치(39)를 구비하고 있다.
마이크로파를 투과하는 투과판(28)은, 플레이트(13)에 있어서 내주측으로 장출(張出)한 지지부(13a) 상에 구비되어 있다. 투과판(28)은, 유전체, 예를 들면 석영이나 Al2O3, AlN 등의 세라믹으로 구성되어 있다. 이 투과판(28)과 지지부(13a)와의 사이는, 시일 부재(29)를 통하여 기밀하게 시일되어 있다. 따라서, 처리 용기(1) 내는 기밀하게 유지된다.
평면 안테나(31)는, 투과판(28)의 상방에 있어서, 재치대(2)와 대향하도록 설치되어 있다. 평면 안테나(31)는, 원판 형상을 이루고 있다. 또한, 평면 안테나(31)의 형상은, 원판 형상으로 한정하지 않고, 예를 들면 사각판 형상이라도 좋다. 이 평면 안테나(31)는, 플레이트(13)의 상단에 계지(engagement)되어 있다.
평면 안테나(31)는, 예를 들면 표면이 금 또는 은도금된 구리판, 니켈판, SUS판 또는 알루미늄판으로 구성되어 있다. 평면 안테나(31)는, 마이크로파를 방사하는 다수의 슬롯 형상의 마이크로파 방사공(32)을 갖고 있다. 마이크로파 방사공(32)은, 소정의 패턴으로 평면 안테나(31)를 관통하여 형성되어 있다.
개개의 마이크로파 방사공(32)은, 예를 들면 도 2에 나타내는 바와 같이, 가늘고 긴 장방형 형상(슬롯 형상)을 이루고, 인접하는 2개의 마이크로파 방사공이 쌍을 이루고 있다. 그리고, 전형적으로는 인접하는 마이크로파 방사공(32)이, 예를 들면 「T」자 형상, 「L」자 형상 또는 「V」자 형상으로 배치되어 있다. 또한, 이와 같이 소정의 형상(예를 들면, T자 형상)으로 조합하여 배치된 마이크로파 방사공(32)은, 또한 전체적으로 동심원 형상으로 배치되어 있다.
마이크로파 방사공(32)의 길이나 배열 간격은, 마이크로파의 파장(λg)에 따라서 결정된다. 예를 들면, 마이크로파 방사공(32)의 간격은, λg/4로부터 λg가 되도록 배치된다. 도 2에 있어서는, 동심원 형상으로 형성된 인접하는 마이크로파 방사공(32)끼리의 간격을 Δr로 나타내고 있다. 또한, 마이크로파 방사공(32)의 형상은, 원형 형상, 원호 형상 등의 다른 형상이라도 좋다. 또한, 마이크로파 방사공(32)의 배치 형태는 특별히 한정되지 않고, 동심원 형상 외에, 예를 들면, 나선 형상, 방사 형상 등으로 배치할 수도 있다.
평면 안테나(31)의 상면에는, 진공보다도 큰 유전율을 갖는 지파재(33)가 설치되어 있다. 이 지파재(33)는, 진공 중에서는 마이크로파의 파장이 길어지는 점에서, 마이크로파의 파장을 짧게 하여 플라즈마를 조정하는 기능을 갖고 있다.
또한, 평면 안테나(31)와 투과판(28)과의 사이, 또한, 지파재(33)와 평면 안테나(31)와의 사이는, 각각 접촉시키거나 떨어뜨려도 좋지만, 접촉시키는 것이 바람직하다.
처리 용기(1)의 상부에는, 이들 평면 안테나(31) 및 지파재(33)를 덮도록, 도전성 커버 부재(34)가 설치되어 있다. 도전성 커버 부재(34)는, 예를 들면 알루미늄이나 스테인리스강 등의 금속 재료에 의해 형성되어 있다. 플레이트(13)의 상단과 도전성 커버 부재(34)는, 시일 부재(35)에 의해 시일되어 있다. 도전성 커버 부재(34)의 내부에는, 냉각수 유로(34a)가 형성되어 있다. 이 냉각수 유로(34a)에 냉각수를 통류(通流)시킴으로써, 도전성 커버 부재(34), 지파재(33), 평면 안테나(31) 및 투과판(28)을 냉각할 수 있게 되어 있다. 또한, 도전성 커버 부재(34)는 접지되어 있다.
도전성 커버 부재(34)의 상벽(천정부) 중앙에는, 개구부(36)가 형성되어 있고, 이 개구부(36)에는 도파관(37)이 접속되어 있다. 도파관(37)의 타단측은, 매칭 회로(38)를 통하여 마이크로파를 발생시키는 마이크로파 발생 장치(39)가 접속되어 있다.
도파관(37)은, 상기 도전성 커버 부재(34)의 개구부(36)로부터 상방으로 연출(延出)되는 단면(斷面) 원형 형상의 동축 도파관(37a)과, 이 동축 도파관(37a)의 상단부에 접속된 수평 방향으로 연장되는 직사각형 도파관(37b)을 갖고 있다.
동축 도파관(37a)의 중심에는 내도체(41)가 연재(extension)되어 있다. 이 내도체(41)는, 그의 하단부에 있어서 평면 안테나(31)의 중심에 접속 고정되어 있다. 이러한 구조에 의해, 마이크로파는, 동축 도파관(37a)의 내도체(41)를 통하여 평면 안테나(31)에 방사 형상으로 효율 좋고 균일하게 전파된다.
이상과 같은 구성의 마이크로파 도입 기구(27)에 의해, 마이크로파 발생 장치(39)에서 발생한 마이크로파가 도파관(37)을 통하여 평면 안테나(31)로 전파되고, 이어서 투과판(28)을 통하여 처리 용기(1) 내에 도입된다. 또한, 마이크로파의 주파수로서는, 예를 들면 2.45GHz가 바람직하게 이용되고, 그 외에 8.35GHz, 1.98GHz 등을 이용할 수도 있다.
플라즈마 CVD 장치(100)의 각 구성부는, 제어부(50)에 접속되어 제어되는 구성으로 되어 있다. 제어부(50)는, 컴퓨터를 갖고 있으며, 예를 들면 도 3에 나타낸 바와 같이, CPU를 구비한 프로세스 컨트롤러(51)와, 이 프로세스 컨트롤러(51)에 접속된 유저 인터페이스(52) 및 기억부(53)를 구비하고 있다. 프로세스 컨트롤러(51)는, 플라즈마 CVD 장치(100)에 있어서, 예를 들면 온도, 압력, 가스 유량, 마이크로파 출력 등의 프로세스 조건에 관계되는 각 구성부(예를 들면, 히터 전원(5a), 가스 공급 기구(18), 배기 장치(24), 마이크로파 발생 장치(39) 등)를 통괄하여 제어하는 제어 수단이다.
유저 인터페이스(52)는, 공정 관리자가 플라즈마 CVD 장치(100)를 관리하기 위해 커맨드의 입력 조작 등을 행하는 키보드나, 플라즈마 CVD 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등을 갖고 있다. 또한, 기억부(53)에는, 플라즈마 CVD 장치(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(51)의 제어로 실현하기 위한 제어 프로그램(소프트웨어)이나 처리 조건 데이터 등이 기록된 레시피가 보존되어 있다.
그리고, 필요에 따라서, 유저 인터페이스(52)로부터의 지시 등으로 임의의 레시피를 기억부(53)로부터 호출하여 프로세스 컨트롤러(51)에 실행시킴으로써, 프로세스 컨트롤러(51)의 제어하, 플라즈마 CVD 장치(100)의 처리 용기(1) 내에서 원하는 처리가 행해진다. 또한, 상기 제어 프로그램이나 처리 조건 데이터 등의 레시피는, 컴퓨터 판독 가능한 기억 매체, 예를 들면 CD-ROM, 하드 디스크, 플렉시블 디스크, 플래시 메모리, DVD, 블루레이 디스크 등에 격납된 상태의 것을 이용하거나, 혹은, 다른 장치로부터, 예를 들면 전용 회선을 통하여 수시로 전송시켜 온라인으로 이용하거나 하는 것도 가능하다.
다음으로, RLSA 방식의 플라즈마 CVD 장치(100)를 이용한 플라즈마 CVD법에 의한 질화 산화 규소막의 퇴적 처리에 대해서 설명한다. 우선, 게이트 밸브(17)를 열림으로 하고 반입출구(16)로부터 웨이퍼(W)를 처리 용기(1) 내에 반입하고, 재치대(2) 상에 올려놓는다. 다음으로, 처리 용기(1) 내를 감압 배기하면서, 가스 공급 기구(18)의 질소 가스(N2) 공급원(19a), 산소 함유 가스 공급원(19b), 실리콘 함유 가스 공급원(19c) 및 불활성 가스 공급원(19d)으로부터, 질소 가스(N2), 산소 함유 가스, Si 함유 가스 및 필요에 따라서 불활성 가스를 소정의 유량으로 각각 가스 도입부(14, 15)를 통하여 처리 용기(1) 내에 도입한다. 그리고, 처리 용기(1) 내를 소정의 압력으로 설정한다. 이때의 조건에 대해서는 후술한다.
다음으로, 마이크로파 발생 장치(39)에서 발생시킨 소정 주파수, 예를 들면 2.45GHz의 마이크로파를, 매칭 회로(38)를 통하여 도파관(37)으로 인도한다. 도파관(37)으로 인도된 마이크로파는, 직사각형 도파관(37b) 및 동축 도파관(37a)을 순차로 통과하여, 내도체(41)를 통하여 평면 안테나(31)에 공급된다. 마이크로파는, 동축 도파관(37a)으로부터 평면 안테나(31)를 향하여 방사 형상으로 전반해 간다. 그리고, 마이크로파는, 평면 안테나(31)의 슬롯 형상의 마이크로파 방사공(32)으로부터 투과판(28)을 통하여 처리 용기(1) 내에 있어서의 웨이퍼(W)의 상방 공간으로 방사된다.
평면 안테나(31)로부터 투과판(28)을 투과하여 처리 용기(1)로 방사된 마이크로파에 의해, 처리 용기(1) 내에서 전자계가 형성되고, 질소 가스(N2), SiCl4 가스 등의 Si 및 Cl만을 함유하는 가스 및, 산소 함유 가스가 각각 플라즈마화된다. 그리고, 플라즈마 중에서 원료 가스의 해리가 효율적으로 진행되어, SiCl3, SiCl2, SiCl, Si, O, N 등의 활성종의 반응에 의해, 질화 산화 규소(SiON)의 박막이 퇴적된다. 기판에 질화 산화 규소막이 형성된 후, 챔버 내에 부착된 질화 산화 규소막은, 클리닝 가스로서 ClF3 가스를 챔버 내에 공급하여, 100∼500℃, 바람직하게는 200∼300℃의 열에 의해 클리닝하여 제거된다. 또한, 클리닝 가스로서, NF3를 이용하는 경우, 실온∼300℃에서 플라즈마를 생성하여 행해진다.
이상의 조건은, 제어부(50)의 기억부(53)에 레시피로서 보존되어 있다. 그리고, 프로세스 컨트롤러(51)가 그 레시피를 읽어내어 플라즈마 CVD 장치(100)의 각 구성부, 예를 들면 히터 전원(5a), 가스 공급 기구(18), 배기 장치(24), 마이크로파 발생 장치(39) 등으로 제어 신호를 송출함으로써, 원하는 조건에서의 플라즈마 CVD 처리가 실현된다.
도 4는, 플라즈마 CVD 장치(100)에 있어서 행해지는 질화 산화 규소막의 제조 공정을 나타낸 공정도이다. 도 4의 (a)에 나타낸 바와 같이, 임의의 하지(base)층(예를 들면, Si 기판)(60)의 위에, 플라즈마 CVD 장치(100)를 사용하여 플라즈마 CVD 처리를 행한다. 이 플라즈마 CVD 처리에서는, Si 및 Cl만을 함유하는 가스로서 SiCl4 가스, 질소 가스(N2), 산소 함유 가스로서의 O2 가스를 포함하는 처리 가스를 이용하여, 이하의 조건에서 행한다.
처리 압력은, 0.1Pa 이상 6.7Pa 이하의 범위 내, 바람직하게는 0.1Pa 이상 4Pa 이하의 범위 내로 설정한다. 처리 압력은 낮을수록 좋고, 상기 범위의 하한치 0.1Pa은, 장치상의 제약(고(高)진공도의 한계)에 기초하여 설정한 값이다. 처리 압력이 6.7Pa을 초과하면, SiCl4 가스의 해리가 진행되지 않아, 충분한 성막을 할 수 없기 때문에 바람직하지 않다.
또한, 합계 가스 유량에 대하여, 실리콘 함유 가스의 유량 비율(예를 들면, SiCl4 가스/합계 가스 유량의 백분율)은 0.06％ 이상 2％ 이하로 하는 것이 바람직하다. 또한, 실리콘 함유 가스의 유량은, 0.5mL/분(sccm) 이상 2mL/분(sccm) 이하로 설정하는 것이 바람직하다.
또한, 합계 가스 유량에 대하여, 질소 가스(N2) 유량의 비율(예를 들면, N2 가스/합계 가스 유량의 백분율)을 32％ 이상 99.8％ 이하로 하는 것이 바람직하다. 질소 가스(N2)의 유량은, 100mL/분(sccm) 이상 1000mL/분(sccm) 이하로, 300mL/분(sccm) 이상 1000mL/분(sccm) 이하가 바람직하고, 300mL/분(sccm) 이상 600mL/분(sccm) 이하로 설정하는 것이 보다 바람직하다.
또한, 합계 가스 유량에 대하여, 산소 함유 가스 유량의 비율(예를 들면, O2 가스/합계 가스 유량의 백분율)을 0.1％ 이상 10％ 이하로 하는 것이 바람직하고, 0.2％ 이상 5％ 이하가 보다 바람직하다. 산소 함유 가스의 유량은, 1mL/분(sccm) 이상 10mL/분(sccm) 이하가 바람직하고, 2mL/분(sccm) 이상 10mL/분(sccm) 이하로 설정하는 것이 보다 바람직하다.
또한, 불활성 가스는, 첨가하는 경우, 질소 가스 유량 이하로 공급하는 것이 바람직하다. 합계 가스 유량에 대하여, 불활성 가스의 유량비(예를 들면, Ar 가스/합계 가스 유량)를 0％ 이상 66％ 이하로 하는 것이 바람직하다. 불활성 가스의 유량은, 0mL/분(sccm) 이상 200mL/분(sccm) 이하로 설정하는 것이 바람직하다.
또한, 플라즈마 CVD 처리의 처리 온도는, 재치대(2)의 온도를 300℃ 이상, 바람직하게는 400℃ 이상 600℃ 이하의 범위 내에서, 400℃ 이상 550℃ 이하의 범위 내로 설정하면 보다 바람직하다.
또한, 플라즈마 CVD 장치(100)에 있어서의 마이크로파 출력은, 투과판(28)의 면적당 파워 밀도로서 0.25∼2.56W/㎠의 범위 내로 하는 것이 바람직하다. 보다 바람직하게는, 0.75∼2.56W/㎠이다. 마이크로파 출력은, 예를 들면 500∼5000W의 범위 내에서, 1500∼5000W가 보다 바람직한 범위에서, 목적에 따라서 상기 범위 내의 파워 밀도가 되도록 선택할 수 있다.
상기 플라즈마 CVD에 의해, 도 4의 (b)에 나타낸 바와 같이, N2/SiCl4/O2 가스의 플라즈마가 형성되어, 질화 산화 규소막(SiON)(70)을 퇴적할 수 있다. 플라즈마 CVD 장치(100)를 사용함으로써, 예를 들면 2nm∼50nm의 범위 내, 바람직하게는 2nm∼10nm 범위 내의 막두께로 질화 산화 규소막을 형성할 수 있기 때문에 유리하다.
이상과 같이 하여 얻어지는 질화 산화 규소막(70)은, 절연성이 우수하고, 성막 원료 유래의 수소 원자(H)를 함유하지 않는다. 즉, 질화 산화 규소막(70)은, 수소 함유량이 매우 적은 절연막이다. 따라서, 수소에 의한 디바이스로의 악영향(예를 들면, NBTI 등)이 방지되어, 디바이스의 신뢰성을 높일 수 있다. 그 때문에, 본 발명 방법에 의해 형성되는 질화 산화 규소막(70)은, 예를 들면 반도체 메모리 장치의 게이트 절연막(터널 절연막) 등의 높은 신뢰성이 요구되는 용도에 바람직하게 이용할 수 있다.
<작용>
본 발명의 질화 산화 규소막의 형성 방법에서는, 성막 원료로서 질소 함유 가스와, 실리콘 원자와 염소 원자로 이루어지는 화합물의 가스(Si 함유 가스)와, 산소 함유 가스를 이용함으로써, 막 중에 포함되는 수소 원자(H)의 양이 매우 적은 질화 산화 규소막을 형성할 수 있다. 본 발명에서 사용하는 SiCl4 가스는, 플라즈마 중에서는 이하의 i)∼iv)에 나타내는 단계를 밟아 해리 반응이 진행되는 것으로 생각되고 있다.
i) SiCl4→SiCl3+Cl
ii) SiCl3→SiCl2+Cl+Cl
iii) SiCl2→SiCl+Cl+Cl+Cl
iv) SiCl→Si+Cl+Cl+Cl+Cl
[여기에서, Cl은 이온을 의미함]
종래의 플라즈마 CVD법에 이용하는 플라즈마와 같이 전자 온도가 높은 플라즈마 중에서는, 플라즈마의 높은 에너지에 의해 상기 i)∼iv)에 나타낸 해리 반응이 진행되기 쉬워, SiCl4 분자가 분리되어 고해리 상태가 되기 쉽다. 그 때문에, SiCl4 분자로부터, 에칭 작용을 갖는 활성종인 Cl 이온 등의 에천트가 다량으로 생성되서 에칭이 지배적이 되어, 질화 산화 규소막을 퇴적시킬 수 없었다. 그 때문에, SiCl4 가스는, 지금까지 공업적 규모로 실시되는 플라즈마 CVD의 성막 원료로서 사용된 경우는 없었다.
본 발명 방법에서 사용하는 플라즈마 CVD 장치(100)는, 복수의 슬롯(마이크로파 방사공(32))을 갖는 평면 안테나(31)에 의해 처리 용기(1) 내에 마이크로파를 도입하여 플라즈마를 생성하는 구성에 의해, 저전자 온도의 플라즈마를 형성할 수 있다. 그 때문에, 플라즈마 CVD 장치(100)를 이용하여, 처리 압력과, 처리 가스의 유량을 상기 범위로 제어함으로써, 성막 원료로서 SiCl4 가스를 이용해도 플라즈마의 에너지는 낮기 때문에, 해리는 SiCl3, SiCl2에 머무르는 비율이 많아 저해리 상태가 유지되어, 성막이 지배적이 된다. 즉, 저전자 온도·저에너지의 플라즈마에 의해 SiCl4 분자의 해리가, 상기 i) 또는 ii)의 단계까지로 억제되어, 성막에 악영향을 주는 상기 에천트(Cl 이온 등)의 형성을 억제할 수 있기 때문에, 성막이 지배적이 된다.
또한, 본 발명 방법에 의한 플라즈마는, 저전자 온도로, 또한 전자 밀도를 고농도로 할 수 있기 때문에, SiCl4 가스의 해리가 용이하여, SiCl3 이온이 많이 생성되고, 또한, 결합 에너지가 높은 질소 가스(N2)도 고농도 플라즈마 내에서 해리되어 N 이온이 된다. 그리고, 활성화된 산소를 포함하는 분위기 중에서 SiCl3 이온과 N 이온이 반응하여 SiON이 생성된다고 생각된다. 따라서, 질소 가스(N2)를 이용함으로써, 질화 산화 규소막을 성막하는 것이 가능하다. 따라서, SiCl4 가스를 원료로 하는 플라즈마 CVD를 이용하여, 이온의 막 중 대미지가 적고, 수소 함량이 매우 적은 양질인 질화 산화 규소막을 형성하는 것이 가능해졌다.
또한, 플라즈마 CVD 장치(100)는, 저전자 온도의 마일드한 플라즈마에 의해 처리 가스의 해리가 완만하게 행해지기 때문에, 질화 산화 규소막의 퇴적 속도(성막 레이트)를 컨트롤하기 쉽다는 특징이 있다. 따라서, 예를 들면 수 nm 정도의 박막에서 수십 nm 정도의 비교적 두꺼운 막두께까지, 막두께를 컨트롤하면서 성막을 행할 수 있다.
다음으로, 본 발명의 기초가 된 실험 데이터를 예로 들어, 플라즈마 CVD 처리의 매우 적합한 조건에 대해서 설명한다. 여기에서는, 플라즈마 CVD 장치(100)에 있어서, 처리 가스로서 SiCl4 가스, N2 가스, O2 가스 및 Ar 가스를 사용하여, 하기의 조건에서 실리콘 기판 상에 14nm의 막두께로 질화 산화 규소막을 형성했다. 이 질화 산화 규소막 중의, 24시간 경과 후에 있어서의 Si, O, N의 각 농도를, X선 광전자 분광(XPS) 분석에 의해 계측했다. XPS 분석의 결과를 도 5에 나타냈다.
또한, 형성된 질화 산화 규소막의 위에, 150nm의 막두께로 폴리실리콘층을 형성하고, 포토리소그래피 기술을 이용하여 패턴 형성을 행하여, 폴리실리콘 전극을 형성해서, MOS 구조의 트랜지스터를 제작했다. 이와 같이 질화 산화 규소막을 게이트 절연막으로서 이용한 MOS 구조의 트랜지스터에 대해서, 상법(常法)에 따라 게이트 리크 전류 측정을 행했다. 또한, 비교를 위해, 하기 조건의 LPCVD 및 열산화(WVG; 수증기 제너레이터를 사용하여, O2 및 H2를 연소시켜 수증기를 생성하여 공급하는 방법)에 의해 형성한 이산화 규소막에 대해서도, 마찬가지로 트랜지스터의 게이트 절연막으로서 적용하여, 게이트 리크 전류 측정을 행했다. 게이트 리크 전류의 측정 결과(I-V 커브)를 도 6에 나타냈다.
[플라즈마 CVD 조건]
처리 온도(재치대): 400℃
마이크로파 파워: 3kW(파워 밀도 1.53W/㎠; 투과판 면적당)
처리 압력; 2.7Pa
SiCl4 유량; 1mL/분(sccm)
N2 가스 유량; 450mL/분(sccm)
O2 가스 유량; 0(첨가하지 않음), 1, 2, 3, 4, 5 및 6mL/분(sccm)으로 변화시켰다.
Ar 가스 유량; 40mL/분(sccm)
[LPCVD 조건]
처리 온도: 780℃
처리 압력; 133Pa
SiH2Cl2 가스+NH3 가스; 100+1000mL/분(sccm)
[열산화 조건; WVG]
처리 온도: 950℃
처리 압력; 40kPa
수증기; O2/H2 유량=900/450mL/분(sccm)
도 5는, XPS 분석에 의해 SiON막 중의 Si 원자, O 원자 및 N 원자의 각 농도를 측정한 결과로, 횡축의 플라즈마 CVD에 있어서의 O2 유량과의 상관 관계를 조사한 그래프이다. 도 5로부터, 플라즈마 CVD에 있어서의 O2 유량을 증가시켜 가면, 반비례하여 N 농도는 감소하여 가는 것을 알 수 있다.
또한, 얻어진 SiON막은, 2차 이온 질량 분석(RBS-SIMS)에 의해 측정되는 막 중의 수소 원자 농도가 9.9×1020atoms/㎤ 이하였다. 또한, 이 SiON막은, 푸리에 환산 적외 분광 광도계(FT-IR)에 의한 측정에서 N-H 결합의 피크가 검출되지 않아, 막 중에 N-H 결합이 검출 하한 이하의 레벨인 것이 확인되었다.
또한, 도 6으로부터, 본 발명 방법에 의해 형성한 질화 산화 규소막은, 저전계측에서는, LPCVD나 열산화에 의한 SiO2막에 비하여 게이트 리크 전류가 많지만, 고전계측에서는, LPCVD나 열산화에 의한 SiO2막에 비하여 브레이크 다운하기 어려워, 게이트 리크 전류가 적은 것이 나타났다. 이 결과로부터, 본 발명 방법에 의해 형성한 질화 산화 규소막은, 절연성 및 내구성의 점에서 LPCVD법이나 열산화법으로 형성한 SiO2막보다도 우수한 것을 확인할 수 있었다.
또한, 도 6으로부터, 본 발명 방법에 의해 형성된 질화 산화 규소막(도 6의 곡선(a∼b))에서는, 막 중의 질소 농도가 낮아질수록 게이트 리크 전류가 저감되어 가는 것을 알 수 있었다. 따라서, 질화 산화 규소막의 전기적 특성(게이트 리크 전류 억제)을 향상시키기 위해서는, 플라즈마 CVD에 있어서, 합계 가스 유량에 대하여 산소 함유 가스 유량의 비(예를 들면 O2 가스/합계 가스 유량의 백분율)를 0.1％ 이상 10％ 이하가 바람직하고, 0.2％ 이상 5％ 이하로 하는 것이 보다 바람직한 것이 확인되었다.
이상과 같이, 본 발명의 질화 산화 규소막의 형성 방법에서는, SiCl4 가스와 질소 가스(N2)와 O2 가스와 Ar 가스를 포함하는 성막 가스를 이용하여, SiCl4 가스나 질소 가스(N2), O2 가스 등의 유량비와 처리 압력을 선택하여 플라즈마 CVD를 행함으로써, 웨이퍼(W) 상에, 양질이고, 막 중에 포함되는 수소 원자가 매우 적은 질화 산화 규소막을 제조할 수 있다. 이와 같이 하여 형성되는 질화 산화 규소막은, 예를 들면, MOS형 반도체 메모리 장치의 게이트 절연막으로서 유리하게 이용할 수 있다.
본 발명 방법은, 예를 들면 MOS형 반도체 메모리 장치의 게이트 절연막으로서의 질화 산화 규소막의 형성에 적용할 수 있다. 이에 따라, 게이트 리크 전류가 적어, 전기적 특성이 우수한 MOS형 반도체 메모리 장치를 제조할 수 있다.
[반도체 메모리 장치의 제조로의 적용예]
다음으로, 도 7을 참조하면서, 본 실시 형태에 따른 질화 산화 규소막의 형성 방법을 반도체 메모리 장치의 제조 과정에 적용한 예에 대해서 설명한다. 도 7은, MOS형 반도체 메모리 장치(201)의 개략적인 구성을 나타내는 단면도이다. MOS형 반도체 메모리 장치(201)는, 반도체층으로서의 p형의 실리콘 기판(101)과, 이 p형의 실리콘 기판(101) 상에 적층 형성된 복수의 절연막과, 추가로 그의 위에 형성된 게이트 전극(103)을 갖고 있다. 실리콘 기판(101)과 게이트 전극(103)과의 사이에는, 제1 절연막(111)과, 제2 절연막(112)과, 제3 절연막(113)과, 제4 절연막(114)과, 제5 절연막(115)이 설치되어 있다. 이 중, 제2 절연막(112), 제3 절연막(113) 및 제4 절연막(114)은 모두 질화 규소막으로, 질화 규소막 적층체(102a)를 형성하고 있다.
또한, 실리콘 기판(101)에는, 게이트 전극(103)의 양측에 위치하도록, 표면으로부터 소정의 깊이로 n형 확산층인 제1 소스·드레인(104) 및 제2 소스·드레인(105)이 형성되고, 양자의 사이는 채널 형성 영역(106)으로 되어 있다. 또한, MOS형 반도체 메모리 장치(201)는, 반도체 기판 내에 형성된 p웰이나 p형 실리콘 층에 형성되어 있어도 좋다. 또한, 본 실시 형태는, n채널 MOS 디바이스를 예로 들어 설명을 행하지만, p채널 MOS 디바이스로 실시해도 상관없다. 따라서, 이하에 기재하는 본 실시 형태의 내용은, 모두 n채널 MOS 디바이스 및, p채널 MOS 디바이스에 적용할 수 있다.
제1 절연막(111)은 게이트 절연막(터널 절연막)으로, 실리콘 기판(101)의 표면에 플라즈마 CVD 장치(100)로 형성된 막 중의 수소 농도가 9.9×1020atoms/㎤ 이하로 매우 적은, 질화 산화 규소막(SiON막)이다. 제1 절연막(111)의 막두께는, 예를 들면 2nm∼10nm의 범위 내가 바람직하고, 4nm∼7nm의 범위 내가 보다 바람직하다.
질화 규소막 적층체(102a)를 구성하는 제2 절연막(112)은, 제1 절연막(111) 상에 형성된 질화 규소막(SiN막; 여기에서, Si와 N과의 조성비는 반드시 화학 양론적으로 결정되지 않고, 성막 조건에 따라 상이한 값을 취함. 이하, 동일함)이다. 제2 절연막(112)의 막두께는, 예를 들면 2nm∼20nm의 범위 내가 바람직하고, 3nm∼5nm의 범위 내가 보다 바람직하다.
제3 절연막(113)은, 제2 절연막(112) 상에 형성된 질화 규소막(SiN막)이다. 제3 절연막(113)의 막두께는, 예를 들면 2nm∼30nm의 범위 내가 바람직하고, 4nm∼10nm의 범위 내가 보다 바람직하다.
제4 절연막(114)은, 제3 절연막(113) 상에 형성된 질화 규소막(SiN막)이다. 이 제4 절연막(114)은, 예를 들면 제2 절연막(112)과 동일한 막두께를 갖고 있다.
제5 절연막(115)은, 제4 절연막(114) 상에, 예를 들면 CVD법에 의해 퇴적시킨 이산화 규소막(SiO2막)이다. 이 제5 절연막(115)은, 전극(103)과 제4 절연막(114)과의 사이에서 블록층(배리어층)으로서 기능한다. 제5 절연막(115)의 막두께는, 예를 들면 2nm∼30nm의 범위 내가 바람직하고, 5nm∼8nm의 범위 내가 보다 바람직하다.
게이트 전극(103)은, 예를 들면 CVD법에 의해 성막된 다결정 실리콘막으로 이루어지고, 컨트롤 게이트(CG) 전극으로서 기능한다. 또한, 게이트 전극(103)은, 예를 들면 W, Ti, Ta, Cu, Al, Au, Pt 등의 금속을 포함하는 막이라도 좋다. 게이트 전극(103)은, 단층으로 한정하지 않고, 게이트 전극(103)의 비(比)저항을 낮춰, MOS형 반도체 메모리 장치(201)의 동작 속도를 고속화하는 목적에서, 예를 들면 텅스텐, 몰리브덴, 탄탈, 티탄, 백금, 그들의 실리사이드, 나이트라이드, 합금 등을 포함하는 적층 구조로 할 수도 있다. 게이트 전극(103)은, 도시하지 않은 배선층에 접속되어 있다.
또한, MOS형 반도체 메모리 장치(201)에 있어서, 제2 절연막(112), 제3 절연막(113) 및 제4 절연막(114)에 의해 구성되는 질화 규소막 적층체(102a)는, 주로 전하를 축적하는 전하 축적 영역이다.
여기에서는 대표적인 순서를 예로 들어, 본 발명 방법을 MOS형 반도체 메모리 장치(201)의 제조에 적용한 예에 대해서 설명을 행한다. 우선, LOCOS(Local Oxidationof Silicon)법이나 STI(Shallow Trench Isolation)법 등의 수법으로 소자 분리막(도시하지 않음)이 형성된 실리콘 기판(101)을 준비하고, 그의 표면에, 본 발명 방법에 의해 제1 절연막(111)으로서의 SiON막을 형성한다. 즉, 플라즈마 CVD 장치(100)에 있어서 처리 가스로서 SiCl4와 N2와 O2와 Ar을 이용하여, 상기의 압력 및 가스 유량 비율로 설정하여 플라즈마 CVD를 행하여 실리콘 기판(101) 상에, 막 중의 수소 농도가 9.9×1020atoms/㎤ 이하로 매우 적은, SiON막을 퇴적시킨다.
다음으로, 제1 절연막(111)의 위에, 예를 들면 플라즈마 CVD법에 의해 제2 절연막(112), 제3 절연막(113) 및 제4 절연막(114)을 순차로 형성한다.
다음으로, 제4 절연막(114)의 위에, 제5 절연막(115)을 형성한다. 이 제5 절연막(115)은, 예를 들면 CVD법에 의해 형성할 수 있다. 또한, 제5 절연막(115)의 위에, 예를 들면 CVD법에 의해 폴리실리콘층이나 금속층, 혹은 금속 실리사이드층 등을 성막하여 게이트 전극(103)이 되는 금속막을 형성한다.
다음으로, 포토리소그래피 기술을 이용하여, 패턴 형성한 레지스트를 마스크로 하여, 상기 금속막, 제5 절연막(115)∼제1 절연막(111)을 에칭함으로써, 패턴 형성된 게이트 전극(103)과 복수의 절연막을 갖는 게이트 적층 구조체가 얻어진다. 다음으로, 게이트 적층 구조체의 양측에 인접하는 실리콘 표면에 n형 불순물을 고농도로 이온 주입하여, 제1 소스·드레인(104) 및 제2 소스·드레인(105)을 형성한다. 이와 같이 하여, 도 7에 나타낸 구조의 MOS형 반도체 메모리 장치(201)를 제조할 수 있다. 막 중에 포함되는 수소 원자의 양이 매우 적은 SiON막을 제1 절연막(111)으로서 이용하여 제조한 MOS형 반도체 메모리(201)는, 매우 신뢰성이 높아 안정적인 구동이 가능하다.
또한, 도 7에서는, 질화 규소막 적층체(102a)로서, 제2 절연막(112)∼제4 절연막(114)으로 이루어지는 3층을 갖는 경우를 예로 들었지만, 본 발명 방법은, 질화 규소막이 2층 또는 4층 이상 적층된 질화 규소막 적층체를 갖는 MOS형 반도체 메모리 장치를 제조하는 경우에도 적용할 수 있다.
이상, 본 발명의 실시 형태를 서술했지만, 본 발명은 상기 실시 형태로 제한되는 것은 아니며, 여러 가지 변형이 가능하다. 예를 들면, 본 발명 방법에 의해 형성된 질화 산화 규소막은, MOS형 반도체 메모리 장치의 게이트 절연막 이외에도, 예를 들면 트랜지스터의 게이트 절연막 등의 용도에 바람직하게 이용할 수 있다.
1 : 처리 용기
2 : 재치대
3 : 지지 부재
5 : 히터
12 : 배기관
14, 15 : 가스 도입부
16 : 반입출구
17 : 게이트 밸브
18 : 가스 공급 기구
19a : 질소 가스(N2) 공급원
19b : 산소 함유 가스 공급원
19c : 실리콘 함유 가스 공급원
19d : 불활성 가스 공급원
24 : 배기 장치
27 : 마이크로파 도입 기구
28 : 투과판
29 : 시일 부재
31 : 평면 안테나
32 : 마이크로파 방사공
37 : 도파관
39 : 마이크로파 발생 장치
50 : 제어부
100 : 플라즈마 CVD 장치
101 : 실리콘 기판
102a : 질화 규소막 적층체
103 : 게이트 전극
104 : 제1 소스·드레인
105 : 제2 소스·드레인
111 : 제1 절연막
112 : 제2 절연막
113 : 제3 절연막
114 : 제4 절연막
115 : 제5 절연막
201 : MOS형 반도체 메모리 장치
W : 반도체 웨이퍼(기판)

Claims (9)

  1. 복수의 구멍을 갖는 평면 안테나에 의해 처리 용기 내에 마이크로파를 도입하여 플라즈마를 생성해서 성막을 행하는 플라즈마 CVD 장치에 있어서, 플라즈마 CVD법에 의해 피(被)처리체 상에 질화 산화 규소막을 형성하는 질화 산화 규소막의 형성 방법으로서,
    상기 처리 용기 내의 압력을 0.1Pa 이상 6.7Pa 이하의 범위 내로 설정하고, 실리콘 원자와 염소 원자로 이루어지는 화합물의 가스와 질소 가스와 산소 가스를 포함하는 처리 가스를 이용하여, 플라즈마 CVD를 행함으로써, 2차 이온 질량 분석(SIMS)에 의해 측정되는 막 중의 수소 원자 농도가 9.9×1020atoms/㎤ 이하인 질화 산화 규소막을 형성하는 공정을 구비하고 있는 것을 특징으로 하는 질화 산화 규소막의 형성 방법.
  2. 제1항에 있어서,
    전체 처리 가스에 대한 상기 산소 가스의 유량 비율이 0.1％ 이상 10％ 이하의 범위 내인 것을 특징으로 하는 질화 산화 규소막의 형성 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 질화 산화 규소막은, 푸리에 변환 적외 분광 광도계(FT-IR)에 의한 측정에서 N-H 결합의 피크가 검출되지 않는 것을 특징으로 하는 질화 산화 규소막의 형성 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 실리콘 원자와 염소 원자로 이루어지는 화합물이 4염화 규소(SiCl4)인 것을 특징으로 하는 질화 산화 규소막의 형성 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    전체 처리 가스에 대한 상기 실리콘 원자와 염소 원자로 이루어지는 화합물의 가스의 유량 비율이 0.06％ 이상 2％ 이하의 범위 내인 것을 특징으로 하는 질화 산화 규소막의 형성 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    전체 처리 가스에 대한 상기 질소 가스의 유량 비율이 32％ 이상 99.8％ 이하의 범위 내인 것을 특징으로 하는 질화 산화 규소막의 형성 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 기재된 질화 산화 규소막의 형성 방법에 의해 형성된 질화 산화 규소막.
  8. 컴퓨터 상에서 동작하는 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체로서,
    상기 제어 프로그램은, 실행시에,
    복수의 구멍을 갖는 평면 안테나에 의해 처리 용기 내에 마이크로파를 도입하여 플라즈마를 생성해서 성막을 행하는 플라즈마 CVD 장치에 있어서, 상기 처리 용기 내의 압력을 0.1Pa 이상 6.7Pa 이하의 범위 내로 설정하고, 실리콘 원자와 염소 원자로 이루어지는 화합물의 가스와 질소 가스와 산소 가스를 포함하는 처리 가스를 이용하여 플라즈마 CVD를 행함으로써, 2차 이온 질량 분석(SIMS)에 의해 측정되는 막 중의 수소 원자 농도가 9.9×1020atoms/㎤ 이하인 질화 산화 규소막을 형성하는 플라즈마 CVD가 행해지도록, 컴퓨터에 상기 플라즈마 CVD 장치를 제어시키는 것인 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체.
  9. 플라즈마 CVD법에 의해 피처리체 상에 질화 산화 규소막을 형성하는 플라즈마 CVD 장치로서,
    피처리체를 수용하는 상부에 개구를 갖는 처리 용기와,
    상기 처리 용기의 상기 개구를 막는 유전체 부재와,
    상기 유전체 부재 상에 설치되어, 상기 처리 용기 내에 마이크로파를 도입하기 위한 복수의 구멍을 갖는 평면 안테나와,
    상기 처리 용기 내에 처리 가스를 공급하는 가스 공급 기구에 접속하는 가스 도입부와,
    상기 처리 용기 내를 감압 배기하는 배기 기구와,
    상기 처리 용기 내에 있어서, 압력을 0.1Pa 이상 6.7Pa 이하의 범위 내로 설정하고, 상기 가스 공급 기구에 접속하는 가스 도입부로부터 실리콘 원자와 염소 원자로 이루어지는 화합물의 가스와 질소 가스와 산소 가스를 포함하는 처리 가스를 공급하여 플라즈마 CVD를 행함으로써, 2차 이온 질량 분석(SIMS)에 의해 측정되는 막 중의 수소 원자 농도가 9.9×1020atoms/㎤ 이하인 질화 산화 규소막을 형성하는 플라즈마 CVD가 행해지도록 제어하는 제어부를 구비한 것을 특징으로 하는 플라즈마 CVD 장치.
KR1020117007196A 2008-09-30 2009-09-29 질화 산화 규소막 및 그의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및, 플라즈마 ｃｖｄ 장치 KR20110055701A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008253933 2008-09-30
JPJP-P-2008-253933 2008-09-30

Publications (1)

Publication Number Publication Date
KR20110055701A true KR20110055701A (ko) 2011-05-25

Family

ID=42073642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117007196A KR20110055701A (ko) 2008-09-30 2009-09-29 질화 산화 규소막 및 그의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및, 플라즈마 ｃｖｄ 장치

Country Status (5)

Country Link
US (1) US20110189862A1 (ko)
JP (1) JPWO2010038888A1 (ko)
KR (1) KR20110055701A (ko)
TW (1) TW201026885A (ko)
WO (1) WO2010038888A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5665289B2 (ja) * 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5996736A (ja) * 1982-11-26 1984-06-04 Hitachi Ltd 半導体装置
JP2659193B2 (ja) * 1987-08-20 1997-09-30 日本電気株式会社 半導体装置
JPH0529301A (ja) * 1991-07-23 1993-02-05 Seiko Epson Corp Ｃｖｄ法
JPH07135208A (ja) * 1993-11-10 1995-05-23 Sony Corp 絶縁膜の形成方法
JP2000058483A (ja) * 1998-08-05 2000-02-25 Hitachi Ltd 半導体装置の製造方法
JP3148183B2 (ja) * 1998-08-31 2001-03-19 日本電気株式会社 半導体装置の製造方法
JP2002176053A (ja) * 2000-12-05 2002-06-21 Sony Corp 半導体装置の製造方法
JP3969081B2 (ja) * 2001-12-14 2007-08-29 東京エレクトロン株式会社 プラズマ処理装置
JP2005057133A (ja) * 2003-08-06 2005-03-03 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び基板処理装置
KR100743745B1 (ko) * 2004-01-13 2007-07-27 동경 엘렉트론 주식회사 반도체장치의 제조방법 및 성막시스템
JP4715207B2 (ja) * 2004-01-13 2011-07-06 東京エレクトロン株式会社 半導体装置の製造方法及び成膜システム
JP4434149B2 (ja) * 2006-01-16 2010-03-17 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体

Also Published As

Publication number Publication date
TW201026885A (en) 2010-07-16
US20110189862A1 (en) 2011-08-04
JPWO2010038888A1 (ja) 2012-03-01
WO2010038888A1 (ja) 2010-04-08

Similar Documents

Publication Publication Date Title
KR101250057B1 (ko) 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치
KR20110055700A (ko) 산화 규소막, 산화 규소막의 형성 방법 및, 플라즈마 ｃｖｄ 장치
TW201718923A (zh) 含鋁與氮之物質的選擇性沈積
JP2012506149A (ja) 低いエッチング速度の誘電体ライナを用いたギャップ充填の改善
KR20120093139A (ko) 붕소 막 인터페이스 엔지니어링
WO2007034871A1 (ja) 選択的プラズマ処理方法
TW201637067A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
KR20100014557A (ko) 질화 규소막의 형성 방법, 비휘발성 반도체 메모리 장치의 제조 방법, 비휘발성 반도체 메모리 장치 및 플라즈마 처리 장치
TW200952078A (en) Process for producing silicon nitride film, process for producing silicon nitride film laminate, computer-readable storage medium, and plasma cvd device
KR101254987B1 (ko) 질화 규소막의 성막 방법, 컴퓨터 판독 가능한 기억 매체, 플라즈마 ｃｖｄ 장치 및 반도체 메모리 장치
KR101254986B1 (ko) 질화 규소막 및 그의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및, 플라즈마 ｃｖｄ 장치
WO2010095330A1 (ja) シリコン酸化膜の成膜方法および半導体装置の製造方法
KR20110063790A (ko) 이산화 규소막 및 그의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및, 플라즈마 ｃｖｄ 장치
KR102092760B1 (ko) 층간 폴리실리콘 유전체 캡 및 그것을 형성하는 방법
JP2004039990A (ja) 被処理体の酸化方法
JP5264163B2 (ja) 絶縁膜の形成方法
KR20110055701A (ko) 질화 산화 규소막 및 그의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및, 플라즈마 ｃｖｄ 장치
JP2005302892A (ja) 半導体装置及びその製造方法
TW202240004A (zh) 高通量沈積方法
JP2009246210A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP2023065305A (ja) 成膜方法及び成膜システム
JP2009267391A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
WO2009123325A1 (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
KR20080013269A (ko) 반도체 소자 제조를 위한 박막형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application