CN113539806A - 电极的制造方法、电极及半导体器件 - Google Patents

电极的制造方法、电极及半导体器件 Download PDF

Info

Publication number
CN113539806A
CN113539806A CN202010296432.7A CN202010296432A CN113539806A CN 113539806 A CN113539806 A CN 113539806A CN 202010296432 A CN202010296432 A CN 202010296432A CN 113539806 A CN113539806 A CN 113539806A
Authority
CN
China
Prior art keywords
electrode
opening
etching
recess
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010296432.7A
Other languages
English (en)
Inventor
宋晰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dynax Semiconductor Inc
Original Assignee
Dynax Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dynax Semiconductor Inc filed Critical Dynax Semiconductor Inc
Priority to CN202010296432.7A priority Critical patent/CN113539806A/zh
Priority to PCT/CN2021/087442 priority patent/WO2021208997A1/zh
Publication of CN113539806A publication Critical patent/CN113539806A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种电极的制造方法、电极及半导体器件，涉及半导体制造技术领域，所述方法包括如下步骤：S1.在半导体层的表面上形成刻蚀层，在刻蚀层上得到刻蚀图形，其中，刻蚀图形包括位于刻蚀层远离半导体一侧表面并与半导体层的表面连通的第一开口；通过第一开口对半导体层的表面进行刻蚀，从而在半导体层的表面形成凹陷；S2.刻蚀所述凹陷上方对应的第一开口，对第一开口宽度方向的相对两侧边沿进行刻蚀，从而扩大所述第一开口的宽度；S3.通过所述第二开口向所述凹陷内填充金属原料，直到金属原料完全覆盖所述凹陷。从而可以做到在宽度方向上金属原料将凹陷完全覆盖，制备后的电极耐腐蚀性、电学性能可以得到提高。

Description

电极的制造方法、电极及半导体器件
技术领域
本发明涉及半导体制造技术领域，尤其是涉及一种电极的制造方法、电极及半导体器件。
背景技术
第三代半导体材料氮化镓由于具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等特点，且具有很强的自发和压电极化效应，相较于第一代半导体材料和第二代半导体材料更适合于制造高频、高压和耐高温的大功率电子器件，尤其是在射频和电源领域优势明显，已经成为目前的研究热点。
目前5G通信对于半导体器件的带宽和高频要求很高，而金属电极结构的设计和工艺流程与半导体器件的带宽和频率特性有密切的关系，金属电极制造工艺是氮化镓基电子器件的关键工艺之一，形成金属电极的质量会直接影响氮化镓半导体器件的电学性能。
现有技术中，在半导体层上加工出刻蚀层，刻蚀层上再加工出刻蚀图形，刻蚀图形上具有朝向半导体层的开口，通过该开口在半导体层上加工出凹陷，然后再通过该开口向凹陷蒸发金属原料上，但是蒸发后的金属原料相对于凹陷存在偏移，贴合不紧密，也就是说，固化后的金属原料并不能完全覆盖凹陷，会在凹陷的开口处形成缝隙，导致偏移，从而导致了金属电极的电学可靠性不高，耐腐蚀性能低，使用寿命低，使得形成的金属电极质量不能满足越来越高的半导体性能要求。
发明内容
本发明的目的在于提供一种电极的制造方法、电极及半导体器件，提供一种金属电极可靠性高、寿命高、性能稳定的金属电极和半导体器件，可以广泛用于射频微波、电源电子等领域，尤其适用第三代半导体器件的电极制作，可以有效提高氮化镓器件的可靠性和稳定性。本发明提供的电极制造方法、电极及半导体器件以缓解现有的金属原料电极制备过程中，金属原料偏移造成的金属原料无法完全覆盖凹陷，导致的电极的电学可靠性不高，耐腐蚀性能低，使用寿命低的技术问题。
第一方面，本发明实施例提供的一种电极的制造方法，所述电极的制造方法包括如下步骤：
S1.在半导体层的上表面上形成刻蚀层，对所述刻蚀层进行刻蚀得到刻蚀图形，其中，所述刻蚀图形包括位于所述刻蚀层远离所述半导体层的表面并与所述半导体层表面连通的第一开口；通过所述第一开口对半导体层的表面进行刻蚀，从而在所述半导体层靠近所述刻蚀层的表面形成凹陷；
S2.刻蚀所述凹陷上方对应的所述刻蚀层第一开口，对第一开口宽度方向的相对两侧边沿进行刻蚀，从而扩大所述第一开口的宽度形成第二开口；
S3.通过所述第二开口向所述凹陷内填充金属原料，直到金属原料完全覆盖所述凹陷。
进一步的，所述步骤S2中，所述第一开口的一侧边沿宽度扩大0.05um-0.5um。
进一步的，所述刻蚀图形还包括位于所述刻蚀层第一开口和所述凹陷之间的第三开口，所述第二开口宽度大于第一开口宽度且小于第三开口宽度。
进一步的，所述步骤S2中，利用等离子体刻蚀所述凹陷上方对应的第一开口形成第二开口。
进一步的，所述半导体层的材料为基于III-V族化合物的半导体材料。
进一步的，所述电极的制造方法包括：
步骤S4：剥离所述刻蚀层。
进一步的，所述电极的制造方法包括：
步骤S5：对所述凹陷上方堆积的金属原料进行退火处理。
第二方面，本发明实施例提供的一种电极，所述电极采用上述的电极的制造方法制备，所述电极一侧设置半导体层，所述半导体层靠近电极一侧设置凹陷，所述电极由金属原料在所述凹陷上填充而成，且所述电极的金属原料完全覆盖所述凹陷。
进一步的，所述凹陷的侧面与底面的夹角大于90度，且所述金属原料和所述凹陷在所述半导体层表面与所述凹陷交界处无缝隙。
第三方面，本发明实施例提供的一种半导体器件，所述半导体器件包括上述的电极。
本发明实施例提供的一种电极的制造方法，先在半导体层的上表面上形成刻蚀层，在刻蚀层上制备得到刻蚀图形，其中，所述刻蚀图形包括位于所述刻蚀层表面并与半导体层的表面连通的第一开口；通过所述第一开口对半导体层的表面进行刻蚀，从而在半导体层的表面形成凹陷，凹陷的轮廓尺寸与刻蚀层上的第一开口轮廓尺寸对应；然后，刻蚀所述凹陷上方对应的第一开口，对第一开口宽度方向的相对两侧边沿进行刻蚀，将第一开口的宽度扩大；再沿所述刻蚀层朝向半导体层方向，通过所述第二开口向所述凹陷内填充金属原料，通过上述步骤后可以在凹陷的上方堆叠金属原料，因为在填充金属原料前对刻蚀图形的第一开口进行了展宽，所以堆叠的金属原料覆盖的宽度要大于凹陷的宽度，从而可以做到在宽度方向上将凹陷完全覆盖，解决电极金属和凹槽边缘贴合不紧密的问题，制备后的电极耐腐蚀性、电学性能可以得到提高。
本发明实施例提供的一种电极，所述电极采用上述的电极的制造方法制备，该电极完全覆盖凹陷，电极金属与凹陷的接触面更大，以及在半导体层与凹陷的交界处贴合紧密，电极耐腐蚀性、电学性能可以得到提高。
本发明实施例提供的一种半导体器件，所述半导体器件包括上述的电极。因为本发明实施例提供的半导体器件引用了上述的电极，所以，本发明实施例提供的半导体器件也具备电极的优点。
本发明提供的电极制造方法、电极及半导体器件可以广泛用于射频微波、电源电子等领域。
附图说明
为了更清楚地说明本发明具体实施方式中的技术方案，下面将对具体实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的电极的制造方法的流程图；
图2为本发明实施例提供的一种电极的制造方法中经过步骤S1后的电极的截面图；
图3为本发明实施例提供的一种电极的制造方法中经过步骤S2后的电极的截面图；
图4为本发明实施例提供的一种电极的制造方法中经过步骤S3后的电极的截面图；
图5为本发明实施例提供的另一种电极的制造方法中经过步骤S1后的电极的截面图；
图6为本发明实施例提供的另一种电极的制造方法中经过步骤S2后的电极的截面图；
图7为本发明实施例提供的另一种电极的制造方法中经过步骤S3后的电极的截面图。
图标：100-衬底；200-半导体层；210-凹陷；300-刻蚀层；310-第一开口；320-第二开口；330-第三开口；400-金属原料。
具体实施方式
下面将结合实施例对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供的一种电极的制造方法，所述电极的制造方法包括如下步骤：
S1.在半导体层200的表面上形成刻蚀层300，对所述刻蚀层300进行刻蚀得到刻蚀图形，其中，所述刻蚀图形包括位于所述刻蚀层300远离所述半导体层200的表面并与所述半导体层200表面连通的第一开口310；通过所述第一开口310对半导体层200的表面进行刻蚀，从而在所述半导体层200靠近所述刻蚀层300的表面形成凹陷210。
可选地，刻蚀层300的材料可以为光刻胶，所述步骤S1中，通过对所述刻蚀层300进行曝光显影得到刻蚀图形。
具体的，如图1和图2所示，半导体层200位于衬底100的一侧，在半导体层200的表面上涂抹光刻胶，进而形成刻蚀层300，在刻蚀层300上通过曝光显影得到具有开口的刻蚀图形。所述刻蚀图形包括位于所述刻蚀层300远离所述半导体层200的表面并与半导体层200表面连通的第一开口310。通过所述第一开口310对半导体层200的上表面进行刻蚀，从而在半导体层200的上表面形成凹陷210，凹陷210的轮廓尺寸与刻蚀层300上的第一开口310轮廓尺寸对应。其中，本实施例中，刻蚀图形呈直筒型，在其他实施方式中，刻蚀图形还可以呈“凸”字型或者“土”字型。
S2.刻蚀所述凹陷210上方对应的第一开口310，对第一开口310宽度方向的相对两侧边沿进行刻蚀，从而扩大所述第一开口310的宽度形成第二开口320。
如图3所示，可以利用等离子体刻蚀所述第一开口310宽度方向的相对两侧边沿形成第二开口320，例如氧等离子体，将第一开口310的宽度扩大，一般的，第一开口310宽度方向的相对两侧边沿展宽的尺寸相同。
S3.通过所述第二开口320向所述凹陷210内填充金属原料400，直到金属原料400完全覆盖所述凹陷210。
如图4所示，沿所述刻蚀层300朝向半导体层200方向，通过所述第二开口320向所述凹陷210内填充金属原料400，金属原料会通过展宽后的第二开口320逐渐的堆叠在凹陷210内以及半导体层200的部分表面。通过上述步骤后可以在凹陷210的上方堆叠金属原料400，因为在填充金属原料400前对刻蚀图形的第一开口310进行了展宽，即第二开口320的宽度尺寸大于凹陷210的宽度尺寸，所以堆叠的金属原料400覆盖的宽度要大于凹陷210的宽度，有效避免金属原料和半导体层在凹槽边缘处贴合不紧密存在缝隙的问题，从而可以做到在宽度方向上将凹陷210完全覆盖，制备后的金属原料400电极耐腐蚀性、电学性能可以得到提高。
在所述步骤S2中，所述第一开口310扩展宽度会影响电极的接触电阻和电极稳定性，第一开口310的一侧边沿宽度扩大0.05-0.5um，形成第二开口320，那么与步骤S1中的第一开口310宽度相比，经过步骤S2后，所述第二开口320宽度比第一开口310宽度增加0.1-1um。经研究发现，通过宽度增加0.1-1um的第二开口320填充金属原料400可以有效避免金属原料和半导体层在凹槽边缘处贴合不紧密存在缝隙的问题，即使金属原料400在填充过程中发生了偏移，也可以使堆叠在凹陷210内的金属原料400在宽度方向上完全覆盖凹陷210，从而提高电极的电学性能。优选地，第一开口310的一侧边沿宽度扩大0.1-0.3um，更有利于在减小电极的接触电阻同时提高电极稳定性。
如图5-图7所示，在另外一种实施方式中，所述刻蚀图形呈“凸”字型，刻蚀图形中靠近半导体层200的位置宽度大，远离半导体层200的部分宽度小，即刻蚀图形还包括位于所述刻蚀层300第一开口310和所述凹陷210之间的第三开口330。为了提高电极的接触电阻和电极稳定性，所述第二开口320宽度要设置大于第一开口310宽度且小于第三开口330宽度。
尤其是在电极底部与半导体层存在倾斜度的电极制作过程中，因为凹陷与半导体层具有倾斜度(凹陷的侧面与底面的夹角大于90度)而使得凹陷的侧面长度加长，在填充金属形成电极的过程中，很容易在凹陷侧面与半导体层表面的交界处形成缝隙，造成电极金属和凹陷之间发生偏移而无法完全覆盖。利用本发明的电极的制造方法可以有效解决侧面具有倾斜度电极的上述问题。
综上，本发明中，在形成电极的过程中，连续三次对同一刻蚀层进行刻蚀：
首先，可以利用一种刻蚀原料在刻蚀层上刻蚀得到具有第一开口的刻蚀图形；
然后，利用另一种刻蚀原料刻蚀半导体层，从而在半导体层上表面得到凹陷；
再通过一种刻蚀原料刻蚀上述刻蚀层的第一开口，从而将第一开口展宽形成第二开口；
其中，第二次刻蚀半导体层的刻蚀原料和其他步骤的刻蚀原料不同，进一步地，第三次刻蚀所述刻蚀层第一开口的刻蚀原料为等离子体。
最后，通过所述第二开口向所述凹陷内填充金属原料，直到金属原料完全覆盖所述凹陷，形成本发明的电极。
本实施例中，通过对刻蚀图形的第一开口进行再刻蚀，使第一开口宽度增加，从而可以通过控制第二开口的宽度控制金属电极的宽度使其完全落在凹陷区域，从而将凹陷完全覆盖。并且，刻蚀所述刻蚀层和半导体层的刻蚀原料的种类不同，对比同层是没有影响的。
所述电极的制造方法包括步骤S4：剥离所述刻蚀层300。
当金属原料400填充完成后，在凹陷210内堆叠了足够体积的金属原料400使得金属原料完全覆盖所述凹陷，在对堆叠的金属原料400进行进一步处理前，将刻蚀层300去除。
当电机为欧姆金属电极时，所述电极的制造方法还可以包括步骤S5：对所述凹陷210上方堆积的金属原料400进行退火处理，所述退火温度可以在700～900度之间，例如退火温度可以为800度。
所述半导体层200包括上下排列的多层层结构，其中，所述层结构的材料为基于III-V族化合物的半导体材料，可以为砷化镓、磷化铟、氮化镓铝镓氮、铟镓氮等。
所述金属原料400的材料可以为钛、铝、镍、金、含硅的一种或者多层合金。形成电极的金属工艺可以包括金属电子束蒸发工艺或金属溅射工艺或金属电镀工艺中的一种或其组合。
在第三代半导体领域，金属电极制造工艺是氮化镓基电子器件的关键工艺之一。金属电极的性能会影响整个半导体器件的性能稳定性，经过研究发现，实际制作工艺中，欧姆电极经常轻微的偏移或者与电极凹陷接触不紧密而大大影响电极的性能。通过上述电极制作方法制作的金属电极可以大大提高金属电极的电学性能和稳定性，还可以精准控制电极的大小，也可以减少中间材料的使用而大大节约成本，从而降低半导体器件的整体造价，适用工业生产。
现有技术在形成的金属电极的过程中，电极很难按照预期的结构完全和凹陷贴合，形成的电极在凹陷边缘处会产生缝隙或者偏移，从而大大影响电极的质量和电学性能，最终使得半导体器件的整体性能降低，尤其是电极侧面与底面具有大于90度倾斜角的电极，凹陷的边缘处偏移或者缝隙更明显，甚至导致半导体器件的电学性能急剧退化。
本发明实施例提供的一种电极，所述电极采用上述的电极的制造方法制备，所述电极一侧设置半导体层，所述半导体层靠近电极一侧设置凹陷，所述电极由金属原料在所述凹陷上固化而成，且所述电极的金属原料完全覆盖所述凹陷。该电极包括完全覆盖凹陷的金属原料，本发明电极制备方法制备的金属电极与凹陷的接触面更大，与半导体层贴合紧密，电极耐腐蚀性、电学性能可以得到提高。尤其是对利用凹陷的侧面与底面的夹角大于90度形成的电极，即电极侧面与底面具有大于90度倾斜角的电极，利用本发明的制作方法形成的金属原料和所述凹陷在所述半导体层表面与所述凹陷交界处无缝隙。
本发明实施例提供的一种半导体器件，所述半导体器件包括上述的电极。因为本发明实施例提供的半导体器件引用了上述的电极，所以，本发明实施例提供的半导体器件也具备电极的优点。本发明所述半导体器件包括但不限制于：工作在高电压大电流环境下的大功率氮化镓高电子迁移率晶体管(High Electron Mobility Transistor，简称HEMT)、绝缘衬底上的硅(Silicon-On-Insulator，简称SOI)结构的晶体管、砷化镓(GaAs)基的晶体管以及金属氧化层半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor，简称MOSFET)、金属绝缘层半导体场效应晶体管(Metal-SemiconductorField-Effect Transistor，简称MISFET)、双异质结场效应晶体管(DoubleHeterojunction Field-Effect Transistor，简称DHFET)、结型场效应晶体管(JunctionField-Effect Transistor，简称JFET)，金属半导体场效应晶体管(Metal-SemiconductorField-Effect Transistor，简称MESFET)，金属绝缘层半导体异质结场效应晶体管(Metal-Semiconductor Heterojunction Field-Effect Transistor，简称MISHFET)或者其他场效应晶体管。
本发明提供的电极制造方法、电极及半导体器件可以广泛用于射频微波、电源电子等领域。尤其对于禁带宽度大、电子迁移率高、击穿场强高、导热性能好的氮化镓电子器件优势更明显，形成金属电极的质量好，电极稳定性好，电极的电学性能提高明显，更能满足快速发展的电子通讯等领域的高性能要求。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制，本发明中出现的上面、上表面、上方等词汇是为了表述方便并非对技术方案本身的限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种电极的制造方法，其特征在于，所述电极的制造方法包括如下步骤：
S1.在半导体层(200)的表面上形成刻蚀层(300)，对所述刻蚀层(300)进行刻蚀得到刻蚀图形，其中，所述刻蚀图形包括位于所述刻蚀层(300)远离所述半导体层(200)的表面并与所述半导体层(200)表面连通的第一开口(310)；通过所述第一开口(310)对半导体层(200)的表面进行刻蚀，从而在所述半导体层(200)靠近所述刻蚀层(300)的表面形成凹陷(210)；
S2.刻蚀所述凹陷(210)上方对应的所述刻蚀层(300)第一开口(310)，对第一开口(310)宽度方向的相对两侧边沿进行刻蚀，从而扩大所述第一开口(310)的宽度形成第二开口(320)；
S3.通过所述第二开口(320)向所述凹陷(210)内填充金属原料(400)，直到金属原料(400)覆盖所述凹陷(210)。
2.根据权利要求1所述的电极的制造方法，其特征在于，所述步骤S2中，所述第一开口(310)的一侧边沿宽度扩大0.05um-0.5um。
3.根据权利要求1所述的电极的制造方法，其特征在于，所述刻蚀图形还包括位于所述刻蚀层(300)第一开口(310)和所述凹陷(210)之间的第三开口(330)，所述第二开口(320)宽度大于第一开口(310)宽度且小于第三开口(330)宽度。
4.根据权利要求1所述的电极的制造方法，其特征在于，所述步骤S2中，利用等离子体刻蚀所述凹陷(210)上方对应的第一开口(310)形成第二开口(320)。
5.根据权利要求1所述的电极的制造方法，其特征在于，所述半导体层(200)的材料为基于III-V族化合物的半导体材料。
6.根据权利要求1-5任一项所述的电极的制造方法，其特征在于，所述电极的制造方法包括:
步骤S4.剥离所述刻蚀层(300)。
7.根据权利要求6所述的电极的制造方法，其特征在于，所述电极的制造方法包括:
步骤S5.对所述凹陷(210)上方堆积的金属原料(400)进行退火处理。
8.一种电极，其特征在于，所述电极采用权利要求1-7任意一项所述的电极的制造方法制备，所述电极一侧设置半导体层(200)，所述半导体层(200)靠近电极一侧设置凹陷(210)，所述电极由金属原料(400)在所述凹陷(210)上填充而成，且所述电极的金属原料(400)完全覆盖所述凹陷(210)。
9.根据权利要求8所述的电极，其特征在于，所述凹陷(210)的侧面与底面的夹角大于90度，且所述金属原料(400)和所述凹陷(210)在所述半导体层(200)表面与所述凹陷(210)交界处无缝隙。
10.一种半导体器件，其特征在于，所述半导体器件包括权利要求8或9所述的电极。
CN202010296432.7A 2020-04-15 2020-04-15 电极的制造方法、电极及半导体器件 Pending CN113539806A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010296432.7A CN113539806A (zh) 2020-04-15 2020-04-15 电极的制造方法、电极及半导体器件
PCT/CN2021/087442 WO2021208997A1 (zh) 2020-04-15 2021-04-15 电极的制造方法、电极及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010296432.7A CN113539806A (zh) 2020-04-15 2020-04-15 电极的制造方法、电极及半导体器件

Publications (1)

Publication Number Publication Date
CN113539806A true CN113539806A (zh) 2021-10-22

Family

ID=78083856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010296432.7A Pending CN113539806A (zh) 2020-04-15 2020-04-15 电极的制造方法、电极及半导体器件

Country Status (2)

Country Link
CN (1) CN113539806A (zh)
WO (1) WO2021208997A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58102520A (ja) * 1981-12-14 1983-06-18 Nec Corp 半導体装置の製造方法
US6258707B1 (en) * 1999-01-07 2001-07-10 International Business Machines Corporation Triple damascence tungsten-copper interconnect structure
CN1373502A (zh) * 2001-03-02 2002-10-09 中国科学院微电子中心 晶体管t型发射极或栅极金属图形的制造方法
CN101017781A (zh) * 2006-02-08 2007-08-15 中国科学院微电子研究所 异质结双极晶体管t型发射极金属图形制作方法的改进
JP2007234803A (ja) * 2006-02-28 2007-09-13 Toshiba Corp 半導体装置の製造方法
CN106601624A (zh) * 2016-12-02 2017-04-26 厦门市三安集成电路有限公司 一种化合物半导体的金属连线方法及结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123542B2 (en) * 2011-09-05 2015-09-01 Spp Technologies Co., Ltd. Plasma etching method
JP2013232488A (ja) * 2012-04-27 2013-11-14 Ps4 Luxco S A R L 半導体装置及びその製造方法
US9184281B2 (en) * 2013-10-30 2015-11-10 Infineon Technologies Ag Method for manufacturing a vertical semiconductor device and vertical semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58102520A (ja) * 1981-12-14 1983-06-18 Nec Corp 半導体装置の製造方法
US6258707B1 (en) * 1999-01-07 2001-07-10 International Business Machines Corporation Triple damascence tungsten-copper interconnect structure
CN1373502A (zh) * 2001-03-02 2002-10-09 中国科学院微电子中心 晶体管t型发射极或栅极金属图形的制造方法
CN101017781A (zh) * 2006-02-08 2007-08-15 中国科学院微电子研究所 异质结双极晶体管t型发射极金属图形制作方法的改进
JP2007234803A (ja) * 2006-02-28 2007-09-13 Toshiba Corp 半導体装置の製造方法
CN106601624A (zh) * 2016-12-02 2017-04-26 厦门市三安集成电路有限公司 一种化合物半导体的金属连线方法及结构

Also Published As

Publication number Publication date
WO2021208997A1 (zh) 2021-10-21

Similar Documents

Publication Publication Date Title
EP1779437B1 (en) Nitride-based transistors having laterally grown active region and methods of fabricating same
KR100631051B1 (ko) 부정형 고 전자 이동도 트랜지스터의 제조 방법
US7157748B2 (en) Nitride-based semiconductor device
JP2011091200A (ja) 半導体装置及びその製造方法
JP2008306083A (ja) Ｉｉｉ−ｖ族窒化物半導体電界効果型トランジスタおよびその製造方法
US20130341640A1 (en) Semiconductor device and method for manufacturing same
US20110057233A1 (en) Semiconductor component and method for manufacturing of the same
CN106449773B (zh) GaN基肖特基二极管结构及其制作方法
CN112204753B (zh) 半导体装置和其制作方法
JP2007208037A (ja) 半導体素子
CN113539806A (zh) 电极的制造方法、电极及半导体器件
EP0436192A1 (en) Method of Manufacturing Semiconductor Device with Taper Structure
KR101243836B1 (ko) 반도체 소자 및 그 형성 방법
US20080064155A1 (en) Method for Producing a Multi-Stage Recess in a Layer Structure and a Field Effect Transistor with a Multi-Recessed Gate
JP2024500117A (ja) 半導体装置およびその製造方法
CN115332332A (zh) 具有较低接触电阻的半导体晶体管结构及其制作方法
CN111200015A (zh) 半导体器件及制作方法
JP2005026242A (ja) 半導体素子及び半導体素子の製造方法
JP2936586B2 (ja) 高電子移動度電界効果トランジスタの製造方法
US11682721B2 (en) Asymmetrically angled gate structure and method for making same
CN114709256B (zh) 一种半导体器件和半导体器件的制备方法
JP2003059949A (ja) 電界効果トランジスタ及び電界効果トランジスタの製造方法
JPH05129345A (ja) マイクロ波集積回路の製造方法
CN118039645A (zh) 集成器件及其制备方法
CN115763560A (zh) 一种半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20211022