CN112204753B - 半导体装置和其制作方法 - Google Patents

半导体装置和其制作方法 Download PDF

Info

Publication number
CN112204753B
CN112204753B CN202080002927.2A CN202080002927A CN112204753B CN 112204753 B CN112204753 B CN 112204753B CN 202080002927 A CN202080002927 A CN 202080002927A CN 112204753 B CN112204753 B CN 112204753B
Authority
CN
China
Prior art keywords
field plate
semiconductor layer
nitride semiconductor
layer
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080002927.2A
Other languages
English (en)
Other versions
CN112204753A (zh
Inventor
王超
张铭宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Zhuhai Technology Co Ltd
Original Assignee
Innoscience Zhuhai Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Zhuhai Technology Co Ltd filed Critical Innoscience Zhuhai Technology Co Ltd
Publication of CN112204753A publication Critical patent/CN112204753A/zh
Application granted granted Critical
Publication of CN112204753B publication Critical patent/CN112204753B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开提供了一种半导体装置和其制作方法。所述半导体装置包含第一氮化物半导体层、第二氮化物半导体层、栅极结构和场板。所述第一氮化物半导体层具有第一表面。所述第二氮化物半导体层形成于所述第一氮化物半导体层的所述第一表面上，并且所述第二氮化物半导体层的带隙大于所述第一氮化物半导体层的带隙。所述栅极结构安置在所述第二氮化物半导体层上。所述场板包含第一部分和连接到所述第一部分的第二部分。所述第一部分具有第一表面和第二表面，所述第一表面沿第一方向基本上平行于所述第一氮化物半导体层的所述第一表面，所述第二表面邻近于所述第一部分的所述第一表面。所述场板的所述第一部分的所述第一表面和所述场板的所述第一部分的所述第二表面限定约90°的第一角。

Description

半导体装置和其制作方法
技术领域
本公开涉及一种半导体装置和其制作方法，并且更具体地涉及一种包含场板的半导体装置和其制作方法。
背景技术
包含直接带隙半导体的组件，例如包含III-V族材料或III-V族化合物(类别：III-V族化合物)的半导体组件由于其特性而可以在各种条件下或各种环境中(例如，在不同的电压和频率下)运行或工作。
半导体组件可以包含异质结双极性晶体管(HBT)、异质结场效应晶体管(HFET)、高电子迁移率晶体管(HEMT)、调制掺杂FET(MODFET)等。
发明内容
在本公开的一些实施例中，提供了一种半导体装置。所述半导体装置包含第一氮化物半导体层、第二氮化物半导体层、栅极结构和场板。所述第一氮化物半导体层具有第一表面。所述第二氮化物半导体层形成于所述第一氮化物半导体层的所述第一表面上，并且所述第二氮化物半导体层的带隙大于所述第一氮化物半导体层的带隙。所述栅极结构安置在所述第二氮化物半导体层上。所述场板包含第一部分和连接到所述第一部分的第二部分。所述第一部分具有第一表面和第二表面，所述第一表面沿第一方向基本上平行于所述第一氮化物半导体层的所述第一表面，所述第二表面邻近于所述第一部分的所述第一表面。所述场板的所述第一部分的所述第一表面和所述场板的所述第一部分的所述第二表面限定约90°的第一角。
在本公开的一些实施例中，提供了一种半导体装置。所述半导体装置包含第一氮化物半导体层、第二氮化物半导体层、栅极结构和场板。所述第一氮化物半导体层具有第一表面。所述第二氮化物半导体层形成于所述第一氮化物半导体层的所述第一表面上，并且所述第二氮化物半导体层的带隙大于所述第一氮化物半导体层的带隙。所述栅极结构安置在所述第二氮化物半导体层上。所述场板包含第一部分和连接到所述第一部分的第二部分。所述第一部分具有第一表面、第二表面和第三表面，所述第一表面沿第一方向基本上平行于所述第一氮化物半导体层的所述第一表面，所述第二表面与所述第一表面相对，所述第三表面在所述第一表面与所述第二表面之间延伸。所述第一部分的所述第三表面包含弯曲表面。
在本公开的一些实施例中，提供了一种用于制造半导体装置的方法。所述方法包含形成具有第一表面的第一氮化物半导体层，并且在所述第一氮化物半导体层的所述第一表面上形成第二氮化物半导体层，所述第二氮化物半导体层的带隙大于所述第一氮化物半导体层的带隙。用于制造半导体装置的方法还包含在所述第二氮化物半导体层上形成栅极结构；以及在所述第二氮化物半导体层和所述栅极结构上形成导电材料层。用于制造半导体装置的方法进一步包含在所述导电材料层之上形成掩模层；以及通过去除所述导电材料层的一部分形成场板。
附图说明
当与附图一起阅读以下详细描述时，可以根据以下详细描述容易地理解本公开的各方面。应当注意的是，各种特征可能不一定按比例绘制。实际上，为了讨论的清楚起见，可以任意地增大或减小各种特征的尺寸。
图1是根据本公开的一些实施例的半导体装置的横截面视图；
图2A是根据本公开的一些实施例的如图1所示的框A中的结构的放大视图；
图2B是根据本公开的一些其它实施例的如图1所示的框A中的结构的放大视图；
图3是根据本公开的一些实施例的半导体装置的横截面视图；
图3A是根据本公开的一些实施例的如图3所示的框B中的结构的放大视图；
图3B是根据本公开的一些其它实施例的如图3所示的框B中的结构的放大视图；
图4是根据本公开的一些实施例的半导体装置的横截面视图；
图5是根据本公开的一些实施例的半导体装置的横截面视图；
图6是根据本公开的一些实施例的半导体装置的横截面视图；
图7A、7B、7C和7D展示了根据本公开的一些实施例的用于制造半导体装置的一些操作；
图8是根据本公开的一些实施例的半导体装置的横截面视图；
图9A是根据本公开的一些实施例的如图8所示的框C中的结构的放大视图；
图9B是根据本公开的一些实施例的如图8所示的框D中的结构的放大视图；并且
图9C是根据本公开的一些实施例的如图8所示的框E中的结构的放大视图。
具体实施方式
以下公开提供了用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述了组件和布置的具体实例。当然，这些仅仅是实例并且不旨在是限制性的。在本公开中，对在第二特征之上或上形成第一特征的引用可以包含将第一特征和第二特征被形成为直接接触的实施例，并且还可以包含可以在第一特征与第二特征之间形成另外的特征使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个实例中重复附图标记和/或字母。这种重复是为了简单和清晰的目的并且本身并不指示所讨论的各个实施例和/或配置之间的关系。
下文详细讨论了本公开的实施例。然而，应当理解的是，本公开提供了许多可以在各种各样的特定上下文中具体化的适用概念。所讨论的具体实施例仅是说明性的，而不限制本公开的范围。
图1是根据本公开的一些实施例的半导体装置10的横截面视图。半导体装置10可以在相对大或高的电压电平(例如，大于约600V)下工作。半导体装置10可以充当高压晶体管。半导体装置10可以在相对大或高的频率(例如，大于约6GHz)下工作。
参考图1，半导体装置10可以包含氮化物半导体层111、氮化物半导体层113、栅极结构120、场板130、介电结构140、源电极160和漏电极162。
氮化物半导体层111可以形成于衬底上(图1中未示出)。衬底可以包含但不限于硅(Si)、掺杂Si、碳化硅(SiC)、硅化锗(SiGe)、砷化镓(GaAs)或其它半导体材料。衬底可以包含但不限于蓝宝石、绝缘体上硅(SOI)或其它适合的材料。衬底可以进一步包含掺杂区，例如，p阱、n阱等。
氮化物半导体层111可以具有表面111a。氮化物半导体层111可以包含但不限于III族氮化物，例如，化合物InxAlyGa1-x-yN，其中x+y≤1。III族氮化物可以进一步包含但不限于例如化合物AlyGa(1-y)N，其中y≤1。例如，氮化物半导体层111可以包含带隙为约3.4eV的GaN层。
氮化物半导体层113可以形成于氮化物半导体层111的表面111a上并且其带隙大于氮化物半导体层111的带隙。氮化物半导体层113可以与氮化物半导体层111直接接触。氮化物半导体层113可以包含但不限于III族氮化物，例如，化合物InxAlyGa1-x-yN，其中x+y≤1。III族氮化物可以进一步包含但不限于例如化合物AlyGa(1-y)N，其中y≤1。例如，氮化物半导体层113可以包含带隙约为4eV的AlGaN。
在氮化物半导体层111与氮化物半导体层113之间，例如在氮化物半导体层111和氮化物半导体层113的界面处形成有异质结，并且不同氮化物的异质结的极化在邻近氮化物半导体层111与氮化物半导体层113的界面形成二维电子气(2DEG)区(图1中未示出)。2DEG区可以形成于氮化物半导体层111中。
栅极结构120可以安置在氮化物半导体层113上。栅极结构120可以包含栅极导电材料。栅极导电材料可以包含例如但不限于钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它适合的材料。2DEG区(图1中未示出)可以形成于栅极结构120下方，并且被预设成当栅极结构120处于零偏置状态时处于接通状态。这种装置可以被称为耗尽型装置(depletion-mode device)。
源电极160和漏电极162可以安置在氮化物半导体层113之上。栅极结构120可以安置在源电极160与漏电极162之间。源电极160和漏电极162可以独立地包含例如但不限于导电材料。导电材料可以包含但不限于例如金属、合金、掺杂半导体材料(例如，掺杂晶体硅)或其它适合的导电材料。
场板130可以安置在氮化物半导体层113之上。场板130可以邻近于栅极结构120安置。场板130可以安置在栅极结构120与漏电极162之间。场板130的厚度范围可以为约50nm到约300nm。场板130可以连接到源电极160。场板130可以处于零电势并且连接到源电极160。
场板130可以包含导电材料。导电材料可以包含例如但不限于钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它适合的导电材料。
从俯视图的角度看，场板130可以不覆盖栅极结构120。栅极结构120在氮化物半导体层111的表面111a上的投影可以与场板130在氮化物半导体层111的表面111a上的投影不重叠。场板130可以不形成于栅极结构120上方。场板130可以不直接形成于栅极结构120上方。
场板130可以包含部分133和连接到部分133的部分131。场板130的部分133可以沿基本上平行于氮化物半导体层111的表面111a的方向DR1延伸。场板130的部分133可以具有沿方向DR1的长度L1。场板130的部分133的长度L1可以为约200nm或更大。场板130的部分131可以沿基本上垂直于方向DR1的方向DR2延伸。场板130的部分131可以沿方向DR2延伸并且在方向DR2上终止。
场板130的部分133可以具有沿方向DR1基本上平行于氮化物半导体层111的表面111a的表面133a。场板130的部分133可以具有沿方向DR1基本上平行于氮化物半导体层111的表面111a的表面133b。表面133b可以与场板130的部分133的表面133a相对。部分133的表面133b可以位于氮化物半导体层113与部分133的表面133a之间。场板130的部分133可以具有邻近于部分133的表面133a和表面133b的表面133c。表面133c可以在场板130的部分133的表面133a与表面133b之间延伸。
介电结构140可以安置在氮化物半导体层113之上。介电结构140可以安置在栅极结构120上。介电结构140可以安置在源电极160上。介电结构140可以安置在漏电极162上。介电结构140可以安置在场板130上。场板130可以与栅极结构120间隔开。场板130可以通过介电结构140与栅极结构120间隔开。介电结构140可以包含氧化硅、氮化硅、氧化铝、氮化铝和其组合。例如，介电结构140可以包含氮化硅。
图2A是根据本公开的一些实施例的图1中的框A中的结构的放大视图。
场板130的部分133的表面133b和场板130的部分133的表面133c可以限定角θ1。角θ1可以为约90°。场板130的部分133的表面133a和场板130的部分133的表面133c可以限定角θ2。角θ2可以为约90°。
图2B是根据本公开的一些其它实施例的如图1所示的框A中的结构的放大视图。
场板130的部分133的表面133c可以具有或包含弯曲表面。场板130的部分133的表面133c可以具有或包含凹表面。场板130的部分133的表面133c可以具有朝着场板130的部分133延伸的凹表面。
场板130的部分133的表面133b和场板130的部分133的表面133c可以限定角θ1。角θ1的范围可以为约75°到约90°。角θ1的范围可以为约80°到约90°。角θ1的范围可以为约85°到约90°。场板130的部分133的表面133a和场板130的部分133的表面133c可以限定角θ2。角θ2的范围可以为约75°到约90°。角θ2的范围可以为约80°到约90°。角θ2的范围可以为约85°到约90°。
参考图2A和图2B，电荷可以由黑点表示。电荷可以是正电荷或负电荷。电荷可以在导体的表面处出现、定位或发生。电荷可以邻近于导体表面出现、定位或发生。电荷可以在导体的内表面处出现、定位或发生。电荷可以邻近于导体的内表面出现、定位或发生。电荷可以在场板130的表面处出现、定位或发生。电荷可以邻近于场板130的表面出现、定位或发生。电荷可以在栅极结构120的表面处出现、定位或发生。电荷可以邻近于栅极结构120的表面出现、定位或发生。电荷可以在栅极结构120的边缘处集中。电荷可以在栅极结构120的边缘处积累。电荷可以在场板130的边缘处集中。电荷可以在场板130的边缘处积累。角θ2相对大到足以使得电荷可以不在表面133b与表面133c之间的位置处积累。角θ2相对大到足以使得电荷可以不在表面133b与表面133c之间的边缘处积累。角θ1相对大到足以使得电荷可以不在表面133a与表面133c之间的位置处积累。角θ1相对大到足以使得电荷可以不在表面133a与表面133c之间的边缘处积累。角θ1相对大到足以使得电荷可以邻近于场板130的部分133的表面133c出现、定位或发生。因此，可以提高半导体装置10的耐压性。因此，可以增加半导体装置10的击穿电压。
场板130的部分133的表面133c可以具有或包含弯曲表面。场板130的部分133的表面133c可以具有或包含凹表面。电荷可以邻近于表面133c出现、定位或发生并且可以不在尖端处积累。因此，可以避免相对高的电场。因此，电场可以在栅极结构120与漏电极162之间均匀地出现、定位或发生。因此，当向漏电极162施加偏压时，电场可以在栅极结构120与漏电极162之间均匀地出现、定位或发生。当向栅极结构120施加偏压时，电场可以在栅极结构120与漏电极162之间均匀地出现、定位或发生。
场板130不具有尖端。因此，可以避免由于场板130的尖端引起的相对高的电场。因此，位于栅极结构120与漏电极162之间的区中的电场可以相对均匀。因此，可以进一步增加半导体装置10的击穿电压。
由场板130的部分133的下表面(即，表面133b)和侧表面(即，表面133c)限定的角θ1的范围可以为约75°到约90°。因此，可以避免由场板130的尖端可能会容易引起的相对高的电场。因此，位于栅极结构120与漏电极162之间的区中的电场可以相对均匀。因此，可以进一步增加半导体装置10的击穿电压。
场板130可以不形成于栅极结构120上方。因此，由栅极结构120、栅极结构120下方的2DEG区和场板130形成的寄生电容可以相对小，并且因此可以有效地防止寄生电容对装置性能产生不利影响。
图3是根据本公开的一些实施例的半导体装置20的横截面视图。半导体装置20的结构可以类似于图1所示的半导体装置10的结构，但不同之处在于，例如，场板130可以具有不同结构。
场板130可以进一步包含位于栅极结构120上方的部分135。场板130的部分135可以沿方向DR1延伸。场板130的部分135可以连接到场板130的部分131。场板130的部分133沿方向DR1的长度L1可以大于场板130的部分135沿方向DR1的长度L2。场板130的部分135的长度L2可以小于100nm。
从俯视图的角度看，场板130的部分135可以覆盖栅极结构120。从俯视图的角度看，场板130的部分135可以部分地覆盖栅极结构120。栅极结构120在氮化物半导体层111的表面111a上的投影可以与在氮化物半导体层111的表面111a上的场板130的部分135的一部分重叠。
场板130的部分135可以具有沿方向DR1基本上平行于氮化物半导体层111的表面111a的表面135a。场板130的部分135可以具有沿方向DR1基本上平行于氮化物半导体层111的表面111a的表面135b。表面135b可以与场板130的部分135的表面135a相对。部分135的表面135b可以位于氮化物半导体层113与部分135的表面135a之间。场板130的部分135可以具有邻近于部分135的表面135a和表面135b的表面135c。表面135c可以在场板130的部分135的表面135a与表面135b之间延伸。
图3A是根据本公开的一些实施例的如图3所示的框B中的结构的放大视图。
场板130的部分135的表面135b和场板130的部分135的表面135c可以限定角θ3。角θ3可以为约90°。场板130的部分135的表面135a和场板130的部分135的表面135c可以限定角θ4。角θ4可以为约90°。
图3B是根据本公开的一些其它实施例的如图3所示的框B中的结构的放大视图。
场板130的部分135的表面135c可以具有或包含弯曲表面。场板130的部分135的表面135c可以具有或包含凹表面。场板130的部分135的表面135c可以具有朝着场板130的部分135延伸的凹表面。
场板130的部分135的表面135b和场板130的部分135的表面135c可以限定角θ3。角θ3的范围可以为约75°到约90°。角θ3的范围可以为约80°到约90°。角θ3的范围可以为约85°到约90°。场板130的部分135的表面135a和场板130的部分135的表面135c可以限定角θ4。角θ4的范围可以为约75°到约90°。角θ4的范围可以为约80°到约90°。角θ4的范围可以为约85°到约90°。
由场板130的部分135的下表面(即，表面135b)和侧表面(即，表面135c)限定的角θ3的范围可以为约75°到约90°。因此，可以避免由场板130的尖端可能会容易引起的相对高的电场。因此，邻近于栅极结构120的电场可以相对均匀。因此，可以进一步增加半导体装置20的击穿电压。
栅极结构120上方的场板130的部分135的长度L2可以小于100nm。因此，由栅极结构120、栅极结构120下方的2DEG和场板130的部分135形成的寄生电容可以相对小。因此，可以有效地降低寄生电容对装置性能产生的不利影响。
图4是根据本公开的一些实施例的半导体装置30的横截面视图。半导体装置30的结构类似于图1所示的半导体装置10的结构，但不同之处在于，例如，场板130可以具有不同结构。
场板130的部分135可以具有面向源电极160的表面135c。场板130的部分133可以具有面向漏电极162的表面133c。部分135的表面135c和部分133的表面133c可以具有或包含弯曲表面。部分135的表面135c和部分133的表面133c可以具有或包含凹表面。部分135的表面135c可以具有朝着场板130延伸的凹表面。部分133的表面133c可以具有朝着场板130延伸的凹表面。
图5是根据本公开的一些实施例的半导体装置40的横截面视图。半导体装置40的结构类似于图1所示的半导体装置10的结构，但不同之处在于，例如，栅极结构120可以具有不同结构，并且场板130可以具有不同结构。
栅极结构120可以包含掺杂III-V族半导体层121和栅极层123。掺杂III-V族半导体层121可以安置在氮化物半导体层113之上。掺杂III-V族半导体层121可以与氮化物半导体层113直接接触。栅极层123可以安置在掺杂III-V族半导体层121之上。栅极层123可以直接接触掺杂III-V族半导体层121的表面121a。从俯视图的角度看，场板130可以覆盖掺杂III-V族半导体层121的一部分并且暴露栅极层123。2DEG区(图5中未示出)可以形成于掺杂III-V族半导体层121下方，并且被预设成当栅极结构120处于零偏置状态时处于断开状态。这种装置可以被称为增强型装置(enhancement-mode device)。
从俯视图的角度看，场板130可以不覆盖栅极层123。栅极层123在氮化物半导体层111的表面111a上的投影可以与场板130在氮化物半导体层111的表面111a上的投影不重叠。
从俯视图的角度看，场板130的部分131可以覆盖栅极结构120的掺杂III-V族半导体层121。从俯视图的角度看，场板130的部分131可以部分地覆盖栅极结构120的掺杂III-V族半导体层121。栅极结构120的掺杂III-V族半导体层121在氮化物半导体层111的表面111a上的投影可以与在氮化物半导体层111的表面111a上的场板130的部分131的一部分重叠。场板130的部分131可以具有台阶状结构。
图6是根据本公开的一些实施例的半导体装置50的横截面视图。半导体装置50的结构类似于图5所示的半导体装置40的结构，但不同之处在于，例如，场板130可以具有不同结构。
从俯视图的角度看，场板130可以覆盖掺杂III-V族半导体层121的一部分和栅极层123的一部分。从俯视图的角度看，场板130的部分135可以覆盖掺杂III-V族半导体层121的一部分和栅极层123的一部分。从俯视图的角度看，场板130的一部分131可以覆盖掺杂III-V族半导体层121的一部分并且暴露栅极层123。
图7A、7B、7C和7D展示了根据本公开的一些实施例的用于制造半导体装置的一些操作。
参考图7A，氮化物半导体层111形成，并且氮化物半导体层113形成于氮化物半导体层111的表面111a上。氮化物半导体层113的带隙可以大于氮化物半导体层111的带隙。氮化物半导体层113可以形成于氮化物半导体层111上并且与所述氮化物半导体层直接接触。氮化物半导体层111和113可以通过外延生长形成。
仍参考图7A，栅极结构120、源电极160和漏电极162形成于氮化物半导体层113之上。栅极结构120、源电极160和漏电极162可以通过物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、电镀和/或其它适合的沉积步骤形成。
仍参考图7A，在氮化物半导体层113和栅极结构120上形成导电材料层330。导电材料层330可以共形地形成于栅极结构120上。导电材料层330可以通过PVD、CVD、ALD、电镀和/或其它适合的沉积步骤形成。导电材料层330可以包含钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它适合的导电材料。例如，导电材料层330可以包含TiN。
可以在氮化物半导体层113上形成介电结构141，并且导电材料层330可以形成于介电结构141上。介电结构141可以在形成导电材料层330之前形成。介电结构141可以共形地形成于栅极结构120上。导电材料层330可以共形地形成于介电结构141上。介电结构141可以包含氧化硅、氮化硅、氧化铝、氮化铝和其组合。例如，介电结构141可以包含氮化硅。介电结构141可以通过沉积工艺形成。介电结构141可以通过等离子体增强CVD(PECVD)工艺或低压CVD(LPCVD)工艺形成。
仍参考图7A，在导电材料层330之上形成掩模层380。掩模层380可以共形地形成于导电材料层330上。掩模层380可以具有或包含介电材料。掩模层380和介电结构141可以具有或包含不同的材料。掩模层380可以包含氧化硅、氮化硅、氧化铝、氮化铝和其组合。例如，掩模层380可以包含氧化硅。
参考图7B，可以形成掩模层480。掩模层480可以通过去除图7A所示的掩模层380的一部分形成。掩模层480可以具有预定图案。掩模层480可以通过光刻和蚀刻形成。从俯视图的角度看，掩模层480可以覆盖栅极结构120的一部分。从俯视图的角度看，掩模层480可以覆盖氮化物半导体层113的一部分。从俯视图的角度看，掩模层480可以覆盖氮化物半导体层113的一部分，所述部分可以位于栅极结构120与漏电极162之间。
仍参考图7B，可以形成导电材料层430。导电材料层430可以通过去除图7A所示的导电材料层330的一部分形成。导电材料层430的图案可以与掩模层480的预定图案基本上相同。例如，可以对图7A所示的导电材料层330执行干法蚀刻工艺E1以形成导电材料层430。如图7B所示，在执行干法蚀刻工艺E1之后，导电材料层430的边缘可以与掩模层480的边缘基本上对齐。在执行干法蚀刻工艺E1之后，导电材料层430可以被掩模层480覆盖。在执行干法蚀刻工艺E1之后，导电材料层430可以用掩模层480封盖。
干法蚀刻工艺E1的导电材料层430与介电结构141的蚀刻选择性比率可以为1:10或更高。干法蚀刻工艺E1的导电材料层430与介电结构141的蚀刻选择性比率的范围可以优选地为约1:10到约1:1。
参考图7C，可以形成场板130。场板130可以通过去除图7B所示的导电材料层430的一部分形成。例如，可以对图7B所示的导电材料层430执行湿法蚀刻工艺E2。在执行干法蚀刻工艺E1之后，可以对图7B所示的导电材料层430执行湿法蚀刻工艺E2。可以执行湿法蚀刻工艺E2以形成场板130。可以执行湿法蚀刻工艺E2以去除图7B所示的导电材料层430的部分。如图7C所示，在执行湿法蚀刻工艺E2之后，从俯视图的角度看，场板130的边缘(例如，经过蚀刻的导电材料层430)位于掩模层480的边缘内部。在执行干法蚀刻工艺E2之后，场板130可以被掩模层480覆盖。在执行干法蚀刻工艺E2之后，场板130可以用掩模层480封盖。
可以形成凹部R1。可以形成凹部R2。凹部R1和凹部R2可以通过湿法蚀刻工艺E2形成。可以通过湿法蚀刻工艺E2去除邻近于漏电极162在掩模层480下方的图7B所示的导电材料层430的一部分以形成凹部R1。凹部R1可以具有深度D1。凹部R1可以具有沿方向DR1的深度D1。可以通过湿法蚀刻工艺E2去除邻近于栅极结构120在掩模层480下方的图7B所示的导电材料层430的一部分以形成凹部R2。凹部R2可以具有深度D2。凹部R2可以具有沿方向DR1的深度D2。凹部R1的深度D1可以与凹部R2的深度D2基本上相同。凹部R1的深度D1和凹部R2的深度D2可以通过湿法蚀刻工艺E2来调整。凹部R1的深度D1和凹部R2的深度D2可以通过湿法蚀刻工艺E2的持续时间来调整。
湿法蚀刻工艺E2的场板130与掩模层480的蚀刻选择性比率可以为10:1或更高。湿法蚀刻工艺E2的场板130与掩模层480的蚀刻选择性比率的范围可以优选地为约10:1到约100:1。湿法蚀刻工艺E2的场板130与介电结构141的蚀刻选择性比率可以为10:1或更高。湿法蚀刻工艺E2的场板130与介电结构141的蚀刻选择性比率的范围可以优选地为约10:1到约50:1。执行湿法蚀刻工艺E2可以包含施加氨溶液、过氧化氢溶液或其组合。
参考图7D，在执行湿法蚀刻工艺E2之后，可以去除掩模层480。掩模层480可以通过施加清洁溶液去除。清洁溶液可以包含氢氟酸。
场板130可以通过以下形成：执行干法蚀刻工艺E1，然后执行湿法蚀刻工艺E2，使得干法蚀刻工艺E1可以初步地限定场板130的大概形状或图案，并且然后湿法蚀刻工艺E2可以进一步使场板130的边缘轮廓平滑。因此，栅极结构120与漏电极162之间的电场分布可以相对均匀。
可以在通过各向异性干法蚀刻工艺E1限定场板130的大概形状或图案之后执行湿法蚀刻工艺E2。因为湿法蚀刻工艺E2是各向同性蚀刻工艺，所以其可以通过接触来从所有方向蚀刻掉图7B所示的导电材料层430。因此，各向同性的湿法蚀刻工艺E2可以去除图7B所示的导电材料层430的不想要的部分。因此，可以有效地防止由不期望的剩余导电材料引起的不利影响。
通过调整蚀刻剂的组成并且控制湿法蚀刻工艺E2的蚀刻时间，可以适当地控制和调整图7B所示的导电材料层430的量。凹部R1的深度D1和凹部R2的深度D2可以适当地控制和调整。场板130可以适当地形成。因此，可以将场板130的部分133的长度L1调整到期望值。另外，可以将图6所示的场板130的部分135的长度L2调整到期望值或甚至可以最小化到零。
在一些其它实施例中，掩模层480可以包含光刻胶材料。使用光刻胶掩模对膜或层执行的图案化工艺要求膜或层具有相对平坦的结构或相对平坦化的上表面，以限定膜或层的相对精确的形状图案。根据本公开的一些实施例，掩模层480可以包含介电材料，并且湿法蚀刻工艺E2利用掩模层480来使导电材料层430图案化以形成场板130。因此，尽管导电材料层430的不同部分的高度存在相对大的差异，但是仍可以形成场板130的相对精确的形状或图案，并且可以显著地增加对场板130的形状和大小的控制。
图8是根据本公开的一些其它实施例的半导体装置1的横截面视图。半导体装置1可以包含氮化物半导体层111、氮化物半导体层113、栅极结构120、场板830、介电结构140、源电极160和漏电极162。
场板830可以包含部分831、连接到部分831的部分833和连接到部分831的部分835。场板830的部分833和部分835可以沿方向DR1延伸。场板830的部分831可以沿方向DR2延伸。场板830的部分835可以位于栅极结构120上方。场板830可以安置在氮化物半导体层113和栅极结构120上。
图9A是根据本公开的一些实施例的如图8所示的框C中的结构的放大视图。部分833可以具有表面833a、表面833b和表面833c。表面833a可以邻近于表面833c。表面833b可以邻近于表面833c。表面833c可以位于表面833a与表面833b之间。表面833b与表面833c之间的角θ5可以相对锐。例如，角θ5可以小于75°。例如，角θ5可以小于70°。表面833a与表面833c之间的角θ6可以相对钝。例如，角θ6可以大于105°。例如，角θ6可以大于110°。可以形成部分833的轮廓，因为仅对场板830执行干法蚀刻工艺。可以形成部分833的形状，因为仅对场板830执行干法蚀刻工艺。可以形成部分833的形状，因为未对场板830执行湿法蚀刻工艺。由于各向异性干法蚀刻工艺和相对高定向干法蚀刻工艺，因此表面833b与表面833c之间的角θ5可以相对锐。角θ5相对小到使得电荷可以邻近于场板830的尖端出现、定位或发生。电荷可以在场板830的部分833的锐缘处积累。电荷可以在场板830的部分833的锐缘处积累以在其上引起相对高的电场。参考图9A，电荷可以由黑点表示。电荷可以是正电荷或负电荷。在半导体装置1中，电场可能不均匀地分布在栅极结构120与漏电极162之间。在半导体装置1中，当向漏电极162施加偏压时，电场可能不均匀地分布在栅极结构120与漏电极162之间。在半导体装置1中，当向栅极结构120施加偏压时，电场可能不均匀地分布在栅极结构120与漏电极162之间。
图9B是根据本公开的一些实施例的如图8所示的框D中的结构的放大视图。部分835可以具有表面835a、表面835b和表面835c。表面835a可以邻近于表面835c。表面835b可以邻近于表面835c。表面835c可以位于表面835a与表面835b之间。表面835b与表面835c之间的角θ7可以相对锐。例如，角θ7可以小于75°。例如，角θ7可以小于70°。表面835a与表面835c之间的角θ8可以相对钝。例如，角θ8可以大于105°。例如，角θ8可以大于110°。可以形成部分835的轮廓，因为仅对场板830执行干法蚀刻工艺。可以形成部分835的形状，因为仅对场板830执行干法蚀刻工艺。可以形成部分835的形状，因为未对场板830执行湿法蚀刻工艺。由于各向异性干法蚀刻工艺和相对高定向干法蚀刻工艺，因此表面835b与表面835c之间的角θ7可以相对锐。电荷可以在场板830的部分835的锐缘处积累。电荷可以在场板830的部分835的锐缘处积累以在其上引起相对高的电场。
图9C是根据本公开的一些实施例的如图8所示的框E中的结构的放大视图。可以观察到部分837。可以在氮化物半导体层113上观察到部分837。可以在栅极结构120上观察到部分837。可以在栅极结构120的侧壁上观察到部分837。可以观察到部分837，因为仅对场板830执行干法蚀刻工艺。因为场板830通过各向异性且相对高定向的干法蚀刻工艺形成，所以场板830可能具有残留物。残留物可能不被完全蚀刻掉。因此，部分837可能形成于半导体装置1的栅极结构120的侧壁上。
在本文中可以为了便于描述而使用本文所用的如“之下”、“下面”、“下部”、“上方”、“上部”、“较高”、“左侧”、“右侧”等空间相对术语来描述如附图所示的一个元件或特征与另一或多个元件或特征的关系。除了在附图中描绘的朝向之外，空间相对术语还旨在涵盖装置在使用时或运行时的不同朝向。可以以其它方式朝向设备(旋转90度或处于其它朝向)，并且同样可以以相应的方式解释本文中使用的空间相对描述语。应理解，当元件被称为“连接到”或“耦接到”另一元件时，其可以直接连接到或耦接到另一元件，或者可以存在中间元件。
如本文所使用的，术语“大约”、“基本上”、“基本”和“约”用于描述和解释小的变化。当结合事件或情形使用时，所述术语可以指代事件或情形精确发生的实例以及事件或情形接近发生的实例。如本文关于给定值或范围所使用的，术语“约”总体上意指处于给定值或范围的±10％、±5％、±1％或±0.5％内。本文中可以将范围表示为一个端点到另一个端点或介于两个端点之间。本文公开的所有范围都包含端点，除非另外指明。术语“基本上共面”可以指两个表面沿同一平面定位的位置差处于数微米(μm)内，如沿同一平面定位的位置差处于10μm内、5μm内、1μm内或0.5μm内。当将数值或特性称为“基本上”相同时，所述术语可以指处于所述值的平均值的±10％、±5％、±1％或±0.5％内的值。
前述内容概述了几个实施例的特征和本公开的详细方面。本公开中描述的实施例可以容易地用作设计或修改其它工艺和结构以便于实施相同或类似目的和/或实现本文介绍的实施例的相同或类似优点的基础。此类等同构造不背离本公开的精神和范围，并且在不背离本公开的精神和范围的情况下，可以作出各种改变、替代和变更。

Claims (1)

1.一种用于制作半导体装置的方法，所述方法包括：
形成具有第一表面的第一氮化物半导体层；
在所述第一氮化物半导体层的所述第一表面上形成第二氮化物半导体层，其中所述第二氮化物半导体层的带隙大于所述第一氮化物半导体层的带隙；
在所述第二氮化物半导体层上形成栅极结构；
在所述第二氮化物半导体层和所述栅极结构上形成导电材料层；
在所述导电材料层之上形成掩模层；以及
通过去除所述导电材料层的一部分形成场板，其中去除所述导电材料层的所述部分包含对所述导电材料层执行干法蚀刻工艺，并且在执行所述干法蚀刻工艺之后，所述导电材料层的边缘沿基本上垂直于所述第一氮化物半导体层的表面的方向与所述掩模层的边缘基本上对齐，其中去除所述导电材料层的所述部分进一步包括在执行所述干法蚀刻工艺之后，对所述导电材料层执行湿法蚀刻工艺，并且在执行所述湿法蚀刻工艺之后，从俯视图的角度看，所述导电材料层的边缘位于所述掩模层的边缘内部。
CN202080002927.2A 2020-07-07 2020-07-07 半导体装置和其制作方法 Active CN112204753B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/100611 WO2022006731A1 (en) 2020-07-07 2020-07-07 Semiconductor device and fabrication method thereof

Publications (2)

Publication Number Publication Date
CN112204753A CN112204753A (zh) 2021-01-08
CN112204753B true CN112204753B (zh) 2022-11-29

Family

ID=74034533

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080002927.2A Active CN112204753B (zh) 2020-07-07 2020-07-07 半导体装置和其制作方法

Country Status (3)

Country Link
US (1) US20220376058A1 (zh)
CN (1) CN112204753B (zh)
WO (1) WO2022006731A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023050085A1 (en) * 2021-09-28 2023-04-06 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
CN117916866A (zh) * 2022-06-15 2024-04-19 英诺赛科(苏州)半导体有限公司 基于氮化物的半导体器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100388509C (zh) * 2003-01-29 2008-05-14 株式会社东芝 功率半导体器件
EP1901341A4 (en) * 2005-06-10 2009-07-15 Nec Corp FIELD EFFECT TRANSISTOR
SG11201406151TA (en) * 2012-03-29 2014-10-30 Agency Science Tech & Res Iii-nitride high electron mobility transistor structures and methods for fabrication of same
JP2014222724A (ja) * 2013-05-14 2014-11-27 三菱電機株式会社 窒化物半導体を用いたトランジスタおよびその製造方法
JP2015195288A (ja) * 2014-03-31 2015-11-05 住友電工デバイス・イノベーション株式会社 半導体装置及び半導体装置の製造方法
US11658233B2 (en) * 2019-11-19 2023-05-23 Wolfspeed, Inc. Semiconductors with improved thermal budget and process of making semiconductors with improved thermal budget

Also Published As

Publication number Publication date
WO2022006731A1 (en) 2022-01-13
CN112204753A (zh) 2021-01-08
US20220376058A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
US11563097B2 (en) High electron mobility transistor and fabrication method thereof
US11742397B2 (en) Semiconductor device and manufacturing method thereof
CN112204753B (zh) 半导体装置和其制作方法
CN112740418B (zh) 半导体装置和其制造方法
CN115621312A (zh) 一种半导体装置及其制造方法
US20130341640A1 (en) Semiconductor device and method for manufacturing same
WO2022087869A1 (en) Semiconductor device and fabrication method thereof
CN112753105B (zh) 半导体器件结构及其制造方法
CN115602715B (zh) 一种半导体装置及其形成方法
US7498223B2 (en) Semiconductor devices having improved field plates
US12021121B2 (en) Semiconductor device structures and methods of manufacturing the same
CN111989780B (zh) 半导体装置结构和其制造的方法
CN111758167B (zh) 半导体装置和其制作方法
WO2021208020A1 (en) Semiconductor device and fabrication method thereof
CN112956029B (zh) 半导体器件及其制造方法
CN111989779B (zh) 半导体结构和其制造方法
US20220376101A1 (en) Semiconductor device and fabrication method thereof
CN117410330A (zh) 一种半导体装置及其形成方法
CN117334731A (zh) 一种半导体装置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant