JP2936586B2 - 高電子移動度電界効果トランジスタの製造方法 - Google Patents
高電子移動度電界効果トランジスタの製造方法Info
- Publication number
- JP2936586B2 JP2936586B2 JP19187489A JP19187489A JP2936586B2 JP 2936586 B2 JP2936586 B2 JP 2936586B2 JP 19187489 A JP19187489 A JP 19187489A JP 19187489 A JP19187489 A JP 19187489A JP 2936586 B2 JP2936586 B2 JP 2936586B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- gate electrode
- extension
- forming
- narrow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高電子移動度電界効果トランジスタの製造
方法に係わる。
方法に係わる。
本発明は、高電子移動度電界効果トランジスタに係わ
り、絶縁性ないしは半絶縁性基体上に少くともチャンネ
ル層とバリア層とが順次積層され他と分離する島状動作
領域すなわちメサ状の動作領域と、これとは離間する他
の島状部とに差し渡ってゲート電極の延長部が平面的に
架橋するようにしてこのゲート電極の延長部がチャンネ
ル層の側面に沿って設けられることにより寄生ショット
キーの発生を回避する。
り、絶縁性ないしは半絶縁性基体上に少くともチャンネ
ル層とバリア層とが順次積層され他と分離する島状動作
領域すなわちメサ状の動作領域と、これとは離間する他
の島状部とに差し渡ってゲート電極の延長部が平面的に
架橋するようにしてこのゲート電極の延長部がチャンネ
ル層の側面に沿って設けられることにより寄生ショット
キーの発生を回避する。
従来、２次元電子がスチャンネルによる高電子移動度
電界効果トランジスタ、例えばHEMTにおいて、特にこれ
を回路素子とする集積回路においては、第12図に示すよ
うに絶縁性ないしは半絶縁性の基体（１）例えばInP基
体上にチャンネル層例えばGaInAsあるいはInAsよりなる
チャンネル層（２）と例えばAlInAsより成るバリア層
（３）が積層されてメサエッチングによって島状の動作
領域（４）が形成される。この島状動作領域（４）の所
定部には、ソース及びドレイン各電極（6s）及び（6d）
がオーミックに設けられ、これら電極（6s）及び（6d）
間を横切ってバリア層（３）に対してショットキー接合
を形成するショットキーメタルによるゲート電極（７）
が形成される。このゲート電極（７）には、他との接続
に供する延長部（7a）がこの島状動作領域（４）より他
の回路素子の島状動作領域若しくは他との接続に供する
パッド部に差し渡って設けられる。
電界効果トランジスタ、例えばHEMTにおいて、特にこれ
を回路素子とする集積回路においては、第12図に示すよ
うに絶縁性ないしは半絶縁性の基体（１）例えばInP基
体上にチャンネル層例えばGaInAsあるいはInAsよりなる
チャンネル層（２）と例えばAlInAsより成るバリア層
（３）が積層されてメサエッチングによって島状の動作
領域（４）が形成される。この島状動作領域（４）の所
定部には、ソース及びドレイン各電極（6s）及び（6d）
がオーミックに設けられ、これら電極（6s）及び（6d）
間を横切ってバリア層（３）に対してショットキー接合
を形成するショットキーメタルによるゲート電極（７）
が形成される。このゲート電極（７）には、他との接続
に供する延長部（7a）がこの島状動作領域（４）より他
の回路素子の島状動作領域若しくは他との接続に供する
パッド部に差し渡って設けられる。
この場合、島状動作領域（４）はメサエッチングによ
って形成され、その後にゲート電極（７）を形成するこ
とから、このゲート電極（７）は島状動作領域（４）の
側面に露出するチャンネル層（２）の側面にも被着形成
される。
って形成され、その後にゲート電極（７）を形成するこ
とから、このゲート電極（７）は島状動作領域（４）の
側面に露出するチャンネル層（２）の側面にも被着形成
される。
一方、島状動作領域（４）においては、そのチャンネ
ル層（２）のバリア層（３）との界面にゲート電極
（７）への所定の印加電圧によってチャンネルすなわち
２次元電子ガス層チャンネルの形成がなされるものであ
って、これがためチャンネル層（２）のバンドギャップ
幅はバリア層（３）におけるそれによりも小に選定され
る材料によって構成されることからこの側面にゲート電
極（７）が被着形成される場合、このチャンネル層
（２）の側面のゲート電極（７）との接触部に本来のシ
ョットキーゲート部よりバイアが小さい寄生ショットキ
ー接合が形成されるという問題がある。
ル層（２）のバリア層（３）との界面にゲート電極
（７）への所定の印加電圧によってチャンネルすなわち
２次元電子ガス層チャンネルの形成がなされるものであ
って、これがためチャンネル層（２）のバンドギャップ
幅はバリア層（３）におけるそれによりも小に選定され
る材料によって構成されることからこの側面にゲート電
極（７）が被着形成される場合、このチャンネル層
（２）の側面のゲート電極（７）との接触部に本来のシ
ョットキーゲート部よりバイアが小さい寄生ショットキ
ー接合が形成されるという問題がある。
本発明は、上述したメサ型構成によって回路素子間分
離を行うようにした高電子移動度電界効果トランジスタ
においての寄生ショットキー接合の発生を回避すること
を目的とする。
離を行うようにした高電子移動度電界効果トランジスタ
においての寄生ショットキー接合の発生を回避すること
を目的とする。
本発明は、第１図にその略線的拡大斜視図を示すよう
に、絶縁性ないしは半絶縁性基体（１）上に、少くとも
チャンネル層（２）とバリア層（３）とが積層された島
状動作領域（４）と、これより離間して例えば他の回路
素子形成領域若しくはパッド部を構成する他の島状部
（５）とを設け、ゲート電極（７）の延長部（7a）を島
状部（５）に差し渡ってほぼ平面的にすなわちプレナー
的に設けて、その延長部（7a）に、このゲート電極
（７）が島状動作領域（４）の側面に露出するチャンネ
ル層（２）より離間して島状動作領域（４）と島状部
（５）とに差し渡る架橋部（7a1）を設ける。
に、絶縁性ないしは半絶縁性基体（１）上に、少くとも
チャンネル層（２）とバリア層（３）とが積層された島
状動作領域（４）と、これより離間して例えば他の回路
素子形成領域若しくはパッド部を構成する他の島状部
（５）とを設け、ゲート電極（７）の延長部（7a）を島
状部（５）に差し渡ってほぼ平面的にすなわちプレナー
的に設けて、その延長部（7a）に、このゲート電極
（７）が島状動作領域（４）の側面に露出するチャンネ
ル層（２）より離間して島状動作領域（４）と島状部
（５）とに差し渡る架橋部（7a1）を設ける。
上述の本発明構成によれば、ゲート電極（７）より延
長部（7a）が島状動作領域（４）と離間した島状部
（５）上に差し渡って平面的に架橋するように設けてこ
れがチャンネル層（２）の側面にすなわちチャンネル層
（２）自体に被着することを回避できることによって寄
生ショットキー接合の発生を回避できる。
長部（7a）が島状動作領域（４）と離間した島状部
（５）上に差し渡って平面的に架橋するように設けてこ
れがチャンネル層（２）の側面にすなわちチャンネル層
（２）自体に被着することを回避できることによって寄
生ショットキー接合の発生を回避できる。
本発明の実施例の説明に先立って本発明の理解を容易
にするために、本発明の対比される比較例を説明する。
にするために、本発明の対比される比較例を説明する。
まず、第２図にその一部を断面とする略線的拡大斜視
図を示すように、絶縁性ないしは半絶縁性の例えばInP
よりなる基体（１）を設け、これの上に例えば1000Å〜
5000Åの厚さの例えばGaIaAsよりなるチャンネル層
（２）と、さらにこれの上に例えば厚さ300Åのバリア
層（３）とをそれぞれ順次エピタキシャル成長して積層
成膜層を形成する。そして、その所定値すなわちソース
領域及びドレイン領域を形成する部分上に、ソース電極
（6s）及びドレイン電極（6d）を被着する。これらソー
ス電極（6s）及びドレイン電極（6d）は例えばAuGe層の
アロイ層とこれの上にAu層を形成したAuGe/Au層によっ
て構成する。また、これら間のゲート部に、すなわちソ
ース及びドレイン各電極（6s）及び（6d）間を横切って
例えばTi/Pt/Auによるゲート電極（７）を形成し、これ
より例えばパッド部を形成する延長部（7a）を有する電
極パターンを形成する。そして、これらソース電極（6
s）及びドレイン電極（6d）と両者間のゲート部を形成
するゲート電極（７）とのすなわち最終的に得る高電子
移動度電界効果トランジスタを構成する動作領域部を覆
って後述するエッチングレジストとなるフォトレジスト
等のレジスト（８）を周知の技術例えばフォトレジスト
の全面塗布、パターン露光及び現像処理によって形成す
る。
図を示すように、絶縁性ないしは半絶縁性の例えばInP
よりなる基体（１）を設け、これの上に例えば1000Å〜
5000Åの厚さの例えばGaIaAsよりなるチャンネル層
（２）と、さらにこれの上に例えば厚さ300Åのバリア
層（３）とをそれぞれ順次エピタキシャル成長して積層
成膜層を形成する。そして、その所定値すなわちソース
領域及びドレイン領域を形成する部分上に、ソース電極
（6s）及びドレイン電極（6d）を被着する。これらソー
ス電極（6s）及びドレイン電極（6d）は例えばAuGe層の
アロイ層とこれの上にAu層を形成したAuGe/Au層によっ
て構成する。また、これら間のゲート部に、すなわちソ
ース及びドレイン各電極（6s）及び（6d）間を横切って
例えばTi/Pt/Auによるゲート電極（７）を形成し、これ
より例えばパッド部を形成する延長部（7a）を有する電
極パターンを形成する。そして、これらソース電極（6
s）及びドレイン電極（6d）と両者間のゲート部を形成
するゲート電極（７）とのすなわち最終的に得る高電子
移動度電界効果トランジスタを構成する動作領域部を覆
って後述するエッチングレジストとなるフォトレジスト
等のレジスト（８）を周知の技術例えばフォトレジスト
の全面塗布、パターン露光及び現像処理によって形成す
る。
そして、第３図に示すようにこのレジスト（８）とゲ
ート電極（７）の延長部（7a）をエッチングマスクとし
てこれらが被着されず外部に露呈するバリア層（３）と
その下のチャンネル層（２）とをメサエッチングする。
この場合、ゲート電極（７）の延長部（7a）には、ゲー
ト電極（７）側に、ゲート電極（７）と同程度に幅狭例
えば１μｍ以下のチャンネル長に相当する幅の架橋部
（7a1）を設けておく。そして、メサエッチングは等方
性エッチングによって行う。このようにすると、ゲート
電極（７）の延長部（7a）とレジスト（８）によって覆
われている部分のバリア層（３）及びチャンネル層
（２）のエッチングと同時にゲート電極（７）の延長部
（７）の幅狭架橋部（7a1）下のバリア層（３）及びチ
ャンネル層（２）が等方性エッチングによる横方向のエ
ッチングの進行によってえぐりとられ、島状動作領域
（４）とこれと離間して他の島状部（５）とが分離画成
される。その後、レジスト（８）を除去すれば第１図で
説明したゲート電極（７）の延長部（7a）が動作領域
（４）と島状部（５）とに差し渡ってほぼ平面的に形成
されて架橋する架橋部（7a1）が形成され、このゲート
電極（７）の延長部（7a）が島状のすなわちメサ状の動
作領域（４）の側面に露出するチャンネル層（２）から
離間するようになされた本発明による高電子移動度電界
効果トランジスタを得ることができる。
ート電極（７）の延長部（7a）をエッチングマスクとし
てこれらが被着されず外部に露呈するバリア層（３）と
その下のチャンネル層（２）とをメサエッチングする。
この場合、ゲート電極（７）の延長部（7a）には、ゲー
ト電極（７）側に、ゲート電極（７）と同程度に幅狭例
えば１μｍ以下のチャンネル長に相当する幅の架橋部
（7a1）を設けておく。そして、メサエッチングは等方
性エッチングによって行う。このようにすると、ゲート
電極（７）の延長部（7a）とレジスト（８）によって覆
われている部分のバリア層（３）及びチャンネル層
（２）のエッチングと同時にゲート電極（７）の延長部
（７）の幅狭架橋部（7a1）下のバリア層（３）及びチ
ャンネル層（２）が等方性エッチングによる横方向のエ
ッチングの進行によってえぐりとられ、島状動作領域
（４）とこれと離間して他の島状部（５）とが分離画成
される。その後、レジスト（８）を除去すれば第１図で
説明したゲート電極（７）の延長部（7a）が動作領域
（４）と島状部（５）とに差し渡ってほぼ平面的に形成
されて架橋する架橋部（7a1）が形成され、このゲート
電極（７）の延長部（7a）が島状のすなわちメサ状の動
作領域（４）の側面に露出するチャンネル層（２）から
離間するようになされた本発明による高電子移動度電界
効果トランジスタを得ることができる。
尚、上述した例においては、レジスト（８）とゲート
電極（７）とその延長部（7a）とによってメサエッチン
グのマスクを構成するようにした場合であるが、メサエ
ッチングのエッチング液として例えばりん酸と過酸化水
素水と水とが3:1:50の混合液を用いる場合、Ti/Pt/Auゲ
ート電極（７）及びその延長部（7a）の存在によって電
池効果が生じ、バリア層（３）とチャンネル層（２）と
が異常に大きくサイドエッチングしてレジスト層（８）
及びゲート電極（７）下に入り込んで不必要なくびれを
発生する恐れがある。
電極（７）とその延長部（7a）とによってメサエッチン
グのマスクを構成するようにした場合であるが、メサエ
ッチングのエッチング液として例えばりん酸と過酸化水
素水と水とが3:1:50の混合液を用いる場合、Ti/Pt/Auゲ
ート電極（７）及びその延長部（7a）の存在によって電
池効果が生じ、バリア層（３）とチャンネル層（２）と
が異常に大きくサイドエッチングしてレジスト層（８）
及びゲート電極（７）下に入り込んで不必要なくびれを
発生する恐れがある。
本発明製造方法においては、このような不必要なくび
れの発生を回避することができるようにする方法であ
る。
れの発生を回避することができるようにする方法であ
る。
すなわち、本発明製造方法においては、メサエッチン
グすなわち島状動作領域（４）と島状領域（５）の形成
前に、ゲート電極（７）及びその延長部（7a）の形成を
回避して、このゲート電極（７）及び延長部（7a）と同
パターンの絶縁層例えばSiNを全面蒸着、フォトリソグ
ラフィ等によって所要のパターンに形成し、上述のメサ
エッチング後に、この絶縁層を導電層と置換して電極
（７）とその延長部（7a）の形成を行うようにする。
グすなわち島状動作領域（４）と島状領域（５）の形成
前に、ゲート電極（７）及びその延長部（7a）の形成を
回避して、このゲート電極（７）及び延長部（7a）と同
パターンの絶縁層例えばSiNを全面蒸着、フォトリソグ
ラフィ等によって所要のパターンに形成し、上述のメサ
エッチング後に、この絶縁層を導電層と置換して電極
（７）とその延長部（7a）の形成を行うようにする。
本発明製造方法の一例を第４図ないし第11図を参照し
て説明する。各第４図〜第11図の各Ａ図はそれぞれ各工
程の略線的拡大平面図を示し、各Ｂ図は各Ａ図のＢ−Ｂ
線上の断面図を示す。まずこの場合においても基体
（１）上にはチャンネル層（２）とバリア（３）とが順
次エピタキシャル成長される。そしてこれの上に第４図
に示すように、最終的に得る前述のゲート電極（７）及
びその延長端（7a）を含めたパターンをもって絶縁層例
えばSiNよりなるダミーゲート（17）は、例えば全面的C
VD（化学的気相成長法）及びフォトリソグラフィをもっ
て所要のパターンに形成する。
て説明する。各第４図〜第11図の各Ａ図はそれぞれ各工
程の略線的拡大平面図を示し、各Ｂ図は各Ａ図のＢ−Ｂ
線上の断面図を示す。まずこの場合においても基体
（１）上にはチャンネル層（２）とバリア（３）とが順
次エピタキシャル成長される。そしてこれの上に第４図
に示すように、最終的に得る前述のゲート電極（７）及
びその延長端（7a）を含めたパターンをもって絶縁層例
えばSiNよりなるダミーゲート（17）は、例えば全面的C
VD（化学的気相成長法）及びフォトリソグラフィをもっ
て所要のパターンに形成する。
次に第５図に示すように、最終的に前述の島状動作領
域（４）を構成する部分上にフォトレジスト等のエッチ
ングレジスト（８）を同様に全面塗布、パターン露光及
び現象処理によって形成する。
域（４）を構成する部分上にフォトレジスト等のエッチ
ングレジスト（８）を同様に全面塗布、パターン露光及
び現象処理によって形成する。
次に第６図に示すように、このレジスト（８）とダミ
ーゲート（17）とをエッチングマスクとしてこれらが被
覆されていないバリア層（３）とその下のチャンネル層
（２）を例えばりん酸と過酸化水素水と水との混合比が
3:1:50のエッチングを用いてメサエッチングして島状動
作領域（４）と島状部（５）とを形成する。この場合、
等方性エッチングによることによって最終的に得る幅狭
ゲート電極（７）の延長部（7a）の幅狭架橋部（7a1）
に相当する幅狭部分下においてエッチングが進行し、こ
こに空洞（10）が生ずる。
ーゲート（17）とをエッチングマスクとしてこれらが被
覆されていないバリア層（３）とその下のチャンネル層
（２）を例えばりん酸と過酸化水素水と水との混合比が
3:1:50のエッチングを用いてメサエッチングして島状動
作領域（４）と島状部（５）とを形成する。この場合、
等方性エッチングによることによって最終的に得る幅狭
ゲート電極（７）の延長部（7a）の幅狭架橋部（7a1）
に相当する幅狭部分下においてエッチングが進行し、こ
こに空洞（10）が生ずる。
その後、第７図に示すように、レジスト（８）を必要
に応じて一旦除去し、再びフォトレジスト（18）を空洞
（10）内を埋め込むように全面的に塗布する。
に応じて一旦除去し、再びフォトレジスト（18）を空洞
（10）内を埋め込むように全面的に塗布する。
第８図に示すように、このフォトレジスト（18）に対
してその表面よりエッチバックを行ってダミーゲート
（17）の上面を露出する位置までエッチングを行う。
してその表面よりエッチバックを行ってダミーゲート
（17）の上面を露出する位置までエッチングを行う。
第９図に示すようにダミーゲート（17）をエッチング
除去する。このようにすればこのダミーゲート（17）の
パターンに応じた凹部（11）がフォトレジスト（18）の
上面に生ずる。
除去する。このようにすればこのダミーゲート（17）の
パターンに応じた凹部（11）がフォトレジスト（18）の
上面に生ずる。
次に第10図に示すように、フォトレジスト（18）の凹
部（11）内を含んで全面的に例えばTi,Pt及びAuを順次
蒸着して金属層（27）を形成する。
部（11）内を含んで全面的に例えばTi,Pt及びAuを順次
蒸着して金属層（27）を形成する。
その後、第11図に示すようにレジスト（18）を除去す
る。このようにすれば、レジスト（18）上に被着されて
いたTi,Pt,Au金属層（27）が除去されて凹部（11）のパ
ターンのゲート電極（７）及びその延長部（7a）が形成
される。そしてそのゲート電極（７）の延長部（7a）の
一部下に空洞（10）が生じた、すなわち動作領域（４）
と島状部（５）とが画成され、かつゲート電極（７）と
その延長部（7a）がほぼ一平面をなして島状動作領域
（４）と島状部（５）に差し渡る架橋部（7a1）が形成
される。
る。このようにすれば、レジスト（18）上に被着されて
いたTi,Pt,Au金属層（27）が除去されて凹部（11）のパ
ターンのゲート電極（７）及びその延長部（7a）が形成
される。そしてそのゲート電極（７）の延長部（7a）の
一部下に空洞（10）が生じた、すなわち動作領域（４）
と島状部（５）とが画成され、かつゲート電極（７）と
その延長部（7a）がほぼ一平面をなして島状動作領域
（４）と島状部（５）に差し渡る架橋部（7a1）が形成
される。
また、上述した例においては基本（１）がInPよりな
り、チャンネル層（２）がGaInAsである場合、バリア層
がAlInAsによって構成した場合であるが、例えばGaAlAs
系の構成をとって基体（１）として半絶縁性のGaAsを用
い、チャンネル形成領域としてGaAs,バリア層としてAlG
aAsを用い得るなど種々材料構成をとることができる。
り、チャンネル層（２）がGaInAsである場合、バリア層
がAlInAsによって構成した場合であるが、例えばGaAlAs
系の構成をとって基体（１）として半絶縁性のGaAsを用
い、チャンネル形成領域としてGaAs,バリア層としてAlG
aAsを用い得るなど種々材料構成をとることができる。
また、動作領域（４）と分離した島状領域（５）は、
パッド部を構成する場合に限られるこれが他のHEMT等の
回路素子の動作領域である場合に本発明を適用し得るな
ど、上述の例に限られず、種々の変形変更を行うことが
できる。
パッド部を構成する場合に限られるこれが他のHEMT等の
回路素子の動作領域である場合に本発明を適用し得るな
ど、上述の例に限られず、種々の変形変更を行うことが
できる。
上述の本発明製造方法によれば、ゲート電極（７）よ
りの延長部（7a）が島状動作領域（４）と、これと離間
した島状部（５）上に差し渡って平面的に架橋するよう
に設けてこれがチャンネル層（２）の側面にすなわちチ
ャンネル層（２）自体に被着することを回避したことに
よって寄生ショットキー接合の発生、したがってゲート
リークの問題の解決をはかることができる。
りの延長部（7a）が島状動作領域（４）と、これと離間
した島状部（５）上に差し渡って平面的に架橋するよう
に設けてこれがチャンネル層（２）の側面にすなわちチ
ャンネル層（２）自体に被着することを回避したことに
よって寄生ショットキー接合の発生、したがってゲート
リークの問題の解決をはかることができる。
第１図は本発明製造方法で得る高電子移動度電界効果ト
ランジスタの一例の略線的拡大斜視図、第２図及び第３
図はその比較例による製造方法の説明に供する各製造工
程における略線的拡大斜視図、第４図〜第11図は本発明
製造方法の一例の製造工程図で各Ａ図は各工程の要部の
平面図、各Ｂ図は各Ａ図のＡ−Ａ線上の断面図、第12図
は従来の高電子移動度電界効果トランジスタの略線的拡
大斜視図である。 （１）は基体、（２）はチャンネル層、（３）はバリア
層、（４）は島状動作領域、（５）は他の島状部、（6
s）及び（6d）はソース及びドレイン電極、（７）はゲ
ート電極、（7a）はその延長部である。
ランジスタの一例の略線的拡大斜視図、第２図及び第３
図はその比較例による製造方法の説明に供する各製造工
程における略線的拡大斜視図、第４図〜第11図は本発明
製造方法の一例の製造工程図で各Ａ図は各工程の要部の
平面図、各Ｂ図は各Ａ図のＡ−Ａ線上の断面図、第12図
は従来の高電子移動度電界効果トランジスタの略線的拡
大斜視図である。 （１）は基体、（２）はチャンネル層、（３）はバリア
層、（４）は島状動作領域、（５）は他の島状部、（6
s）及び（6d）はソース及びドレイン電極、（７）はゲ
ート電極、（7a）はその延長部である。
Claims (1)
- 【請求項１】絶縁性ないしは半絶縁性基体上に、少なく
ともチャンネル層とこれに比しバンドギャップ幅が大な
るバリア層とを順次積層成膜する工程と、 該積層成膜層上に、最終的に形成する幅狭のゲート電極
と、これより延長する延長部とを有する電極パターンに
対応するダミーゲートを形成する工程と、 上記積層成膜層の、ソース領域およびドレイン領域と、
これら間のゲート部とを形成する動作領域部を覆ってレ
ジストを形成する工程と、 該レジストと、上記ダミーゲートとをマスクとして、上
記積層成膜層に対して等方性エッチングを行うエッチン
グ工程と、 上記ダミーゲートと置換して電極パターンを形成する工
程とを有し、 上記ダミーゲートは、幅狭のゲート電極に対応するゲー
ト電極形成部と、これより延長する延長部とを有し、該
延長部は、幅広の延長部と、該幅広の延長部を上記幅狭
のゲート電極形成部に連結する幅狭部とを有するパター
ンとされ、 上記エッチングによって、上記レジスト下と、上記ダミ
ーゲートの上記幅広延長部下とを残し、上記幅狭部下に
おいてはその全幅下に渡るエッチングを行い、上記動作
領域部を有する島状動作領域と、これと離間して上記幅
広の延長部下に形成された島状部とを形成し、 上記ダミーゲートと置換して形成した電極パターンが、
上記島状動作領域上に形成された幅狭のゲート電極から
上記架橋部を介して上記島状部上に差し渡ってほぼ平面
的に形成されるようにしたことを特徴とする高電子移動
度電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19187489A JP2936586B2 (ja) | 1989-07-25 | 1989-07-25 | 高電子移動度電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19187489A JP2936586B2 (ja) | 1989-07-25 | 1989-07-25 | 高電子移動度電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0355853A JPH0355853A (ja) | 1991-03-11 |
| JP2936586B2 true JP2936586B2 (ja) | 1999-08-23 |
Family
ID=16281910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19187489A Expired - Fee Related JP2936586B2 (ja) | 1989-07-25 | 1989-07-25 | 高電子移動度電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2936586B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100782941B1 (ko) * | 2006-12-29 | 2007-12-07 | 한국과학기술연구원 | Ω 형상의 채널을 갖는 고이동도 트랜지스터 |
| KR101083843B1 (ko) * | 2008-12-11 | 2011-11-15 | 경북대학교 산학협력단 | 평면 게이트 제어 소자 및 그의 제조 방법 |
| JP2010238975A (ja) * | 2009-03-31 | 2010-10-21 | Asahi Kasei Electronics Co Ltd | 半導体装置とその製造方法 |
| JP5716737B2 (ja) * | 2010-03-01 | 2015-05-13 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
-
1989
- 1989-07-25 JP JP19187489A patent/JP2936586B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0355853A (ja) | 1991-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6717192B2 (en) | Schottky gate field effect transistor | |
| JP2003531470A (ja) | ダブルリセストランジスタ | |
| JP3210657B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2936586B2 (ja) | 高電子移動度電界効果トランジスタの製造方法 | |
| US5483089A (en) | Electrically isolated MESFET | |
| JPH02140942A (ja) | 半導体装置の製造方法 | |
| KR20070046141A (ko) | 층 구조에서 다중-스테이지 리세스와 다중-리세스된게이트를 구비한 전계 효과 트랜지스터를 생산하기 위한방법 | |
| JPH0964341A (ja) | 高電子移動度トランジスタ | |
| JP2003059944A (ja) | 電界効果トランジスタおよびこの製造方法 | |
| JP3144089B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2557430B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2003059949A (ja) | 電界効果トランジスタ及び電界効果トランジスタの製造方法 | |
| JP2503667B2 (ja) | 半導体装置の製造方法 | |
| JPH01194475A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2894801B2 (ja) | 半導体トランジスタおよびその製造方法 | |
| JP2003045898A (ja) | 半導体装置およびその製造方法 | |
| JP3903241B2 (ja) | 化合物電界効果型半導体装置 | |
| KR950000157B1 (ko) | 전계효과 트랜지스터의 제조방법 | |
| JPH0855861A (ja) | 電界効果トランジスタ、及びその製造方法 | |
| JP3420475B2 (ja) | 半導体装置の製造方法 | |
| JP2607310B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3017546B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05315368A (ja) | 電界効果トランジスタ | |
| JP3158410B2 (ja) | 半導体装置の製造方法 | |
| JPH04196133A (ja) | 半導体装置の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |