KR100782941B1 - Ω 형상의 채널을 갖는 고이동도 트랜지스터 - Google Patents

Ω 형상의 채널을 갖는 고이동도 트랜지스터 Download PDF

Info

Publication number
KR100782941B1
KR100782941B1 KR1020060137487A KR20060137487A KR100782941B1 KR 100782941 B1 KR100782941 B1 KR 100782941B1 KR 1020060137487 A KR1020060137487 A KR 1020060137487A KR 20060137487 A KR20060137487 A KR 20060137487A KR 100782941 B1 KR100782941 B1 KR 100782941B1
Authority
KR
South Korea
Prior art keywords
channel
drain
shaped channel
hemt
source
Prior art date
Application number
KR1020060137487A
Other languages
English (en)
Inventor
이규환
김재호
오정수
정환원
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020060137487A priority Critical patent/KR100782941B1/ko
Application granted granted Critical
Publication of KR100782941B1 publication Critical patent/KR100782941B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7784—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with delta or planar doped donor layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Ω 형상의 채널을 구비하는 HEMT(high electron mobility transistor)가 개시된다. 본 발명의 실시예에 따른 HEMT는 소스, 드레인, 그 양단부가 각각 소스와 드레인에 연결되는 Ω 형상의 채널 및 적어도 채널의 일부를 덮는 게이트를 포함한다. 나노스케일을 갖는 HEMT의 채널이 Ω 형상을 가짐으로써 채널의 길이가 실질적으로 증가되고, 단채널 효과가 감소되어 스위칭 특성이 향상된다.
HEMT, 채널, 단채널 효과, Ω 형상

Description

Ω 형상의 채널을 갖는 고이동도 트랜지스터{HIGH ELECTRON MOBILITY TRANSISTOR HAVING Ω-SHAPE CHANNEL}
도 1은 본 발명의 실시예에 따른 HEMT의 구조를 보이는 평면도.
도 2는 도 1의 A-A'선을 따른 단면도.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 HEMT의 제조 공정도.
본 발명은 통신용 고속 소자 제조 분야에 관한 것으로, 특히 Ω 형상의 채널을 갖는 고이동도 트랜지스터에 관한 것이다.
반도체 트랜지스터는 각종 전자 통신 장비의 스위칭 소자로 이용된다. 특히, 고이동도 트랜지스터(high electron mobility transistor, 이하 HEMT라 함)는 고온의 환경 및 방사선에 노출된 환경에서도 전기적으로 안정적인 특징을 갖고 있어, 군사용 및 우주 산업용 장치의 제어회로 및 증폭회로로 널리 사용되고 있다. 또한, 화합물 반도체로 구현되는 HEMT는 Si 기반의 소자보다 월등히 높은 전자 이동도를 갖고 있어, 위성 통신과 같은 초고주파 통신분야의 필수적인 소자로 이용된다.
최근 반도체 소자 제조 공정기술의 발달로 트랜지스터의 선폭이 나노미 터(nano-meter) 이하로 작아지면서, 나노 크기의(nano-scale) HEMT에 대한 많은 연구가 이루어지고 있다.
일반적으로, 반도체 트랜지스터의 선폭이 감소하면 문턱전압이 높아지고 단채널(short channel) 효과가 나타난다. 나노스케일의 HEMT에서도 역시 문턱 전압이 높아지고 단채널 효과가 발생하여 스위칭이 제대로 제어되지 않는다. 이에 따라, 통신 소자의 성능을 향상시키기 위해서라도 HEMT의 단채널 효과를 감소 문제는 반드시 해결되어야 할 과제이다.
이러한 문제점을 해결하기 위해, 종래에는 소자의 드레인 및 채널 영역의 도핑농도를 변화를 시키는 연구들이 진행되고 있으나, 도핑농도를 변화시키는 것만으로는 단채널 효과를 감소시키는데 한계가 있다.
전술한 문제점을 해결하기 위한 본 발명은, HEMT의 단채널 효과를 방지하는데 그 목적이 있다. 이를 위해 본 발명은 Ω 형상의 채널을 구비하는 HEMT를 제공한다.
본 발명의 실시예에 따른 HEMT는 소스; 드레인; 그 양단부가 각각 상기 소스와 상기 드레인에 연결되는 Ω 형상의 채널; 및 적어도 상기 채널의 일부를 덮는 게이트를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명한다.
도 1을 참조하면, 본 발명의 실시예에 따른 고이동도 트랜지스터(high electron mobility transistor, HEMT)는 소스(S), 드레인(D), 그 양단부가 각각 소스와 드레인에 연결되는 Ω 형상의 평면 채널(CH), 적어도 채널(CH)의 일부를 덮는 게이트(G)를 포함한다. Ω 형상 채널(CH)의 곡면은 외주와 내주를 갖고, 외주 반경은 2R이며 내주 반경 R이다(여기서, R는 임의의 실수). 즉, 외주 반경은 내주 반경의 2배이다. 또한, Ω 형상 채널(CH) 양단부의 일측의 길이는 R이다. 게이트(G)는 Ω 형상 채널(CH)의 곡면을 덮는 부채꼴 부분(G1)과 부채꼴의 중심에서 연장되는 연장부(G2)를 갖는다. 부채꼴 부분(G1)은 중심각이 70°내지 120°인 부채꼴 형상을 갖는다. 소스(S)와 드레인(D)에 평행한 연장부(G2)의 일측의 길이는 R이다.
본 발명에서는 Ω 형상의 채널을 갖는 HEMT를 제공함으로써, 단채널에서 나타나는 속도의 오버슛(velocity overshoot) 현상을 방지하고 게이트의 전압에 의한 전자 이동을 효율적으로 스위칭한다.
도 1의 A-A' 선을 따른 단면을 보이는 도 2를 참조하면, 본 발명의 실시예에 따른 HEMT는 반도체 기판(20), InP 기판(20) 상에 형성되어 Ω 형상을 갖는 채널을 제공하는 전자 가스층(21), 공간분리를 위한 진성 AlGaAs층(22), 진성 AlGaAs층(22) 사이에 델타 도핑된 n+-AlGaAs층(23), 게이트 절연막(24), 게이트 절연막 양단의 진성 AlGaAs층(22)과 소스(S) 및 드레인(D) 사이에 형성된 n+-GaAs층(25)을 더 포함한다. 본 발명의 실시예에서, 전자 가스층(21)은 진성 GaAs로 형성된 양자우물층 또는 삼각 우물층이다.
이와 같이, 본 발명에 따른 HEMT는 Ω 형상 채널(CH)을 구비하여 소스(S)와 드레인(D) 사이의 거리는 증가되지 않으면서 채널의 길이를 증가시킴으로써 단채널 효과를 감소시킬 수 있다.
이하, 도 3a 내지 도 3d를 참조하여 본 발명의 실시예에 따른 HEMT의 제조 방법을 설명한다.
도 3a를 참조하면, 반도체 기판(20)을 마련한다. 본 발명의 실시예에서, 반도체 기판(20)은 진성 InP 기판 또는 진성 GaAs 기판이다.
도 3b를 참조하면, 반도체 기판(20) 상에 2차원 전자 가스층(21)을 형성한다. 전자 가스층(21)은 진성 GaAs 양자우물층 또는 삼각우물층으로 형성한다. 전자 가스층(21) 상에 공간의 분리를 위해 도핑되지 않은 진성 AlGaAs층(22)을 형성한다. 전자 가스층(21)은 진성 GaAs로 형성된 양자우물층 또는 삼각우물층이다.
이어서, 2차원 전자가스층 채널층에 전자를 공급하기 위해 Si을 고농도로 델타도핑하여 n+- AlGaAs층(23)을 형성한다.
도 3c를 참조하면, Ω 형상의 채널 형성용 마스크(M)를 마련한다. 마스크(M)는 전술한 채널과 동일한 형상을 갖는다. 예컨대, 마스크(M)의 곡면 부분(CP)은 외주와 내주를 갖고, 외주 반경은 2R이며 내주 반경 R이다.
도 3d를 참조하면, 마스크(M)을 이용한 리소그라피 공정을 실시하고, 진성 AlGaAs층(22), n+- AlGaAs층(23) 및 전자가스층(21)을 선택적으로 제거하기 위한 식각을 실시하여 반도체 기판(20)을 노출시킨다. 이와 같은 식각에 따라 Ω 형상으로 패터닝(patterning)된 전자가스층(21)이 얻어진다.
다음으로, 패터닝된 진성 2차원 전자가스층(21)에 In을 확산시켜 도 1 및 도 2에 보이는 소스(S)와 드레인(D)을 형성한다. 소스(S)와 드레인(D) 형성이 완료된 반도체 기판(20) 상부에 게이트 절연막, 게이트 전극, 소스 및 드레인 전극 형성 등을 진행한다. 예컨대, 폴리아미-액시드(Polyami-acide)를 스핀코팅(spin coating)하고 큐어링(curing)하여 게이트 절연막을 형성하고, 전극 형성을 위한 마스크 형성, 리소크래피, 마스크 제거를 위한 애슁(Ashing) 과정을 통하여 소스, 드레인과 전극을 콘택시키기 위한 홀을 형성하고, 금속막 증착 및 패터닝을 진행하여 소스 전극, 드레인 전극 및 부채꼴 게이트 전극을 형성한다.
본 발명은 나노스케일을 갖는 HEMT의 채널을 Ω 형상으로 형성하여 채널의 길이를 실질적으로 증가시킨다. 이와 같이 본 발명은 마스크의 변경만으로 문턱 전압이 높아지는 것을 방지하고, 단채널 효과를 감소시켜 스위칭 특성을 향상시킬 수 있다.

Claims (7)

  1. 소스;
    드레인;
    그 양단부가 각각 상기 소스와 상기 드레인에 연결되는 Ω 형상의 채널; 및
    적어도 상기 채널의 일부를 덮는 게이트
    를 포함하는 HEMT.
  2. 제1항에 있어서,
    상기 Ω 형상 채널의 곡면은 외주와 내주를 갖고,
    상기 외주의 반경은 상기 내주의 반경의 2배인, HEMT.
  3. 제1항에 있어서,
    상기 게이트는 상기 Ω 형상 채널의 곡면을 덮는 부채꼴 부분과 상기 부채꼴 부분의 중심에서 연장되는 연장부를 포함하는, HEMT.
  4. 제3항에 있어서,
    상기 부채꼴 부분은 중심각이 70°내지 120°인 부채꼴 형상을 갖는, HEMT.
  5. 제1항에 있어서,
    상기 채널 상에 형성된 2차원 전자가스층을 더 포함하는, HEMT.
  6. 제5항에 있어서,
    상기 2차원 전자가스층은 양자우물층 또는 삼각 우물층인, HEMT.
  7. 제6항에 있어서,
    상기 2차원 전자가스층 내에 형성된 델타 도핑층을 더 포함하는, HEMT.
KR1020060137487A 2006-12-29 2006-12-29 Ω 형상의 채널을 갖는 고이동도 트랜지스터 KR100782941B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060137487A KR100782941B1 (ko) 2006-12-29 2006-12-29 Ω 형상의 채널을 갖는 고이동도 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137487A KR100782941B1 (ko) 2006-12-29 2006-12-29 Ω 형상의 채널을 갖는 고이동도 트랜지스터

Publications (1)

Publication Number Publication Date
KR100782941B1 true KR100782941B1 (ko) 2007-12-07

Family

ID=39139896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137487A KR100782941B1 (ko) 2006-12-29 2006-12-29 Ω 형상의 채널을 갖는 고이동도 트랜지스터

Country Status (1)

Country Link
KR (1) KR100782941B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355853A (ja) * 1989-07-25 1991-03-11 Sony Corp 高電子移動度電界効果トランジスタの製造方法
JPH06120521A (ja) * 1992-10-06 1994-04-28 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH09298295A (ja) * 1996-05-02 1997-11-18 Honda Motor Co Ltd 高電子移動度トランジスタ及びその製造方法
JP2004241471A (ja) 2003-02-04 2004-08-26 Renesas Technology Corp 化合物半導体装置とその製造方法、半導体装置及び高周波モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355853A (ja) * 1989-07-25 1991-03-11 Sony Corp 高電子移動度電界効果トランジスタの製造方法
JPH06120521A (ja) * 1992-10-06 1994-04-28 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH09298295A (ja) * 1996-05-02 1997-11-18 Honda Motor Co Ltd 高電子移動度トランジスタ及びその製造方法
JP2004241471A (ja) 2003-02-04 2004-08-26 Renesas Technology Corp 化合物半導体装置とその製造方法、半導体装置及び高周波モジュール

Similar Documents

Publication Publication Date Title
US8809153B2 (en) Graphene transistors with self-aligned gates
KR940007074B1 (ko) 트랜지스터 장치 제조방법
Yamashita et al. Pseudomorphic In0. 52 Al0. 48 As/In0. 7 Ga0. 3 As HEMT’s with an ultrahigh f of 562 GHz
JP4237203B2 (ja) 不定形高電子移動度トランジスタの製造方法
US8253168B2 (en) Transistors for replacing metal-oxide-semiconductor field-effect transistors in nanoelectronics
US7973368B2 (en) Semiconductor device with T-gate electrode
KR20120076061A (ko) 복수의 그래핀 채널층을 구비하는 그래핀 전자소자
JPH02148738A (ja) 電界効果トランジスタの製造方法
US20110227044A1 (en) Transistor and method for manufacturing the same
Zota et al. ${\rm In} _ {0.53}{\rm Ga} _ {0.47}{\rm As} $ Multiple-Gate Field-Effect Transistors With Selectively Regrown Channels
US9171920B2 (en) Gate structure
CN111201609B (zh) 具有可调阈值电压的高电子迁移率晶体管
Goh et al. Gate-all-around In 0.53 Ga 0.47 As junctionless nanowire FET with tapered source/drain structure
KR100782941B1 (ko) Ω 형상의 채널을 갖는 고이동도 트랜지스터
US10276716B2 (en) Transistor with asymmetric source and drain regions
Kaushal et al. Effects of a high-k dielectric on the performance of III–V ballistic deflection transistors
US9583589B1 (en) Self-aligned double gate recess for semiconductor field effect transistors
Ohshima et al. Improvement of 0.1 μm-gate InGaAs/AlGaAs HEMT performance by suppression of electro-chemical etching in deionized water
JP2836145B2 (ja) 電界効果トランジスタおよびその製造方法
KR100349368B1 (ko) 초고주파 반도체 소자 및 그의 제조방법
Belenky et al. Microwave performance of top-collector charge injection transistors on InP substrates
KR100554967B1 (ko) 음성미분저항 억제용 부정합 고전자이동도 트랜지스터 및제조 방법
Franklin et al. Stacking Graphene Channels in Parallel for Enhanced Performance With the Same Footprint
KR101645228B1 (ko) 나노와이어 구조의 질화물 반도체 소자 및 그 제조방법
KR100978728B1 (ko) 단일 전자 반가산 논리회로 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111019

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee