JPH0355853A - 高電子移動度電界効果トランジスタの製造方法 - Google Patents

高電子移動度電界効果トランジスタの製造方法

Info

Publication number
JPH0355853A
JPH0355853A JP19187489A JP19187489A JPH0355853A JP H0355853 A JPH0355853 A JP H0355853A JP 19187489 A JP19187489 A JP 19187489A JP 19187489 A JP19187489 A JP 19187489A JP H0355853 A JPH0355853 A JP H0355853A
Authority
JP
Japan
Prior art keywords
island
region
gate electrode
channel layer
island type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19187489A
Other languages
English (en)
Other versions
JP2936586B2 (ja
Inventor
Mikio Kamata
幹夫 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP19187489A priority Critical patent/JP2936586B2/ja
Publication of JPH0355853A publication Critical patent/JPH0355853A/ja
Application granted granted Critical
Publication of JP2936586B2 publication Critical patent/JP2936586B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高電子移動度電界効果トランジスタに係わる
〔発明の概要〕
本発明は、高電子移動度電界効果トランジスタに係わり
、絶縁性ないしは半絶縁性基体上に少くともチャンネル
層とバリア層とが順次積層され他と分離する島状動作領
域すなわちメサ状の動作領域と、これとは離間する他の
島状部とに差し渡ってゲート電極の延長部が平面的に架
橋するようにしてこのゲート電極の延長部がチャンネル
層の側面に沿って設けられることに・よる寄生ショット
キーの発生を回避する。
〔従来の技術] 従来、2次元電子ガスチャンネルによる高電子移動度電
界効果トランジスタ、例えばHEMTにおいて、特にこ
れを回路素子とする集積回路においては、第12図に示
すように絶縁性ないしは半絶縁性の基体(1)例えばI
nP基体上にチャンネル層例えばGalnAsあるいは
InAsよりなるチャンネル層(2)と例えばA71n
A5より戒るバリア層(3)が積層されてメサエッチン
グによって島状の動作領域(4)が形威される。この島
状動作領域(4)の所定部には、ソース及びドレイン各
電極(6S)及び(6d)がオーミックに設けられ、こ
れら電極(6s)及び(6d)間を横切ってバリア層(
3)に対してショットキー接合を形戊するショットキー
メタルによるゲート電極(7)が形威される。このゲー
ト電極(7)には、他との接続に供する延長部(7a)
がこの島状動作領域(4)より他の回路素子の島状動作
領域若しくは他との接続に供するパッド部を構威する他
の島状部(5)上に差し渡って設けられる。
この場合、島状動作領域(4)と他の島状部(5)とは
同工程のメサエッチングによって形威され、その後にゲ
ート電極(7)を形威することから、このゲート電極(
7)は島状動作領域(4)の側面に露出するチャンネル
層(2)の側面にも被着形或される。
一方、島状動作領域(4)においては、そのチャンネル
層(2)のバリア層(3)との界面にゲート電極(7)
への所定の印加電圧によってチャンネルすなわち2次元
電子ガス層チャンネルの形戒がなされるものであって、
これがためチャンネル層(2)のバンドギャップ幅はバ
リア層(3)におけるそれよりも小に選定された材料に
よって構威されることからこの側面にゲート電極(7)
が被着形或される場合、このチャンネル層(2)の側面
のゲート電極(7)との接触部に本来のショットキーゲ
ート部よりバリアが小さい寄生ショットキー接合が形威
されるという問題がある. 〔発明が解決しようとする課題〕 本発明は、上述したメサ型構威によって回路素子間分離
を行うようにした高電子移動度電界効果トランジスタに
おいての寄生シゴットキー接合の発生を回避することを
目的とする。
〔課題を解決するための手段〕
本発明は、第1図にその路線的拡大斜視図を示すように
、絶縁性ないしは半絶縁性基体(1)上に、少くともチ
ャンネル層(2)とバリア層(3)とが積層された島状
動作領域(4)と、これより離間して例えば他の回路素
子形威領域若しくはパッド部を構或する他の島状部(5
)とを設け、ゲート電極(7)の延長部(7a)を島状
部(5)に差し渡ってほぼ平面的にすなわちプレナー的
に設けて、その延長部(7a)に゛、このゲート電極(
7)が島状動作領域(4)の側面に露出するチャンネル
層(2)より離間して島状動作領域(4)と島状部(5
)とに差し渡る架橋部(7a I)を設ける。
〔作用〕
上述の本発明構戒によれば、ゲート電極(7)より延長
部(7a)が島状動作領域(4)と離間した島状部(5
)上に差し渡って平面的に架橋するように設けてこれが
チャンネル層(2)の側面にすなわちチャンネル層(2
)自体に被着することを回避できることによって寄生シ
ョットキー接合の発生を回避できる。
〔実施例〕
本発明の一実施例をその製造方法と共に説明する。
まず、第2図にその一部を断面とする略線的拡大斜視図
を示すように、絶縁性ないしは半絶縁性の例えばInP
よりなる基体(1)を設け、これの上に例えばiooo
入〜5000人の厚さの例えばGalnAsよりなるチ
ャンネル層(2)と、さらにこれの上に例えば厚さ30
0人のバリア層(3)とをそれぞれ順次エビタキシャル
威長ずる。そして、その所定部すなわちソース領域及び
ドレイン領域を形威する部分上に、ソース電極(6S)
及びドレイン電極(6d)を被着する。
これらソース電極(6S)及びドレイン電極(6d)は
例えばAuGe層のアロイ層とこれの上にAU層を形威
したAuGe/Au層によって構或する。また、これら
間のゲート部に、すなわちソース及びドレイン各電極(
6S)及び(6d〉間を横切って例えばTi/Pt/A
uによるゲート電極(7)を形威し、これより例えばバ
ッド部を形威する延長部(7a)を有するパターンとす
る。
そして、これらソース電極(6S)及びゲート電極(6
d)と両者間のゲート部を形或するゲート電極(7)と
のすなわち最終的に得る高電子移動度電界効果トランジ
スタを構威する動作領域部を覆って後述するエッチング
レジストとなるフォトレジスト等のレジスト(8)を周
知の技術例えばフォトレジストの全面塗布、パターン露
光及び現像処理によって形戒する。
そして、第3図に示すようにこのレジスト(8)とゲー
ト電極(7)の延長部(7a)をエッチングマスクとし
てこれらが被着されず外部に露呈するバリア層(3)と
その下のチャンネル層(2)とをメサエッチングする。
この場合、ゲート電極(7)の延長部(7a)には、ゲ
ート電極(7)側に、ゲート電極(7)と同程度に幅狭
例えばII!m以下のチャンネル長に相当する幅の架橋
部(7a + )を設けておく。そして、メサエッチン
グは等方性エッチングによって行う。このようにすると
、ゲート電極(7)の延長部(7a)とレジスト(8)
によって覆われている部分のバリア層(3)及びチャン
ネル層(2)のエッチングと同時にゲート電極(7)の
延長部(7)の幅狭架橋部(7a+)下のバリア層(3
)及びチャンネル層(2)が等方性エッチングによる横
方向のエッチングの進行によってえぐりとられ、島状動
作領域(4)とこれと離間して他の島状部(5)とが分
離画威される。その後、レジスト(8)を除去すれば第
l図で説明したゲート電極(7)の延長部(7a)が動
作領域(4)と島状部(5)とに差し渡ってほぼ平面的
に形威されて架橋する架橋部(7a,)が形威され、こ
のゲート電極(7)の延長部(7a)が鳥状のすなわち
メサ状の動作領域(4)の側面に露出するチャンネル層
(2)から離間するようになされた本発明による高電子
移動度電界効果トランジスタを得ることができる。
尚、上述した例においては、レジスト(8)とゲート電
極(7)とその延長部(7a)とによってメサエッチン
グのマスクを構戒するようにした場合であるが、メサエ
ッチングのエッチング液として例えばりん酸と過酸化水
素水と水とが3:1:50の混合液を用いる場合、Ti
/Pt/Auゲート電極(7)及びその延長部(7a)
の存在によって電池効果が生じ、バリア層(3)とチャ
ンネル層(2)とが異常に太き《サイドエッチングして
レジスト層(8)及びゲート電極(7)下に入り込んで
不必要なくびれを発生する恐れがある。
この場合には、メサエッチングすなわち島状動作領域(
4)と島状領域(5)の形戒前に、ゲート電極(7)及
びその延長部(7a)の形或を回避して、このゲート電
極(7)及び延長部(7a)と同パターンの絶縁層例え
ばSiNを全面蒸着、フォトリソグラフィ等によって所
要のパターンに形成し、上述のメサエッチング後に、こ
の絶縁層を導電層と置換して電極(7)とその延長部(
7a)の形戒を行うようにすることもできる。
この場合の製造方法の一例を第4図ないし第11図を参
照して説明する。各第4図〜第11図の各A図はそれぞ
れ各工程の路線的拡大平面図を示し、各B図は各A図の
B−B線上の断面図を示す。まずこの場合においても基
体(1)上にはチャンネル層(2)とバリア層(3)と
が順次エビタキシャル威長される。そしてこれの上に第
4図に示すように、最終的に得る前述のゲート電極(7
)及びその延長端(7a)を含めたパターンをもって絶
縁層例えばSiNよりなるダミーゲー} (17)を、
例えば全面的CVD(化学的気相戒長法)及びフォトリ
ソグラフィをもって所要のパターンに形成する。
次に第5図に示すように、最終的に前述の島状動作領域
(4)を構威する部分上にフォトレジスト等のエッチン
グレジスト(8)を同様に全面塗布、パターン露光及び
現象処理によって形戒する。
次に第6図に示すように、このレジスト(8)とダξ−
ゲー} (17)とをエッチングマスクとしてこれらが
被覆されていないバリア層(3)とその下のチャンネル
層(2)を例えばりん酸と過酸化水素水と水との混合比
が3:1:50のエッチング液を用いてメサエッチング
して島状動作領域(4)と島状部(5)とを形或する。
この場合、等方性エッチングによることによって最終的
に得る幅狭ゲート電極(7)の延長部(7a)の幅狭架
橋部(7a,)に相当する幅狭部分下においてエッチン
グが進行し、ここに空洞(10)が生ずる。
その後、第7図に示すように、レジスト(8)を必要に
応じて一旦除去し、再びフォトレジスト(l8)を空洞
(lO〉内を埋め込むように全面的に塗布する。
第8図に示すように、このフォトレジスト(18)に対
してその表面よりエッチバックを行ってダミーゲート(
17)の上面を露出する位置までエッチングを行う。
第9図に示すようにダミーゲート(17)をエッチング
除去する。このようにすればこのダミーゲート(17)
のパターンに応じた凹部(11)がフォトレジスト(1
8)の上面に生ずる。
次に第10図に示すように、フォトレジスト(18)の
凹部(11)内を含んで全面的に例えばTi, Pt及
びAuを順次蒸着して金属層(27)を形或する。
その後、第11図に示すようにレジスト(18)を除去
する。このようにすれば、レジスト(18)上に被着さ
れていたTi, Pt, Au金属層(27)が除去さ
れて凹部(11)のパターンのゲート電極(7)及びそ
の延長部 (7a)が形威される。そしてそのゲート電
極(7)の延長部(7a〉の一部下に空洞(10)が生
じた、すなわち動作領域(4)と島状部(5)とが画威
され、かつゲート電極(7)とその延長部(7a)がほ
ぼ一平面をなして島状動作領域(4)と島状部(5)に
差し渡る架橋部(7a+)が形威される。
また、上述した例においては基体(1)がInPよりな
り、チャンネル層(2)がGalnAsである場合で、
バリア層がAfiHA5によって構威した場合であるが
、例えばG a kl A s系の構或をとって基体(
1)として半絶縁性のGaAsを用い、チャンネル形成
領域としてGaAs+バリア層としてuGaAsを用い
得るなど種々の材料構或をとることができる。
また、動作領域(4)と分離した島状領域(5)は、パ
ッド部を構或する場合に限られずこれが他の}IEMT
等の回路素子の動作領域である場合に本発明を適用し得
るなど、上述の例に限られず、種々の変形変更を行うこ
とができる。
〔発明の効果〕
上述の本発明構或によれば、ゲート電極(7)よりの延
長部(7a)が鳥状動作領域(4)と、これと離間した
島状部(5)上に差し渡って平面的に架橋するように設
けてこれがチャンネル層(2)の側面にすなわちチャン
ネル層(2)自体に被着することを回避したことによっ
て寄生ショットキー接合の発生、したがってゲートリー
クの問題の解決をはかることができる.
【図面の簡単な説明】
第1図は本発明による高電子移動度電界効果トランジス
タの一例の略線的拡大斜視図、第2図及び第3図はその
製造方法の一例の説明に供する各製造工程における略線
的拡大斜視図、第4図〜第11図は他の例の製造工程図
で各A図は各工程の要部の平面図、各B図は各A図のA
−A線上の断面図、第12図は従来の高電子移動度電界
効果トランジスタの路線的拡大斜視図である。 (1)は基体、(2)はチャンネル層、(3)はバリア
層、(4)は島状動作領域、(5)は他の島状部、(6
s)及び(6d)はソース及びドレイン電極、(7)は
ゲート電極、(7a)はその延長部である。 代 理 人 松 隈 秀 盛 弟 1 凶 弟 3 凶 手続補正書 平底 1年 9月 6日 平威 1年 特 許 願 第l9 1874号 3.補正をする者 事件との関係

Claims (1)

    【特許請求の範囲】
  1.  絶縁性ないしは半絶縁性基体上に、少くともチャンネ
    ル層とこれに比しバンドキャップ幅が大なるバリア層と
    が順次積層され他と分離する島状動作領域と、これとは
    離間する他の島状部とを有し、上記島状動作領域上のゲ
    ート電極の延長部が上記チャンネル層の側面から離間す
    るようにほぼ平面的に該島状領域と上記他の島状部とに
    差し渡って架橋する架橋部を有してなることを特徴とす
    る高電子移動度電界効果トランジスタ。
JP19187489A 1989-07-25 1989-07-25 高電子移動度電界効果トランジスタの製造方法 Expired - Fee Related JP2936586B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19187489A JP2936586B2 (ja) 1989-07-25 1989-07-25 高電子移動度電界効果トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19187489A JP2936586B2 (ja) 1989-07-25 1989-07-25 高電子移動度電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPH0355853A true JPH0355853A (ja) 1991-03-11
JP2936586B2 JP2936586B2 (ja) 1999-08-23

Family

ID=16281910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19187489A Expired - Fee Related JP2936586B2 (ja) 1989-07-25 1989-07-25 高電子移動度電界効果トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP2936586B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782941B1 (ko) * 2006-12-29 2007-12-07 한국과학기술연구원 Ω 형상의 채널을 갖는 고이동도 트랜지스터
WO2010068055A3 (en) * 2008-12-11 2010-09-30 Kyungpook National University Industry-Academic Cooperation Foundation Planar gate-controlled element and method for fabricating the same
JP2010238975A (ja) * 2009-03-31 2010-10-21 Asahi Kasei Electronics Co Ltd 半導体装置とその製造方法
WO2011108063A1 (ja) * 2010-03-01 2011-09-09 富士通株式会社 化合物半導体装置及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782941B1 (ko) * 2006-12-29 2007-12-07 한국과학기술연구원 Ω 형상의 채널을 갖는 고이동도 트랜지스터
WO2010068055A3 (en) * 2008-12-11 2010-09-30 Kyungpook National University Industry-Academic Cooperation Foundation Planar gate-controlled element and method for fabricating the same
JP2010238975A (ja) * 2009-03-31 2010-10-21 Asahi Kasei Electronics Co Ltd 半導体装置とその製造方法
WO2011108063A1 (ja) * 2010-03-01 2011-09-09 富士通株式会社 化合物半導体装置及びその製造方法
CN102763204A (zh) * 2010-03-01 2012-10-31 富士通株式会社 化合物半导体装置及其制造方法
US8748861B2 (en) 2010-03-01 2014-06-10 Fujitsu Limited Compound semiconductor device and method for manufacturing the same
JP5716737B2 (ja) * 2010-03-01 2015-05-13 富士通株式会社 化合物半導体装置及びその製造方法
US9071167B2 (en) 2010-03-01 2015-06-30 Fujitsu Limited Compound semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2936586B2 (ja) 1999-08-23

Similar Documents

Publication Publication Date Title
JPH0354464B2 (ja)
JP2550412B2 (ja) 電界効果トランジスタの製造方法
JPS6164171A (ja) 半導体素子の製造方法
JP3210657B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH0355853A (ja) 高電子移動度電界効果トランジスタの製造方法
JPS6173377A (ja) Fetの製造方法
JPH02140942A (ja) 半導体装置の製造方法
JPS61240684A (ja) シヨツトキ−型電界効果トランジスタ及びその製造方法
JPH08139274A (ja) 半導体装置
JPS6159881A (ja) 半導体装置及び半導体装置の製造方法
JPS6215861A (ja) 半導体装置の製造方法
JPS62190772A (ja) 電界効果トランジスタおよびその製造方法
JPH05275456A (ja) 半導体装置及びその製造方法
JPH02201933A (ja) 半導体装置の製造方法
JPH03232240A (ja) 電界効果トランジスタの製造方法
JP3199298B2 (ja) 電界効果トランジスタの製法
JPH06120253A (ja) 電界効果トランジスタ及びその製造方法
JPS62190773A (ja) 電界効果トランジスタとその製造方法
JPH10144933A (ja) 縦型半導体素子
JPS63204742A (ja) 半導体装置の製造方法
JPH01106469A (ja) 半導体装置及びその製造方法
JPS59126676A (ja) 電界効果型トランジスタ
JPH05275455A (ja) 半導体装置及びその製造方法
JPS61214482A (ja) シヨツトキバリア形電界効果トランジスタの製造方法
JPH03233942A (ja) 電界効果トランジスタおよびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees