CN102763204A - 化合物半导体装置及其制造方法 - Google Patents

化合物半导体装置及其制造方法 Download PDF

Info

Publication number
CN102763204A
CN102763204A CN2010800645285A CN201080064528A CN102763204A CN 102763204 A CN102763204 A CN 102763204A CN 2010800645285 A CN2010800645285 A CN 2010800645285A CN 201080064528 A CN201080064528 A CN 201080064528A CN 102763204 A CN102763204 A CN 102763204A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
electronics
gate electrode
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800645285A
Other languages
English (en)
Other versions
CN102763204B (zh
Inventor
山田敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102763204A publication Critical patent/CN102763204A/zh
Application granted granted Critical
Publication of CN102763204B publication Critical patent/CN102763204B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在基板（1）上形成化合物半导体层（2、3、4），在化合物半导体层（4）上形成栅电极（15）、与栅电极（15）之间形成电流路径的栅极焊盘（20）、和进行自发极化以及压电极化的半导体层（6a），在半导体层（6a）上形成栅电极连接层（8），栅电极连接层（8）与栅电极（15）电连接，而且，在化合物半导体层（4）上的半导体层（6a）的非形成区域形成栅极焊盘连接层（7），栅极焊盘连接层（7）与栅极焊盘（20）电连接，由此构成AlGaN／GaN·HEMT，通过该构成，能够以相对简单的构成，不产生薄膜电阻以及导通电阻的增大、泄漏电流的增加等不良情况地实现所期望的常关。

Description

化合物半导体装置及其制造方法
技术领域
本发明涉及具备氮化物半导体等化合物半导体层的化合物半导体装置及其制造方法。
背景技术
氮化物半导体设备利用高的饱和电子速度以及宽带隙等特征，作为耐高压以及高输出的半导体设备的开发正如火如荼。作为氮化物半导体设备，对于电场效应晶体管、尤其是高电子迁移率晶体管（High ElectronMobility Transistor：HEMT）的报告日益增多。尤其是，正在关注利用GaN作为电子渡越（electron transit）层，并利用AlGaN作为电子提供层的AlGaN ／GaN·HEMT。在AlGaN ／GaN·HEMT中，AlGaN中会产生由于GaN与AlGaN的栅格常数差而引起的形变。利用由此产生的压电极化以及AlGaN的自发极化，可得到高浓度的2维电子气体（2DEG）。因此，能够实现耐高压以及高输出。
专利文献1:日本特开2007－19309号公报
专利文献2:日本特开2005－244072号公报
专利文献3:日本特开2008－277640号公报
专利文献4:日本特开2009－71061号公报
专利文献5:日本特开2009－76845号公报
在电源装置等所使用的开关元件中，当电压截止时希望不流过电流的所谓常关动作。但在AlGaN/GaN·HEMT中，存在着由于2维电子气体为高浓度，所以沟道区域中的电子量也大，常关的实现存在困难这一问题。
已经提出了面向AlGaN/GaN·HEMT中的常关的技术（参照专利文献1～5）。然而在这些技术中，无法实现完全的或充分的常关。而且，也难以避免因制造过程中的热处理等对电子渡越区域造成的损伤而引起的薄膜电阻（sheet resistance）以及泄漏电流的增加、因2维电子气体浓度的降低而导致的导通电阻增大等问题。
发明内容
本发明是鉴于上述问题而完成的，其目的在于，提供一种能够以相对简单的构成，不产生薄膜电阻以及导通电阻的增大、泄漏电流的增加等问题地实现所期望的常关、且可靠性高的化合物半导体装置及其制造方法。
在化合物半导体装置的一个方式中，包含：基板；在所述基板的上方形成的化合物半导体层；在所述化合物半导体层的上方形成的栅电极；在所述化合物半导体层的上方形成，并与所述栅电极之间形成电流路径的栅极焊盘；在所述化合物半导体层的上方形成的进行自发极化的半导体层；以及在所述半导体层上形成的栅极连接层；所述栅极连接层和所述栅电极电连接。
在化合物半导体装置的制造方法的一个方式中，在基板的上方形成化合物半导体层，在所述化合物半导体层的上方形成栅电极，在所述化合物半导体层的上方形成与所述栅电极之间形成电流路径的栅极焊盘，在所述化合物半导体层的上方形成进行自发极化的半导体层，在所述半导体层上形成栅极连接层，所述栅极连接层和所述栅电极电连接。
根据上述各个方式，能够以相对简单的构成，不产生薄膜电阻以及导通电阻的增大、泄漏电流的增加等不良情况地实现所期望的常关（normally-off）。
附图说明
图1是表示第1实施方式涉及的化合物半导体装置的概要构成的俯视图。
图2A是表示第1实施方式涉及的化合物半导体装置的制造方法的概要截面图。
图2B是紧接着图2A，表示第1实施方式涉及的化合物半导体装置的制造方法的概要截面图。
图2C是紧接着图2B，表示第1实施方式涉及的化合物半导体装置的制造方法的概要截面图。
图2D是紧接着图2C，表示第1实施方式涉及的化合物半导体装置的制造方法的概要截面图。
图2E是紧接着图2D，表示第1实施方式涉及的化合物半导体装置的制造方法的概要截面图。
图2F是紧接着图2E，表示第1实施方式涉及的化合物半导体装置的制造方法的概要截面图。
图2G是紧接着图2F，表示第1实施方式涉及的化合物半导体装置的制造方法的概要截面图。
图2H是紧接着图2G，表示第1实施方式涉及的化合物半导体装置的制造方法的概要截面图。
图2I是紧接着图2H，表示第1实施方式涉及的化合物半导体装置的制造方法的概要截面图。
图2J是紧接着图2I，表示第1实施方式涉及的化合物半导体装置的制造方法的概要截面图。
图3A是表示第1实施方式涉及的化合物半导体装置的制造方法的工序的一部分的概要截面图。
图3B是表示第1实施方式涉及的化合物半导体装置的制造方法的工序的一部分的概要截面图。
图3C是表示第1实施方式涉及的化合物半导体装置的制造方法的工序的一部分的概要截面图。
图4是表示第1实施方式涉及的化合物半导体装置的制造方法的工序的一部分的概要截面图。
图5是表示比较例的AlGaN／GaN·HEMT的概要截面图。
图6A是用于说明第1实施方式涉及的AlGaN／GaN·HEMT的功能以及效果的概要截面图。
图6B是用于说明第1实施方式涉及的AlGaN／GaN·HEMT的功能以及效果的概要截面图。
图7A是表示第1实施方式的比较例涉及的AlGaN／GaN·HEMT的能带图（band diagram）的图。
图7B是表示第1实施方式涉及的AlGaN／GaN·HEMT的能带图的图。
图8是表示第1实施方式以及比较例涉及的AlGaN／GaN·HEMT中的漏极电流－栅极电压特性的特性图。
图9是表示第1实施方式的变形例的化合物半导体装置的概要截面图。
图10A是表示第2实施方式涉及的化合物半导体装置的制造方法的主要工序的概要截面图。
图10B是表示第2实施方式涉及的化合物半导体装置的制造方法的主要工序的概要截面图。
图10C是表示第2实施方式涉及的化合物半导体装置的制造方法的主要工序的概要截面图。
图11是表示第2实施方式的变形例的化合物半导体装置的概要截面图。
图12A是表示第3实施方式涉及的化合物半导体装置的制造方法的主要工序的概要截面图。
图12B是表示第3实施方式涉及的化合物半导体装置的制造方法的主要工序的概要截面图。
图12C是表示第3实施方式涉及的化合物半导体装置的制造方法的主要工序的概要截面图。
图12D是表示第3实施方式涉及的化合物半导体装置的制造方法的主要工序的概要截面图。
图13是表示第3实施方式的变形例的化合物半导体装置的概要截面图。
图14A是表示第4实施方式涉及的化合物半导体装置的制造方法的主要工序的概要截面图。
图14B是表示第4实施方式涉及的化合物半导体装置的制造方法的主要工序的概要截面图。
图14C是表示第4实施方式涉及的化合物半导体装置的制造方法的主要工序的概要截面图。
图14D是表示第4实施方式涉及的化合物半导体装置的制造方法的主要工序的概要截面图。
图14E是表示第4实施方式涉及的化合物半导体装置的制造方法的主要工序的概要截面图。
图15是表示第4实施方式的变形例的化合物半导体装置的概要截面图。
图16A是表示第5实施方式涉及的化合物半导体装置的制造方法的主要工序的概要截面图。
图16B是表示第5实施方式涉及的化合物半导体装置的制造方法的主要工序的概要截面图。
图16C是表示第5实施方式涉及的化合物半导体装置的制造方法的主要工序的概要截面图。
图16D是表示第5实施方式涉及的化合物半导体装置的制造方法的主要工序的概要截面图。
图16E是表示第5实施方式涉及的化合物半导体装置的制造方法的主要工序的概要截面图。
图17是表示第6实施方式涉及的电源装置的概要构成的连线图。
图18是表示第7实施方式涉及的高频放大器的概要构成的连线图。
具体实施方式
以下，参照附图对各实施方式详细进行说明。在以下的各实施方式中，对于化合物半导体装置的构成与其制造方法一起进行说明。在以下的各实施方式中，作为化合物半导体装置，公开了AlGaN／GaN-HEMT。其中，以下的附图为了方便图示，存在未以相对准确的大小以及厚度来加以表现的构成部件。在各实施方式中，元件分离通过规定的元件分离法、例如STI（Shallow Trench Isolation）法或者规定的离子注入等来进行。
（第1实施方式）
图1是表示第1实施方式涉及的化合物半导体装置的概要构成的俯视图。图2A～图2J是按照工序顺序表示第1实施方式涉及的化合物半导体装置的制造方法的概要截面图。图3A～图3C是表示第1实施方式涉及的化合物半导体装置的制造方法的工序的一部分的概要截面图。图4是表示第1实施方式涉及的化合物半导体装置的制造方法的工序的一部分的概要截面图。图1中的沿着虚线I－I以及虚线II－II的截面对应于图2A～图2J，沿着虚线III－III的截面对应于图3A～图3C，沿着虚线IV－IV的截面对应于图4。
首先，如图2A所示，在生长用基板、例如半绝缘性的SiC基板1上按照顺序形成电子渡越层2、中间层3、电子提供层4、帽（cap）层5以及半导体层6。在AlGaN／GaN·HEMT中，在电子渡越层2的与电子提供层4（直接说明的话为中间层3）的边界附近生成2维电子气体（2DEG）。
电子渡越层2是有意不掺杂（intentionally undoped）GaN（i－GaN）层，中间层3是AlGaN层（这里是i－AlGaN层），电子提供层4是n－AlGaN层，帽层5是n－GaN层。此外，也可以将电子提供层4作为有意不掺杂AlGaN（i－AlGaN）层。
半导体层6由具有作为压电效应的压电极化以及进行自发极化（spontaneous polarization）的性质的半导体、例如在与电子渡越层2的GaN的关系中为六面晶体的氮化物半导体或者氧化物半导体构成。作为氮化物半导体，优选例如从GaN、AlN、InN、AlGaN、InGaN、InAlN、InAlGaN中选择出的1种。作为氧化物半导体，优选例如ZnO或者ZnMgO。在本实施方式中，利用n－AlGaN作为半导体层6。
在图2A中，具体在SiC基板1上例如通过有机金属气相生长法、这里为MOVPE(Metal Organic Vapor Phase Epitaxy)法，利用结晶生长装置来生长以下的各化合物半导体层。
在SiC基板1上按照顺序堆积i－GaN、i－AlGaN、n－AlGaN、n－GaN、n－AlGaN，层叠形成电子渡越层2、中间层3、电子提供层4、帽层5以及半导体层6。这里，电子渡越层2形成为膜厚为2μm左右，中间层3形成为膜厚为5nm左右且例如Al比率为0.2，电子提供层4形成为膜厚为30nm左右且例如Al比率为0.2，帽层5形成为膜厚为10nm左右，半导体层6形成为膜厚为5nm左右且例如Al比率为0.2。
作为上述的i－GaN、i－AlGaN、n－GaN以及n－AlGaN的生长条件，利用三甲基铝气体、三甲基镓气体以及氨气的混合气体作为原料气体。根据所要生长的化合物半导体层，适当地设定作为Al源的三甲基铝气体、作为Ga源的三甲基镓气体的供给有无以及流量。作为公共原料的氨气的流量设为100ccm～10LM左右。另外，生长压力为50Torr～300Torr左右，生长温度为1000℃～1200℃左右。在生长n－GaN以及n－AlGaN之际，例如以规定的流量向原料气体添加含有Si的例如SiH4气体作为n型杂质，对GaN以及AlGaN掺杂Si。Si的掺杂浓度是1x1018／cm3左右～1x1020／cm3左右，例如设为1x1018／cm3左右。
接着，如图2B所示，对半导体层6进行图案化来形成栅极控制层6a。
详细而言，通过光刻以及干蚀刻来加工半导体层6，仅残留后述的栅电极连接层的形成部位。由此，可形成栅极控制层6a。光刻中利用的抗蚀剂通过灰化处理等来除去。
接着，如图2C所示，形成抗蚀剂掩模11。
详细而言，在SiC基板1上涂覆抗蚀剂，通过光刻对抗蚀剂进行加工。由此，形成具有开口11a、11b、11c、11d的抗蚀剂掩模11。开口11a形成为露出帽层5的表面的栅极焊盘连接层的形成部位。开口11b形成为露出栅电极连接层的形成部位（即栅极控制层6a的表面）。开口11c形成为露出帽层5的表面的源电极的形成部位。开口11d形成为露出帽层5的表面的漏电极的形成部位。
接着，如图2D所示，形成栅极焊盘连接层7、栅电极连接层8、源电极9以及漏电极10。
详细而言，例如利用Ti／Al作为电极材料，通过蒸镀法等按照填埋开口11a、11b、11c、11d的方式在抗蚀剂掩模11上堆积Ti／Al。利用剥离（liftoff）法除去抗蚀剂掩模11及其上堆积的Ti／Al。然后，例如在氮气气氛中以600℃左右对SiC基板1进行热处理，建立欧姆接触。由此，在帽层5上形成栅极焊盘连接层7、隔着栅极控制层6a的栅电极连接层8、源电极9以及漏电极10。这里，为了在栅极焊盘连接层7与栅电极连接层8之间形成栅极电流的路径，栅极焊盘连接层7与栅电极连接层8（栅极控制层6a）之间的分离距离例如被设为1μm左右。
接着，如图2E所示，形成钝化膜12。
详细而言，例如利用PECVD法，按照覆盖SiC基板1上的整个面的方式，堆积例如膜厚为200nm左右的绝缘膜，这里为SiN膜。由此，形成钝化膜12。
接着，如图2F所示，形成抗蚀剂掩模13。
详细而言，在钝化膜12上涂覆抗蚀剂，通过光刻对抗蚀剂进行加工。由此，形成在栅电极的形成部位具有开口13a的抗蚀剂掩模13。
接着，如图2G所示，在钝化膜12上形成开口12a。
详细而言，将抗蚀剂掩模13作为掩模，通过干蚀刻对钝化膜12进行加工，除去钝化膜12的从开口13a露出的部位。由此，在钝化膜12上形成露出后述的栅电极的形成部位的开口12a。
接着，如图2H所示，形成栅电极15。
详细而言，例如利用Ni／Au作为电极材料，通过蒸镀法等，按照填埋开口12a以及开口13a的一部分的方式在抗蚀剂掩模13上堆积Ni／Au。通过剥离法，除去抗蚀剂掩模13及其上堆积的Ni／Au。由此，按照填埋钝化膜12的开口12a的方式在帽层5上形成栅电极15。
接着，如图2I所示，形成钝化膜16。
详细而言，例如通过PECVD法，按照覆盖在钝化膜12上以及栅电极15上的方式，堆积例如膜厚为500nm左右的绝缘膜，这里为SiN膜。由此，形成钝化膜16。
接着，如图2J以及图1所示，将栅极焊盘连接层7与后述的栅极焊盘之间、以及栅电极连接层8与栅电极15之间布线连接。在图2J以及图1中，为了易于理解，作为该布线连接，简易地仅以布线21a表示前者的连接，仅以布线21b表示后者的连接。
以下，说明该布线连接的各工序。
首先，如图3A所示，形成表面平坦的层间绝缘膜17。
详细而言，在通过例如CVD法等堆积了硅氧化膜后，对SiC基板1的整个面进行基于回流或者化学机械研磨（Chemical MechanicalPolishing：CMP）的平坦化处理等。由此，形成表面平坦的层间绝缘膜17。
接着，如图3B所示，形成导电插销19a、19b、19c。
详细而言，通过光刻以及干蚀刻对层间绝缘膜17、钝化膜16、12进行加工，形成接触孔18a、18b、18c。接触孔18a形成于栅极焊盘连接层7上的钝化膜12、16以及层间绝缘膜17，使栅极焊盘连接层7的表面的一部分露出。接触孔18b形成于栅电极连接层8上的钝化膜12、16以及层间绝缘膜17，使栅电极连接层8的表面的一部分露出。接触孔18c形成于栅电极15上的钝化膜16以及层间绝缘膜17，使栅电极15的表面的一部分露出。
按照填埋接触孔18a～18c的方式，在层间绝缘膜17上通过CVD法等堆积导电材料、例如钨（W）。此时，也可以在形成了TiN等势垒金属（Barrier metal）后堆积W。将层间绝缘膜17作为研磨阻挡层，利用CMP对W进行研磨来实现平坦化。由此，形成在接触孔18a～18c内充填W而成的导电插销19a、19b、19c。
接着，如图3C所示，形成布线21a、21b。
详细而言，在层间绝缘膜17上通过溅射法等堆积布线金属、例如Al合金。此时，也可以形成TiN等基底的势垒金属。通过光刻以及干蚀刻对布线金属进行图案化，形成布线21a、21b。布线21a与导电插销19a连接并在层间绝缘膜17上延伸。布线21b经由导电插销19b、19c将栅电极连接层8和栅电极15导通连接。
其中，对于源电极9以及漏电极10也同样地通过导电插销以及布线来适当地实现导通。
然后，经过进一步的层间绝缘膜以及导电插销、布线的形成等各工序，来形成本实施方式的AlGaN／GaN·HEMT。
图1的栅极焊盘20如图4所示，与栅极焊盘连接层7导通连接。
详细而言，在按照覆盖布线21a、21b的方式形成于层间绝缘膜17上的层间绝缘膜22中形成与布线21a连接的导电插销23，在层间绝缘膜22上形成与导电插销23连接的布线24。在按照覆盖布线24的方式形成于层间绝缘膜22上的层间绝缘膜25中形成导电插销26，在层间绝缘膜25上形成与导电插销26连接的布线27。在按照覆盖布线27的方式形成于层间绝缘膜25上的层间绝缘膜28中形成导电插销29，在层间绝缘膜28上形成与导电插销29连接的栅极焊盘20。而且，形成覆盖层间绝缘膜28并具有使栅极焊盘20的表面的一部分露出的开口30a的保护膜30。
其中，图4只表示一个例子，也可以形成更多层的层间绝缘膜以及布线，适当地连接栅极焊盘20。
关于本实施方式涉及的AlGaN／GaN·HEMT，基于与比较例的比较来说明其功能以及效果。
图6A以及图6B是用于说明本实施方式涉及的AlGaN／GaN·HEMT的功能以及效果的概要截面图，是与图2D对应的图。图5是表示比较例的AlGaN／GaN·HEMT的概要截面图。图7A是表示本实施方式的比较例涉及的AlGaN／GaN·HEMT的能带图的图，图7B是表示本实施方式涉及的AlGaN／GaN·HEMT的能带图的图。其中，在图5、图6A以及图6B中，为了简化说明，省略了图3A中的SiC基板1、中间层3以及帽层5的图示。
在通常的AlGaN／GaN·HEMT中，如图5所示，电子提供层4中会产生因由GaN构成的电子渡越层2与由AlGaN构成的电子提供层4之间的栅格常数差而引起的形变、产生压电极化。该情况下，如图7A所示，在电子渡越层2的与电子提供层4的边界，费米能级EF变得比传导带EC大，可得到高浓度的2维电子气体。由此，可实现高输出。但由于该高浓度的2维电子气体使得栅极电压的阈值变为负值，即使在截止时沟道区域中也存在大量的2维电子气体。因此，存在难以实现常关这一问题。
在本实施方式的AlGaN／GaN·HEMT中，如图6A所示，在电子提供层4与栅电极连接层8之间配置半导体，这里配置由AlGaN构成的栅极控制层6a。栅电极连接层8通过布线连接与栅电极15导通。
在电子提供层4上的栅极控制层6a的附近，配置有栅极焊盘连接层7。栅极焊盘连接层7通过布线连接与栅极焊盘20导通。
在本实施方式的AlGaN／GaN·HEMT中，如图6A所示，在栅极焊盘连接层7（栅极焊盘20）与栅电极连接层8（栅电极15）之间形成栅极电流的路径P（图6A中用5个箭头表示的路径）。如图6B所示，栅极控制层6a具有压电极化以及自发极化的性质。通过栅极控制层6a的压电极化以及自发极化，在栅极焊盘20与栅电极15之间产生因负的偏置电压引起的电压差。该情况下，如图7B所示，栅电极15的能带通过栅极控制层6a上扬。在电子渡越层2的与电子提供层4的边界，费米能级EF小于传导带EC，在沟道区域中不会产生2维电子气体。利用该性质，如本实施方式那样将栅极焊盘连接层7以及栅电极连接层8连接，以便对栅电极15施加相对栅极焊盘20总为负的电位。由此，栅极电压的阈值向正方向偏移。因此，通过按照在漏极电流截止时的状态下栅电极的电位变成所期望的正电位的方式，即按照栅极电压的阈值变成所希望的正值的方式进行控制，可实现完全的常关型晶体管。具体的控制对象如后所述，是栅极控制层6a的组成以及厚度等。
这里，关于半导体的压电极化以及自发极化，以氮化物半导体为例进行说明。在氮化物半导体中，即使在未施加形变的状态下也会由于原子构造的非对称性而在（0001）面产生负的电荷，在（000－1）产生正的电荷。这是自发极化，通过该电荷而沿着c轴产生强的内部电场。
另外，当对结晶施加形变时，原子的非对称性增加，所产生的电荷量增加。这是压电极化，在氮化物半导体的情况下，由于拉伸变形而在与自发极化相同的方向产生内部电场。通常，氮化物半导体的结晶生长在c轴方向生长。因此，在形成了异质界面（hetero interface）的情况下，对与c轴垂直的方向施加2轴应力。此时的压电极化Pz由以下的（1）式表示。
Pz＝｛e31－（C31／C33）e33｝ε⊥…（1）
这里，eij是压电常数，Cij是弹性常数，ε⊥是面内形变。
在制作了氮化物半导体（InN、GaN、AlN等）的混晶（AlGaN、InAlN、InGaN、InAlGaN等）的情况下，自发极化以及压电极化的值为这些氮化物半导体的该极化值的最大值与最小值之间的规定值。以下的表1表示了氮化物半导体的自发极化的大小。
[表1]
  半导体材料   自发极化（MV/cm）
  InN   2.5
  GaN   3.1
  AlN   8.5
  AlGan   3.1~8.5
如表1所示，在氮化物半导体的混晶的AlGaN中，通过使其组成在0（0％）～1（100％）的范围变化，可得到3.1～8.5（MV／cm）这一大宽度范围的自发极化。在本实施方式中，通过利用该性质，对混晶的组成以及厚度进行调节来形成具有规定的极化的栅极控制层，能够将栅极电压的阈值控制成所期望的正值。
以下的表2表示了栅极电压的阈值的控制的一例。
[表2]
  Al0.2Ga0.8N/GaN   极化(MV/cm)   每1nm的电位差
  压电极化   1.09   0.109
  自发极化   4.81   0.418
  合计   5.27   0.527
在通过本实施方式中表示的制造方法制作的由n－Al0.2Ga0.8N构成的膜厚为5nm左右的栅极控制层5中，利用表1的自发极化以及（1）式的压电极化，判断为栅极控制层5的上下的电位差是2.6V左右。
图8是表示本实施方式以及比较例涉及的AlGaN／GaN·HEMT中的漏极电流－栅极电压特性的特性图。
在图5所示那样的比较例中，如在图8中用虚线的曲线所示，可确认为栅极电压的阈值是－1.7V，作为常开而动作。与此相对，在本实施方式中，如在图8中用实线的曲线所示，由于栅极控制层5的存在而对栅极电压施加-2.6V的偏置电压。由此，可确认为栅极电压的阈值向正方向偏移2.6V左右，栅极电压的阈值成为＋0.9V左右的正值，作为常关而动作。
如以上说明那样，根据本实施方式，实现了能够以相对简单的构成，不产生薄膜电阻以及导通电阻的增大、泄漏电流的增加等不良情况地得到所期望的常关的AlGaN／GaN·HEMT。
（变形例）
图9是表示第1实施方式的变形例的化合物半导体装置的概要截面图，与第1实施方式的图2J对应。
在该变形例中，未在图2A中形成帽层5。结果，变形例的AlGaN／GaN·HEMT如图9所示，在电子提供层4上具有栅极焊盘连接层7、隔着栅极控制层6a的栅电极连接层8、源电极9、漏电极10以及栅电极15等。
在本变形例中，也与第1实施方式同样地实现了能够以相对简单的构成，不产生薄膜电阻以及导通电阻的增大、泄漏电流的增加等不良情况地得到所期望的常关的AlGaN／GaN·HEMT。
（第2实施方式）
在本实施方式中，与第1实施方式同样地公开了化合物半导体装置及其制造方法，但与第1实施方式的不同之处在于栅极控制层的构成不同。其中，关于与第1实施方式涉及的AlGaN／GaN·HEMT的构成部件等同样的构成，标注相同的附图标记而省略详细的说明。
图10A～图10C是表示第2实施方式涉及的化合物半导体装置的制造方法的主要工序的概要截面图。第2实施方式涉及的AlGaN／GaN·HEMT与第1实施方式的图1具有局部不同的构成，但图10A～图10C与图1中的沿着虚线I－I、II－II的位置处的截面对应。
首先，如图10A所示，在SiC基板1上依次形成电子渡越层2、中间层3、电子提供层4、帽层5以及半导体层31。
半导体层31通过层叠多个化合物半导体层而成。各化合物半导体层由具有压电效应即所谓的压电极化以及自发极化的性质的半导体，例如在与电子渡越层2的GaN的关系中为六面晶体的氮化物半导体或者氧化物半导体构成。在氮化物半导体的情况下，层叠例如从GaN、AlN、InN中选择出的多个半导体来形成半导体层31。在氧化物半导体的情况下，层叠例如从ZnO或者ZnMgO中选择出的多个半导体来形成半导体层31。在本实施方式中，例示了依次层叠AlN层32以及GaN层33来形成半导体层31的情况。
在图10A中，详细而言，在SiC基板1上通过例如有机金属气相生长法、这里为MOVPE法，使用结晶生长装置使以下的各化合物半导体层生长。
在SiC基板1上依次堆积i－GaN、i－AlGaN、n－AlGaN、n－GaN、有意不掺杂AlN（i－AlN）以及n－GaN，层叠形成电子渡越层2、中间层3、电子提供层4、帽层5、AlN层32以及GaN层33。这里，电子渡越层2形成为膜厚为2μm左右。中间层3形成为膜厚为5nm左右且例如Al比率为0.2。电子提供层4形成为膜厚为30nm左右且例如Al比率为0.2。帽层5形成为膜厚为10nm左右。AlN层32形成为膜厚为5nm左右。GaN层33形成为膜厚为5nm左右。
作为上述的i－GaN、i－AlN、i－AlGaN、n－GaN以及n－AlGaN的生长条件，利用三甲基铝气体、三甲基镓气体以及氨气的混合气体作为原料气体，根据所要生长的化合物半导体层，适当地设定作为Al源的三甲基铝气体，作为Ga源的三甲基镓气体的提供有无以及流量。作为公共原料的氨气的流量为100ccm～10LM左右。另外，生长压力为50Torr～300Torr左右，生长温度为1000℃～1200℃左右。在生长n－GaN以及n－AlGaN之时，以规定的流量向原料气体添加例如含有Si的例如SiH4气体作为n型杂质，对GaN以及AlGaN掺杂Si。Si的掺杂浓度是1x 1018／cm3左右～1x 1020／cm3左右，例如设为1x 1018／cm3左右。
接着，如图10B所示，对半导体层31进行图案化来形成栅极控制层31a。
详细而言，通过光刻以及干蚀刻来对GaN层33以及AlN层32进行加工，仅残留栅电极连接层的形成部位。由此，可形成层叠了AlN层32a以及GaN层33a而成的栅极控制层31a。光刻所使用的抗蚀剂通过灰化处理等而除去。
接着，进行与第1实施方式的图2C～图2J同样的工序。在与图2J对应的工序中，如图10C所示，将栅电极连接层8与栅电极15之间、以及栅极焊盘连接层7与后述的栅极焊盘之间布线连接。然后，经由与图3A～图3C以及图4等同样的各工序，形成本实施方式的AlGaN／GaN·HEMT。
如以上说明那样，根据本实施方式，实现能够以相对简单的构成，不产生薄膜电阻以及导通电阻的增大、泄漏电流的增加等不良情况地得到所期望的常关的AlGaN／GaN·HEMT。
（变形例）
图11是表示第2实施方式的变形例的化合物半导体装置的概要截面图，与第2实施方式的图10C对应。
在该变形例中，未在图10A中形成帽层5。结果，变形例的AlGaN／GaN·HEMT如图11所示，在电子提供层4上具有栅极焊盘连接层7、隔着栅极控制层34的栅电极连接层8、源电极9、漏电极10以及栅电极15等。
栅极控制层34通过依次层叠GaN层34a、AlN层34b以及GaN层34c而形成。GaN层34a与第1实施方式中的AlN层31b下的帽层5对应。AlN层34b以及GaN层34c与第1实施方式中的AlN层31a以及GaN层31b对应。GaN层34a、AlN层34b、GaN层34c分别由n－GaN、i－AlN、n－GaN形成。
在该变形例中，也与第2实施方式同样地实现了能够以相对简单的构成，不产生薄膜电阻以及导通电阻的增大、泄漏电流的增加等不良情况地得到所期望的常关的AlGaN／GaN·HEMT。
（第3实施方式）
在本实施方式中，与第1实施方式同样地公开了化合物半导体装置及其制造方法，但与第1实施方式的不同之处在于栅电极周围的构成不同。其中，关于与第1实施方式涉及的AlGaN／GaN·HEMT的构成部件等同样的部件，标注了相同的附图标记而省略详细的说明。
图12A～图12D是表示第3实施方式涉及的化合物半导体装置的制造方法的主要工序的概要截面图。第3实施方式涉及的AlGaN／GaN·HEMT与第1实施方式的图1具有局部不同的构成，但图12A～图12D与图1中的沿着虚线I－I、II－II的位置处的截面对应。
首先，进行与第1实施方式的图2A同样的工序。
接着，如图12A所示，对半导体层6进行图案化来形成栅极控制层6a以及填埋层6b。
详细而言，通过光刻以及干蚀刻对半导体层6进行加工。半导体层6残留在栅电极连接层的形成部位、和源电极的形成部位与漏电极的形成部位之间的部位。由此，在栅电极连接层的形成部位形成栅极控制层6a，在源电极的形成部位与漏电极的形成部位之间的部位形成填埋层6b。光刻中利用的抗蚀剂通过灰化处理等除去。
接着，进行与第1实施方式的图2C～图2F同样的工序。
接着，如图12B所示，对钝化膜12以及填埋层6b进行加工。
详细而言，利用抗蚀剂掩模13作为掩模，通过干蚀刻对钝化膜12进行加工，除去钝化膜12以及填埋层6b的从开口13a露出的部位。由此，在钝化膜12中形成露出栅电极的形成部位的开口12a，填埋层6b被分割在开口12a的左右。
接着，如图12C所示，形成栅电极15。
详细而言，例如利用Ni／Au作为电极材料，通过蒸镀法等，按照填埋开口13a的方式在与第1实施方式的图2F同样的抗蚀剂掩模13上堆积Ni／Au。通过剥离法，除去抗蚀剂掩模13及其上堆积的Ni／Au。由此，按照填埋钝化膜12的开口12a的方式在帽层5上形成栅电极15。通过形成栅电极15，成为在源电极9与栅电极15之间、以及漏电极10与栅电极15之间分别被填埋层6b填埋的状态。
接着，进行与第1实施方式的图2I、图2J同样的工序。在与图2J对应的工序中，如图12D所示，将栅电极连接层8与栅电极15之间、以及栅极焊盘连接层7与后述的栅极焊盘之间分别布线连接。然后，经由与图3A～图3C以及图4等同样的各工序，形成本实施方式的AlGaN／GaN·HEMT。
如以上说明那样，根据本实施方式，实现能够以相对简单的构成，不产生薄膜电阻以及导通电阻的增大、泄漏电流的增加等不良情况地得到所期望的常关的AlGaN／GaN·HEMT。
并且，通过设置填埋层6b，源电极9与栅电极15之间、漏电极10与栅电极15之间的能带被下拉，产生更多的2维电子气体。由此，导通电阻被进一步降低。
（变形例）
图13是表示第3实施方式的变形例的化合物半导体装置的概要截面图，与第3实施方式的图12D对应。
在该变形例中，未在图2A中形成帽层5。结果，变形例的AlGaN／GaN·HEMT如图9所示，在电子提供层4上具有栅极焊盘连接层7、隔着栅极控制层6a的栅电极连接层8、源电极9、漏电极10、栅电极15以及填埋层6b等。
在该变形例中，也与第3实施方式同样地能够实现以相对简单的构成，不产生薄膜电阻以及导通电阻的增大、泄漏电流的增加等不良情况地得到所期望的常关的AlGaN／GaN·HEMT。
并且，通过设置填埋层6b，源电极9栅电极15之间、漏电极10与栅电极15之间的能带被下拉，产生更多的2维电子气体。由此，导通电阻被进一步降低。
（第4实施方式）
在本实施方式中，与第1实施方式同样地公开了化合物半导体装置及其制造方法，但与第1实施方式的不同之处在于栅极控制层及其周围的构成。其中，关于与第1～第3实施方式涉及的AlGaN／GaN·HEMT的构成部件等同样的部件，标注了相同的附图标记而省略详细的说明。
图14A～图14E是表示第4实施方式涉及的化合物半导体装置的制造方法的主要工序的概要截面图。第4实施方式涉及的AlGaN／GaN·HEMT与第1实施方式的图1具有局部不同的构成，但图14A～图14E与图1中的沿着虚线I－I、II－II的位置处的截面对应。
首先，如图14A所示，进行与第2实施方式的图10A同样的工序，在SiC基板1上依次形成电子渡越层2、中间层3、电子提供层4、帽层5以及半导体层31。
接着，如图14B所示，对半导体层31进行图案化来形成栅极控制层31a以及填埋层31b。
详细而言，通过光刻以及干蚀刻对GaN层33以及AlN层32进行加工。GaN层33以及AlN层32的层叠膜残留在栅电极连接层的形成部位、和源电极的形成部位与漏电极的形成部位之间的部位。由此，在栅电极连接层的形成部位形成层叠了AlN层32a以及GaN层33a而成的栅极控制层31a。在源电极的形成部位与漏电极的形成部位之间的部位，形成层叠了AlN层32b以及GaN层33b而成的填埋层31b。光刻中所用的抗蚀剂通过灰化处理等除去。
接着，进行与第1实施方式的图2C～图2F同样的工序。
接着，如图14C所示，对钝化膜12以及填埋层31b进行加工。
详细而言，利用抗蚀剂掩模13作为掩模，通过干蚀刻对钝化膜12进行加工，除去钝化膜12以及填埋层31b的从开口13a露出的部位。由此，在钝化膜12中形成露出栅电极的形成部位的开口12a，填埋层31b被分割在开口12a的左右。
接着，如图14D所示，形成栅电极15。
详细而言，利用例如Ni／Au作为电极材料，通过蒸镀法等，按照填埋开口13a的方式在抗蚀剂掩模13上堆积Ni／Au。通过剥离法，除去抗蚀剂掩模13及其上堆积的Ni／Au。由此，按照填埋钝化膜12的开口12a的方式在帽层5上形成栅电极15。通过形成栅电极15，成为源电极9与栅电极15之间、以及漏电极10与栅电极15之间分别被填埋层31b填埋的状态。
接着，进行与第1实施方式的图2I、图2J同样的工序。在与图2J对应的工序中，如图14E所示，将栅电极连接层8与栅电极15之间、以及栅极焊盘连接层7与后述的栅极焊盘之间布线连接。然后，经由与图3A～图3C以及图4等同样的各工序，形成本实施方式的AlGaN／GaN·HEMT。
如以上说明那样，实现能够以相对简单的构成，不产生薄膜电阻以及导通电阻的增大、泄漏电流的增加等不良情况地得到所期望的常关的AlGaN ／GaN·HEMT。
并且，通过设置填埋层31b，源电极9与栅电极15之间、漏电极10与栅电极15之间的能带被下拉，产生更多的2维电子气体。由此，导通电阻被进一步降低。
（变形例）
图15是表示第4实施方式的变形例的化合物半导体装置的概要截面图，与第4实施方式的图14E对应。
在该变形例中，未在图2A中形成帽层5。结果，变形例的AlGaN／GaN·HEMT如图15所示，在电子提供层4上具有栅极焊盘连接层7、隔着栅极控制层34的栅电极连接层8、源电极9、漏电极10、栅电极15以及填埋层35等。
栅极控制层34与第2实施方式的变形例涉及的图11同样地依次层叠GaN层34a、AlN层34b以及GaN层34c而形成。
填埋层35通过依次层叠GaN层35a、AlN层35b以及GaN层35c而形成。GaN层35a与第4实施方式中的AlN层31b下的帽层5对应。AlN层35b以及GaN层35c与第4实施方式中的AlN层31a以及GaN层31b对应。GaN层35a、AlN层35b、GaN层35c与GaN层34a、AlN层34b以及GaN层34c同样分别由n－GaN、i－AlN、n－GaN形成。
在该变形例中，也与第4实施方式同样，实现了能够以相对简单的构成，不产生薄膜电阻以及导通电阻的增大、泄漏电流的增加等不良情况地得到所期望的常关的AlGaN／GaN·HEMT。
并且，通过设置填埋层35，源电极9与栅电极15之间、漏电极10与栅电极15之间的能带被下拉，产生更多的2维电子气体。由此，导通电阻被进一步降低。
（第5实施方式）
在本实施方式中，与第1实施方式同样地公开了化合物半导体装置及其制造方法，但与第1实施方式的不同之处在于电子提供层以及栅极控制层的构成。其中，关于与第1实施方式涉及的AlGaN／GaN·HEMT的构成部件等同样的部件，标注了相同的附图标记而省略说明。
图16A～图16E是表示第5实施方式涉及的化合物半导体装置的制造方法的主要工序的概要截面图。第5实施方式涉及的AlGaN／GaN·HEMT与第1实施方式的图1具有局部不同的构成，但图16A～图16E与图1中的沿着虚线I－I、II－II的位置处的截面对应。
首先，如图16A所示，在SiC基板1上依次形成电子渡越层2、中间层3以及电子提供层41。
如后所述，在本实施方式中，采用电子提供层41的一部分兼任栅极控制层的构成。电子提供层需要采用与电子渡越层2（中间层3）之间具有栅格常数差的半导体作为材料。栅极控制层需要采用具有进行压电极化以及自发极化的性质的半导体作为材料。作为电子提供层41的材料，优选是兼具作为该电子提供层的性质和作为其栅极控制层的性质的材料，例如AlGaN。在本实施方式中，作为电子提供层41，与第1实施方式的电子提供层4同样地利用n－AlGaN，膜厚为20nm左右且例如Al比率为0.2（20％）。
接着，如图16B所示，对电子提供层41进行图案化。
详细而言，通过光刻以及干蚀刻对电子提供层41进行加工，除去与电子提供层41的栅极焊盘连接层的形成区域相当的部位。在该除去部位露出中间层3的表面的一部分。
接着，如图16C所示，形成抗蚀剂掩模42。
详细而言，在SiC基板1上涂覆抗蚀剂，通过光刻对抗蚀剂进行加工。由此，形成具有开口42a、42b、42c以及42d的抗蚀剂掩模11。开口42a形成为在中间层3的表面露出栅极焊盘连接层的形成部位。开口42b形成为在电子提供层41的表面露出栅电极连接层的形成部位。开口42c形成为在电子提供层41的表面露出源电极的形成部位。开口42d形成为在电子提供层41的表面露出漏电极的形成部位。
接着，如图16D所示，形成栅极焊盘连接层7、栅电极连接层8、源电极9以及漏电极10。
详细而言，例如利用Ti／Al作为电极材料，通过蒸镀法等，按照填埋开口42a、42b、42c以及42d的方式在抗蚀剂掩模42上堆积Ti／Al。通过剥离法，除去抗蚀剂掩模42及其上堆积的Ti／Al。然后，例如在氮气气氛中以600℃左右对SiC基板1进行热处理，建立欧姆接触。由此，在中间层3上形成栅极焊盘连接层7。在电子提供层41上形成栅电极连接层8、源电极9以及漏电极10。这里，为了在栅极焊盘连接层7与栅电极连接层8之间形成电流路径，栅极焊盘连接层7与栅电极连接层8（电子提供层41）的分离距离例如为1μm左右。
接着，进行与第1实施方式的图2E～图2J同样的工序。在与图2J对应工序中，如图16E所示，将栅电极连接层8与栅电极15之间、以及栅极焊盘连接层7与后述的栅极焊盘之间分别布线连接。然后，经由与图3A～图3C以及图4等同样的各工序，形成本实施方式的AlGaN／GaN·HEMT。
在本实施方式涉及的AlGaN／GaN·HEMT中，栅极焊盘连接层7形成在中间层3上，栅电极连接层8形成在电子提供层41上。在该构成中，电子提供层41中的位于栅电极连接层8下的部位作为栅极控制层发挥功能。在该AlGaN／GaN·HEMT中，在栅极焊盘20（栅极焊盘连接层7）与栅电极15（栅极焊盘连接层7）之间形成栅极电流的路径。电子提供层41具有压电极化以及自发极化的性质。通过电子提供层41的压电极化以及自发极化，在栅极焊盘20与栅电极15之间产生因负的偏置电压引起的电压差。该情况下，电子提供层41作为栅极控制层发挥功能而提升栅电极15的能带。在电子渡越层2的与电子提供层41（中间层3）的边界，费米能级EF小于传导带EC，在沟道区域中不产生2维电子气体。利用该性质，如本实施方式那样对栅电极15施加相对栅极焊盘20总为负的电位，将栅极焊盘连接层7以及栅电极连接层8连接。由此，栅极电压的阈值向正方向偏移。因此，通过按照在漏极电流截止时的状态下栅电极的电位成为所期望的正值的方式对栅极电压的阈值进行控制，可实现完全的常关型的晶体管。
如以上说明那样，根据本实施方式，实现能够以相对简单的构成，不产生薄膜电阻以及导通电阻的增大、泄漏电流的增加等不良情况地得到所期望的常关的AlGaN／GaN·HEMT。
此外，在本实施方式中，也可考虑应用第3实施方式的技术思想。例如，可以对源电极9与栅电极15之间、以及漏电极10与栅电极15之间进行填埋，来形成n－AlGaN等半导体层。由此，源电极9与栅电极15之间、漏电极10与栅电极15之间的能带被下拉，产生更多的2维电子气体，导通电阻被进一步降低。
（第6实施方式）
在本实施方式中，公开了具备第1～第5实施方式中的任意一个实施方式涉及的AlGaN／GaN·HEMT的电源装置。
图17是表示第6实施方式涉及的电源装置的概要构成的连线图。
本实施方式涉及的电源装置具备高压的初级侧电路51以及低压的次级侧电路52、在初级侧电路51与次级侧电路52之间配设的变压器53而构成。
初级侧电路51具备交流电源54和所谓的桥整流电路55、多个（这里为4个）开关元件56a、56b、56c、56d而构成。而且，桥整流电路55具有开关元件56e。
次级侧电路52具备多个（这里为3个）开关元件57a、57b、57c而构成。
在本实施方式中，初级侧电路51的开关元件56a、56b、56c、56d、56e为第1～第5实施方式中的任意一个方式涉及的AlGaN／GaN·HEMT。另一方面，次级侧电路52的开关元件57a、57b、57c是利用了硅的通常的MIS·FET。
在本实施方式中，将能够不会产生薄膜电阻以及导通电阻的增大、泄漏电流的增加等不良情况地得到所期望的常关的AlGaN／GaN·HEMT应用于高压电路。由此，实现可靠性高的大功率电源电路。
（第7实施方式）
在本实施方式中，公开了具备第1～第5实施方式中任意一个实施方式涉及的AlGaN／GaN·HEMT的高频放大器。
图18是表示第7实施方式涉及的高频放大器的概要构成的连线图。
本实施方式涉及的高频放大器被应用于例如便携式电话的基站用功率放大器。该高频放大器具备数字预失真电路61、混频器62a、62b、功率放大器63而构成。
数字预失真电路61用于补偿输入信号的非线性变形。混频器62a用于对非线性变形被补偿后的输入信号和交流信号进行混频。功率放大器63用于对交流信号和被混频后的输入信号进行放大，具有第1～第5实施方式中的任意一个方式涉及的AlGaN／GaN·HEMT。其中，图18中构成为例如能够通过开关的切换，由混频器62b将输出侧的信号与交流信号进行混频而向数字预失真电路61发送的构成。
在本实施方式中，将能够不产生薄膜电阻以及导通电阻的增大、泄漏电流的增加等不良情况地得到所期望的常关的AlGaN／GaN·HEMT应用于高频放大器。由此，实现可靠性高的耐高压的高频放大器。
产业上的可利用性
根据本申请，能够以相对简单的构成，不产生薄膜电阻以及导通电阻的增大、泄漏电流的增加等不良情况地实现所期望的常关。

Claims (20)

1.一种化合物半导体装置，其特征在于，包含：
基板；
在所述基板的上方形成的化合物半导体层；
在所述化合物半导体层的上方形成的栅电极；
在所述化合物半导体层的上方形成，并与所述栅电极之间形成电流路径的栅极焊盘；
在所述化合物半导体层的上方形成的进行自发极化的半导体层；和
在所述半导体层上形成的栅极连接层；
所述栅极连接层与所述栅电极电连接。
2.根据权利要求1所述的化合物半导体装置，其特征在于，
所述化合物半导体层具有电子渡越层、和在所述电子渡越层的上方形成的电子提供层，
所述栅极连接层在所述电子提供层的上方隔着所述半导体层配置。
3.根据权利要求1所述的化合物半导体装置，其特征在于，
所述化合物半导体层具有电子渡越层，在所述电子渡越层的上方形成有电子提供层，
所述栅极焊盘与在所述电子渡越层的上方并形成在所述电子提供层的非形成区域的焊盘连接层连接，并且，
所述栅极连接层在所述电子渡越层的上方隔着作为所述半导体层发挥功能的所述电子提供层配置。
4.根据权利要求1所述的化合物半导体装置，其特征在于，
所述栅电极相对所述栅极焊盘为负的电位，所述栅电极的阈值为正电位。
5.根据权利要求1所述的化合物半导体装置，其特征在于，
所述半导体层由氮化物半导体构成。
6.根据权利要求5所述的化合物半导体装置，其特征在于，
所述氮化物半导体是从GaN、AlN、InN、AlGaN、InGaN、InAlN、InAlGaN中选出的一种。
7.根据权利要求1所述的化合物半导体装置，其特征在于，
所述半导体层由氧化物半导体构成。
8.根据权利要求7所述的化合物半导体装置，其特征在于，
所述氧化物半导体由ZnO或者ZnMgO构成。
9.根据权利要求1所述的化合物半导体装置，其特征在于，
所述半导体层是层叠构造。
10.根据权利要求1所述的化合物半导体装置，其特征在于，还包含：
在所述化合物半导体层的上方形成的源电极以及漏电极；和
对所述栅电极与所述源电极之间以及所述栅电极与所述漏电极之间分别进行填埋的其他半导体层。
11.一种化合物半导体装置的制造方法，其特征在于，
在基板的上方形成化合物半导体层，
在所述化合物半导体层的上方形成栅电极，
在所述化合物半导体层的上方形成与所述栅电极之间形成电流路径的栅极焊盘，
在所述化合物半导体层的上方形成进行自发极化的半导体层，
在所述半导体层上形成栅极连接层，
所述栅极连接层与所述栅电极电连接。
12.根据权利要求11所述的化合物半导体装置的制造方法，其特征在于，
所述化合物半导体层具有电子渡越层和在述电子渡越层的上方形成的电子提供层，
所述栅极连接层在所述电子提供层的上方隔着所述半导体层配置。
13.根据权利要求11所述的化合物半导体装置的制造方法，其特征在于，
所述化合物半导体层具有电子渡越层，在所述电子渡越层的上方形成有电子提供层，
所述栅极焊盘与在所述电子渡越层的上方并形成在所述电子提供层的非形成区域的焊盘连接层连接，并且，
所述栅极连接层在所述电子渡越层的上方隔着作为所述半导体层发挥功能的所述电子提供层配置。
14.根据权利要求11所述的化合物半导体装置的制造方法，其特征在于，
所述半导体层由氮化物半导体构成。
15.根据权利要求14所述的化合物半导体装置的制造方法，其特征在于，
所述氮化物半导体是从GaN、AlN、InN、AlGaN、InGaN、InAlN、InAlGaN中选出的一种。
16.根据权利要求11所述的化合物半导体装置的制造方法，其特征在于，
所述半导体层由氧化物半导体构成。
17.根据权利要求16所述的化合物半导体装置的制造方法，其特征在于，
所述氧化物半导体由ZnO或者ZnMgO构成。
18.根据权利要求11所述的化合物半导体装置的制造方法，其特征在于，
所述半导体层是层叠构造。
19.一种电源电路，其特征在于，
具备变压器、和夹着所述变压器的高压电路以及低压电路，
所述高压电路具有晶体管，
所述晶体管包含：
基板；
在所述基板的上方形成的化合物半导体层；
在所述化合物半导体层的上方形成的栅电极；
在所述化合物半导体层的上方形成，并与所述栅电极之间形成电流路径的栅极焊盘；
在所述化合物半导体层的上方形成的进行自发极化的半导体层；和
在所述半导体层上形成的栅极连接层；
所述栅极连接层与所述栅电极电连接。
20.一种高频放大器，对输入的高频电压进行放大并输出，其特征在于，
具有晶体管，
所述晶体管包含：
基板；
在所述基板的上方形成的化合物半导体层；
在所述化合物半导体层的上方形成的栅电极；
在所述化合物半导体层的上方形成并与所述栅电极之间形成电流路径的栅极焊盘；
在所述化合物半导体层的上方形成的进行自发极化的半导体层；和
在所述半导体层上形成的栅极连接层；
所述栅极连接层与所述栅电极电连接。
CN201080064528.5A 2010-03-01 2010-03-01 化合物半导体装置及其制造方法 Active CN102763204B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/053258 WO2011108063A1 (ja) 2010-03-01 2010-03-01 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN102763204A true CN102763204A (zh) 2012-10-31
CN102763204B CN102763204B (zh) 2015-04-08

Family

ID=44541749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080064528.5A Active CN102763204B (zh) 2010-03-01 2010-03-01 化合物半导体装置及其制造方法

Country Status (4)

Country Link
US (2) US8748861B2 (zh)
JP (1) JP5716737B2 (zh)
CN (1) CN102763204B (zh)
WO (1) WO2011108063A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887309A (zh) * 2012-12-21 2014-06-25 富士通株式会社 半导体器件、制造半导体器件的方法、电源及高频放大器
CN103887309B (zh) * 2012-12-21 2016-11-30 富士通株式会社 半导体器件、制造半导体器件的方法、电源及高频放大器
CN108233910A (zh) * 2016-12-15 2018-06-29 英飞凌科技德累斯顿有限公司 电子电路

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5782947B2 (ja) * 2011-09-15 2015-09-24 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP5790461B2 (ja) * 2011-12-07 2015-10-07 富士通株式会社 化合物半導体装置及びその製造方法
DE102013212037A1 (de) * 2013-06-25 2015-01-08 Bayerische Motoren Werke Aktiengesellschaft Schaltregler zur Ansteuerung eines Leuchtmittels
US9455342B2 (en) * 2013-11-22 2016-09-27 Cambridge Electronics, Inc. Electric field management for a group III-nitride semiconductor device
JP6520197B2 (ja) * 2015-02-20 2019-05-29 富士通株式会社 化合物半導体装置及びその製造方法
US20170092753A1 (en) * 2015-09-29 2017-03-30 Infineon Technologies Austria Ag Water and Ion Barrier for III-V Semiconductor Devices
US10062630B2 (en) 2015-12-31 2018-08-28 Infineon Technologies Austria Ag Water and ion barrier for the periphery of III-V semiconductor dies
WO2019111161A1 (en) 2017-12-05 2019-06-13 King Abdullah University Of Science And Technology Forming iii-nitride alloys
TWI706563B (zh) * 2019-03-25 2020-10-01 世界先進積體電路股份有限公司 半導體結構、高電子遷移率電晶體及半導體結構的製造方法
DE102021201791A1 (de) * 2021-02-25 2022-08-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Transistor mit hoher Elektronenbeweglichkeit (HEMT), Transistoranordnung, Verfahren zum Steuern eines HEMTs und Verfahren zum Herstellen eines HEMTs

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86105841A (zh) * 1986-07-21 1988-02-24 泰利特拉电话电子通讯联合股票公司 有架空旁路层的金属—半导体场效应管及制造方法
JPH0355853A (ja) * 1989-07-25 1991-03-11 Sony Corp 高電子移動度電界効果トランジスタの製造方法
CN1921147A (zh) * 2005-08-24 2007-02-28 株式会社东芝 氮化物半导体元件
TW200807839A (en) * 2006-07-20 2008-02-01 Holtek Semiconductor Inc Power supply apparatus for field emission display
US20080180313A1 (en) * 2007-01-30 2008-07-31 Tdk Corporation Radar system
JP2009032713A (ja) * 2007-07-24 2009-02-12 National Institute Of Advanced Industrial & Technology ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1184723B (it) * 1985-01-28 1987-10-28 Telettra Lab Telefon Transistore mesfet con strato d'aria tra le connessioni dell'elettrodo di gate al supporto e relativo procedimento difabbricazione
JP4041075B2 (ja) 2004-02-27 2008-01-30 株式会社東芝 半導体装置
JP5076278B2 (ja) * 2005-03-14 2012-11-21 日亜化学工業株式会社 電界効果トランジスタ
JP4212105B2 (ja) * 2005-03-24 2009-01-21 ローム株式会社 酸化亜鉛系化合物半導体素子
JP4712459B2 (ja) 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP4939844B2 (ja) * 2006-06-08 2012-05-30 ローム株式会社 ＺｎＯ系半導体素子
JP4320347B2 (ja) * 2007-01-30 2009-08-26 Ｔｄｋ株式会社 レーダ装置
JP5313457B2 (ja) * 2007-03-09 2013-10-09 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP2008277640A (ja) 2007-05-02 2008-11-13 Toshiba Corp 窒化物半導体素子
US7859021B2 (en) 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
JP5487550B2 (ja) 2007-08-29 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP2009071061A (ja) 2007-09-13 2009-04-02 Toshiba Corp 半導体装置
JP2009224605A (ja) * 2008-03-17 2009-10-01 Panasonic Corp 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86105841A (zh) * 1986-07-21 1988-02-24 泰利特拉电话电子通讯联合股票公司 有架空旁路层的金属—半导体场效应管及制造方法
JPH0355853A (ja) * 1989-07-25 1991-03-11 Sony Corp 高電子移動度電界効果トランジスタの製造方法
CN1921147A (zh) * 2005-08-24 2007-02-28 株式会社东芝 氮化物半导体元件
TW200807839A (en) * 2006-07-20 2008-02-01 Holtek Semiconductor Inc Power supply apparatus for field emission display
US20080180313A1 (en) * 2007-01-30 2008-07-31 Tdk Corporation Radar system
JP2009032713A (ja) * 2007-07-24 2009-02-12 National Institute Of Advanced Industrial & Technology ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887309A (zh) * 2012-12-21 2014-06-25 富士通株式会社 半导体器件、制造半导体器件的方法、电源及高频放大器
CN103887309B (zh) * 2012-12-21 2016-11-30 富士通株式会社 半导体器件、制造半导体器件的方法、电源及高频放大器
CN108233910A (zh) * 2016-12-15 2018-06-29 英飞凌科技德累斯顿有限公司 电子电路
CN108233910B (zh) * 2016-12-15 2021-07-27 英飞凌科技德累斯顿有限公司 电子电路

Also Published As

Publication number Publication date
CN102763204B (zh) 2015-04-08
US9071167B2 (en) 2015-06-30
US8748861B2 (en) 2014-06-10
WO2011108063A1 (ja) 2011-09-09
US20120307534A1 (en) 2012-12-06
US20140218992A1 (en) 2014-08-07
JP5716737B2 (ja) 2015-05-13
JPWO2011108063A1 (ja) 2013-06-20

Similar Documents

Publication Publication Date Title
CN102763204B (zh) 化合物半导体装置及其制造方法
JP6085442B2 (ja) 化合物半導体装置及びその製造方法
JP6054620B2 (ja) 化合物半導体装置及びその製造方法
JP5573941B2 (ja) 化合物半導体装置及びその製造方法
JP5888064B2 (ja) 化合物半導体装置及びその製造方法
JP5950643B2 (ja) 化合物半導体装置及びその製造方法
CN103035696B (zh) 化合物半导体器件和用于制造化合物半导体器件的方法
CN103715249A (zh) 化合物半导体器件及其制造方法
JP2013098440A (ja) 化合物半導体装置及びその製造方法
JP2012054352A (ja) 化合物半導体装置及びその製造方法
JP5899879B2 (ja) 化合物半導体装置及びその製造方法
JP5510544B2 (ja) 化合物半導体装置及びその製造方法
JP6604036B2 (ja) 化合物半導体装置及びその製造方法
JP2014027187A (ja) 化合物半導体装置及びその製造方法
JP2014017423A (ja) 化合物半導体装置及びその製造方法
US10847642B2 (en) Compound semiconductor device and fabrication method
JP5768340B2 (ja) 化合物半導体装置
JP6350599B2 (ja) 化合物半導体装置及びその製造方法
JP6248574B2 (ja) 半導体装置及びその製造方法
JP2018198255A (ja) 化合物半導体装置及びその製造方法
JP6561610B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant