JP4939844B2 - ＺｎＯ系半導体素子 - Google Patents

ＺｎＯ系半導体素子 Download PDF

Info

Publication number
JP4939844B2
JP4939844B2 JP2006160273A JP2006160273A JP4939844B2 JP 4939844 B2 JP4939844 B2 JP 4939844B2 JP 2006160273 A JP2006160273 A JP 2006160273A JP 2006160273 A JP2006160273 A JP 2006160273A JP 4939844 B2 JP4939844 B2 JP 4939844B2
Authority
JP
Japan
Prior art keywords
axis
zno
plane
substrate
axis direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006160273A
Other languages
English (en)
Other versions
JP2007329353A (ja
Inventor
健 中原
洋行 湯地
謙太郎 田村
俊輔 赤坂
雅司 川崎
敦 塚崎
明 大友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Rohm Co Ltd
Original Assignee
Tohoku University NUC
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006160273A priority Critical patent/JP4939844B2/ja
Application filed by Tohoku University NUC, Rohm Co Ltd filed Critical Tohoku University NUC
Priority to US12/308,064 priority patent/US7741637B2/en
Priority to KR1020097000196A priority patent/KR20090023672A/ko
Priority to TW096120834A priority patent/TW200810155A/zh
Priority to CN2007800211852A priority patent/CN101473454B/zh
Priority to PCT/JP2007/061662 priority patent/WO2008004405A1/ja
Priority to EP07828138A priority patent/EP2037508A1/en
Publication of JP2007329353A publication Critical patent/JP2007329353A/ja
Application granted granted Critical
Publication of JP4939844B2 publication Critical patent/JP4939844B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320275—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth semi-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/327—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIBVI compounds, e.g. ZnCdSe-laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0211—Substrates made of ternary or quaternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、ＺｎＯやＭｇＺｎＯ等のＺｎＯ系半導体を用いたＺｎＯ系半導体素子に関する。
近年、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＧａＡｌＮ、ＧａＰＮなどの窒素を含む窒化物半導体よりも多機能性に優れた材料としてＺｎＯ系半導体が注目されている。
ＺｎＯ系半導体は、ワイドギャップ半導体の１つであり、励起子結合エネルギーが格段に大きく、室温でも安定して存在でき、単色性に優れた光子の放出が可能であること等から、照明やバックライト等の光源として用いられる紫外ＬＥＤ、高速電子デバイス、表面弾性波デバイス等で実用化が行われている。
しかし、ＺｎＯ系半導体は、酸素空孔や格子間亜鉛原子による欠陥等が生じることが知られており、この結晶欠陥より、結晶中に寄与しない電子が発生してしまうので、ＺｎＯ系半導体は、通常ｎ型を示すことになり、ｐ型とするには残留する電子の濃度を低減することが必要となるため、ＺｎＯ系半導体層により半導体素子を構成するには、アクセプタードーピングが困難で、再現性良くｐ型ＺｎＯを形成することが困難であった。
しかし、近年、再現性良くｐ型ＺｎＯを得ることができ、発光も確認されるようになってきており、その技術が開示されている。例えば、非特許文献１に示されるようにｐ型ＺｎＯを得ることができるが、ＺｎＯ系半導体を用いた半導体素子を得るためには、成長用の基板としてＳｃＡｌＭｇＯ４（ＳＣＡＭ）基板を用い、ＳＣＡＭ基板のＣ面上に−Ｃ面ＺｎＯが成長するようにしている。−Ｃ面とはＯ（酸素）極性面とも呼ばれ、ＺｎＯ結晶が有しているウルツァイトという結晶構造では、ｃ軸方向に対称性がなく、ｃ軸には＋ｃと−ｃの２つの独立した方向があり、＋ｃではＺｎが結晶の最上面に位置するためにＺｎ極性と、−ｃではＯが結晶の最上面に位置するためにＯ極性とも言われる。
この−Ｃ面ＺｎＯが成長するのは、ＺｎＯ結晶成長用基板として広く用いられているサファイア基板でも同様である。−Ｃ面ＺｎＯ系半導体の結晶成長では、発明者らによる非特許文献２にも示されているように、ｐ型ドーパントである窒素のドーピング効率は成長温度に強く依存し、窒素ドーピングを行うためには基板温度を下げる必要があるが、基板温度を下げると結晶性が低下し、アクセプタを補償するキャリア補償センターが形成されて、窒素が活性化しないので、ｐ型ＺｎＯ系半導体層の形成そのものが非常に難しくなる。
そこで、非特許文献１に示されるように、窒素ドーピング効率の温度依存性を利用し、４００℃と１０００℃との間の成長温度を行き来する温度変調により高キャリア濃度のｐ型ＺｎＯ系半導体層を形成する方法もあるが、絶え間ない加熱と冷却によって膨張・収縮を繰り返すために製造装置への負担が大きく、製造装置が大がかりになり、メンテナンス周期が短くなるといった問題があった。さらに、加熱源としてレーザを使用するため、大きい面積の加熱には不向きで、デバイス製造コストを下げるための多数枚成長も行いにくい。
これを解決する手段として、＋Ｃ面ＺｎＯ系半導体層を成長させて高キャリア濃度のｐ型ＺｎＯ系半導体を形成することを我々は既に提案している（特許文献１参照）。該特許公報は、＋Ｃ面ＺｎＯであれば、窒素ドーピングの基板温度依存性がないという我々の発見に基づいている。これは、サファイア基板のＣ面に下地層である＋Ｃ面ＧａＮ膜を成長させて＋ｃ軸配向とし、この＋ｃ軸配向ＧａＮ膜上に極性を引き継がせて＋ｃ軸配向のＺｎＯ系半導体層を形成することで、窒素ドープの非成長温度依存性を見出した。このため、基板温度を下げることなく窒素ドープができ、その結果、キャリア補償センターの形成を防ぎ、高キャリア濃度のｐ型ＺｎＯ系半導体を製造することができるものである。
特開平２００４−３０４１６６号公報 Nature Material vol.4 (2005) p.42 Journal of Crystal Growth 237−239 (2002)503
しかし、上記従来技術のように、成長用基板の＋Ｃ面ＧａＮを用いて＋ｃ軸配向のＺｎＯ系半導体層を形成することによって、高キャリア濃度のｐ型ＺｎＯ系半導体を形成することができるのであるが、この方法は、＋Ｃ面ＧａＮの表面の酸化を抑えることが特徴となっているので、酸化物であるＺｎＯでは再現確保が難しい。一方、成長用基板として＋Ｃ面ＺｎＯ基板を使うことができるが、＋Ｃ面ＺｎＯ基板は−Ｃ面ＺｎＯ基板よりも熱的に不安定で平坦面が失われやすく、この上に結晶成長を行うと、ステップバンチングと呼ばれる現象が発生し、平坦部分の幅が一様ではなく、まちまちの面になりやすい。
図１８（ａ）は成長用基板の−Ｃ面を、図１８（ｂ）は成長用基板の＋Ｃ面を大気中１０００℃でアニール処理した後、表面をＡＦＭ（原子間力顕微鏡）用い、分解能５μｍでスキャンした像である。図１８（ａ）の結晶は綺麗な表面になっているのに対して、図１８（ｂ）はステップバンチングが生じるとともに、このステップ幅やステップエッジが乱れており、表面状態が悪い。例えば、図１８（ｂ）の表面上にＺｎＯ系化合物のエピタキシャル成長を行えば、図１９に示すような凹凸が散在する膜となってしまい、平坦性が極端に悪くなる。
このように、成長用基板の＋Ｃ面上では、平坦な膜を成長させることが困難であり、最終的に素子の量子効果の低減やスイッチング速度にも影響を与えるという問題があった。
本発明は、上述した課題を解決するために創案されたものであり、積層側の主面が＋ｃ軸方向を向いているＭｇＺｎＯ基板上に平坦なＺｎＯ系半導体層を成長させることができるＺｎＯ系半導体素子を提供することを目的としている。
上記目的を達成するために、請求項１記載の発明は、主面がＣ面を有するＭｇｘＺｎ１−ｘＯ（０≦ｘ＜１）基板において、前記主面のｃ軸を主面の法線方向に一致させた場合のｃ軸ｍ軸平面に、前記主面のｃ軸を投影した投影軸が、ｍ軸方向にΦｍ度傾斜し、前記Φｍは０＜Φｍ≦３の条件を満たすものであって、前記主面にＺｎＯ系半導体層を形成したことを特徴とするＺｎＯ系半導体素子である。
また、請求項２記載の発明は、前記Ｃ面は＋Ｃ面で構成されていることを特徴とする請求項１記載のＺｎＯ系半導体素子である。
また、請求項３記載の発明は、前記主面のｃ軸を主面の法線方向に一致させた場合のｃ軸ａ軸平面に、前記主面のｃ軸を投影した投影軸が、ａ軸方向にΦａ度傾斜し、前記Φａは
７０≦｛９０−（１８０／π）ａｒｃｔａｎ（ｔａｎ（πΦ ａ ／１８０）／ｔａｎ（πΦ ｍ ／１８０））｝≦１１０の条件を満たしていることを特徴とする請求項１又は請求項２のいずれか１項に記載のＺｎＯ系半導体素子である。
本発明によれば、ＭｇＺｎＯ基板の主面におけるｃ軸を主面の法線方向に一致させた場合のｃ軸ｍ軸平面に、前記主面のｃ軸を投影した投影軸が、ｍ軸方向に傾斜しており、そのｍ軸方向の傾斜角度を２度以下とすることにより、ＭｇｘＺｎ１−ｘＯ基板の積層側表面に、ｍ軸方向に並ぶ規則的なステップを形成することができるので、ステップバンチングと呼ばれる現象を防ぎ、ＭｇｘＺｎ１−ｘＯ基板上に積層される各ＺｎＯ系半導体層の膜の平坦性を向上させることができる。
また、ＭｇＺｎＯ基板の主面におけるｃ軸を主面の法線方向に一致させた場合のｃ軸ａ軸平面に、前記主面のｃ軸を投影した投影軸が、ａ軸方向に傾斜している場合には、その傾斜角度を所定の範囲にすることにより、ＭｇＺｎＯ基板の成長面のステップがｍ軸方向に並ぶ形とすることができるので、主面上に成長させたＺｎＯ系半導体の膜の平坦性を良くすることができる。
以下、図面を参照して本発明の一実施形態を説明する。図１は本発明によるＺｎＯ系半導体素子の断面構造を示す。
図１は、本発明のＺｎＯ系半導体素子の一実施形態である発光ダイオード（ＬＥＤ）の断面構造を示し、＋Ｃ面（０００１）が少なくともｍ軸方向に傾斜した面を主面とするＭｇｘＺｎ１−ｘＯ（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、以下同じ）基板１上に、ＺｎＯ系半導体層２〜６がエピタキシャル成長されている。そして、ＺｎＯ系半導体層６上にはｐ電極１０が、ＭｇｘＺｎ１−ｘＯ基板１の下側にはｎ電極９が形成されている。ＺｎＯ系半導体層は、ＺｎＯ又はＺｎＯを含む化合物から構成されるものであり、したがって、上記ＺｎＯ系半導体素子は、電極９、１０を除いて、すべてＺｎＯ又はＺｎＯを含む化合物により構成される。
ところで、上記ＭｇｘＺｎ１−ｘＯ等のＺｎＯ系化合物における結晶構造の概念図を図２に示す。ＺｎＯ系化合物は、ＧａＮと同様、ウルツァイトと呼ばれる六方晶構造を有する。Ｃ面やａ軸という表現は、いわゆるミラー指数により表すことができ、例えば、Ｃ面は（０００１）面と表される。図２において斜線を付した面がＡ面（１１−２０）であり、Ｍ面（１０−１０）は六方晶構造の柱面を示す。例えば｛１１−２０｝面や｛１０−１０｝面は、結晶のもつ対称性により、（１１−２０）面や（１０−１０）面と等価な面も含む総称であることを示している。また、ａ軸はＡ面の垂直方向を、ｍ軸はＭ面の垂直方向を、ｃ軸はＣ面の垂直方向を示す。
結晶成長の基盤となるＭｇｘＺｎ１−ｘＯ基板１は、ｘ＝０のＺｎＯでもよいし、Ｍｇが混晶されたＭｇＺｎＯ基板でもよい。Ｍｇが５０ｗｔ％を超えると、ＭｇＯはＮａＣｌ型結晶であるため、六方晶系のＺｎＯ系化合物と整合しにくく相分離を起こしやすいので好ましくない。
また、ＭｇｘＺｎ１−ｘＯ基板１は、図３に示されるように、主面の＋Ｃ面が少なくともｍ軸方向に傾斜させた面となるように研磨されている。図３は、基板１の表面全体をＸ−Ｙ平面で表し、ｃ軸方向、ｍ軸方向、ａ軸方向との関係を示すものである。基板１の表面の垂直方向をＺ軸とし、ｍ軸方向はＸ軸に相当し、ａ軸方向はＹ軸に相当する。したがって、基板１の表面（主面）の法線方向Ｚとｃ軸とが一致している場合は、ＸＹＺの座標系は、ｍ軸ａ軸ｃ軸の座標系と一致している。しかし、ｃ軸が基板１表面の法線方向Ｚから傾斜している場合には、ＸＹＺの座標系とｍ軸、ａ軸、ｃ軸の座標系とは一致しない。そして、Ｚ軸とｃ軸とのなす角度をΦとし、ｃ軸ｍ軸ａ軸の位置関係を保ったまま、仮に、該ｃ軸を基板表面の法線方向Ｚに一致させるように回転させた場合のｃ軸ｍ軸ａ軸により構成される座標系Ｋにおけるｃ軸ｍ軸平面に基板のｃ軸を投影した投影軸とＺ軸との間の傾斜角成分をΦｍ、座標系Ｋにおけるｃ軸ａ軸平面に基板主面のｃ軸を投影した投影軸とＺ軸との間の傾斜角成分をΦａとする。以上説明したように、以下、特に、付加説明がない限り、ｃ軸がｍ軸方向に傾斜等と記載した場合のｍ軸方向への傾斜は、上記座標系Ｋのｃ軸ｍ軸平面に基板主面のｃ軸を投影した投影軸が座標系Ｋのｍ軸方向に傾斜していることを表わし、ｃ軸がａ軸方向に傾斜等と記載した場合のａ軸方向への傾斜は、上記座標系Ｋのｃ軸ａ軸平面に基板主面のｃ軸を投影した投影軸が座標系Ｋのａ軸方向に傾斜していることを表わす。
ここで、主面におけるｃ軸をｍ軸方向に傾斜させている理由について説明する。図５（ａ）に示されるのは、主面を＋Ｃ面とし、Ｃ面がａ軸にも、ｍ軸にも傾斜していない基板の模式図である。基板１の鉛直方向Ｚが＋ｃ軸方向と一致している場合であり、各ａ軸、ｍ軸、ｃ軸は直交している。
しかし、バルク結晶は、その結晶がもつ劈開面を使用しないかぎり、図５（ａ）のようにウエハ主面の法線方向がｃ軸方向と一致することがなく、Ｃ面ジャスト基板にこだわると生産性も悪くなる。現実には、ウエハ主面の法線方向（Ｚ軸）からｃ軸は傾き、オフ角を有する。例えば、図５（ｂ）に示されるように、主面のｃ軸方向が、例えばｍ軸方向にのみθ度傾斜していると、基板１の表面部分（例えばＴ１領域）の拡大図である図５（ｃ）に表されるように、平坦な面であるテラス面１ａと、傾斜させることにより生じる段差部分に等間隔で規則性のあるステップ面１ｂとが生じる。
ここで、テラス面１ａがＣ面（０００１）となり、ステップ面１ｂはＭ面（１０−１０）に相当する。図のように、形成された各ステップ面１ｂは、ｍ軸方向にテラス面１ａの幅を保ちながら、規則的に並ぶことになる。すなわち、テラス面１ａは、Ｘ−Ｙ平面と平行ではなく、傾斜している面となっており、テラス面１ａと垂直なｃ軸は、Ｚ軸からθ度傾斜していることになる。
図５（ｃ）の状態は、図３、４で言えば、θＳ＝９０度の場合に相当する。なお、図３、４のステップエッジは、ステップ面１ｂによる段差部分をＸ−Ｙ平面に投影したものである。このように、ステップ面をＭ面相当面となるようにすれば、主面上に結晶成長させたＺｎＯ系半導体層においては平坦な膜とすることができる。主面上にはステップ面１ｂによって段差部分が発生するが、この段差部分に飛来した原子は、テラス面１ａとステップ面１ｂの２面との結合になるので、テラス面１ａに飛来した場合よりも原子は強く結合ができ、飛来原子を安定的にトラップすることができる。
表面拡散過程で飛来原子がテラス内を拡散するが、結合力の強い段差部分や、この段差部分で形成されるキンク位置（図１５参照）にトラップされて結晶に組み込まれることによって結晶成長が進む沿面成長により安定的な成長が行われる。このように、Ｃ面が少なくともｍ軸方向に傾斜した基板上に、ＺｎＯ系半導体層を積層させると、ＺｎＯ系半導体層はこのステップ面１ｂを中心に結晶成長が起こり、平坦な膜を形成することができる。
ところで、図５（ｂ）で傾斜角度θを大きくしすぎると、ステップ面１ｂの段差が大きくなりすぎて、平坦に結晶成長しなくなる。図９、１０は、ｍ軸方向への傾斜角度によって、成長膜の平坦性が変わることを示すものである。図９は、傾斜角度θを１．５度として、このオフ角を有するＭｇｘＺｎ１−ｘＯ基板の主面上にＺｎＯ系半導体を成長させたものである。一方、図１０は、傾斜角度θを３．５度として、このオフ角を有するＭｇｘＺｎ１−ｘＯ基板の主面上にＺｎＯ系半導体を成長させたものである。図９、１０ともに、結晶成長後に、ＡＦＭを用いて、分解能１μｍでスキャンした画像である。図９の方は、ステップの幅が揃った状態で、綺麗な膜が生成されているが、図１０の方は、凹凸が散在しており、平坦性が失われている。以上のことより、０度を越える範囲で、かつ３度以下（０＜θ≦３）するのが望ましい。したがって、図３の傾斜角Φｍについても同様のことが言えるので、０度を越える範囲で、かつ３度以下（０＜Φｍ≦３）が最適である。
以上のように、主面のＣ面をｍ軸方向のみ傾斜させ、その傾斜角度を０度を越える範囲で、かつ３度以下とすることが、最も望ましいのであるが、より実際的には、ｍ軸方向のみ傾斜させて切り出す場合に限定することは困難で、生産技術としては、ａ軸への傾きも許容し、その許容度を設定することが必要となる。例えば、図３に示されるように、主面における＋ｃ軸が、ｍ軸の方へΦｍ、ａ軸の方へΦａ傾斜させるようにしても良い。言い換えれば、＋Ｃ面がｍ軸の方へΦｍ、ａ軸の方へΦａ傾斜するように主面を作製するようにしても良い。ただし、この場合、ステップ面のステップエッジとｍ軸方向とのなす角θＳについては、一定の範囲内にする必要があることが、発明者らにより実験的に確認された。
ｍ軸方向にステップエッジが規則的に並んでいる状態になることが、平坦な膜を作製する上で必要なことであり、ステップエッジの間隔やステップエッジのラインが乱れると、前述した沿面成長が行われなくなるので、平坦な膜が作製できなくなる。
図３のように、ｃ軸がｍ軸方向及びａ軸方向に傾斜している主面は、図６（ａ）のように表される。座標軸の設定等は、図５と同じである。図６（ａ）のようにｃ軸のＸ−Ｙ平面への投影をＬ方向として表し、基板１の表面部分（例えばＴ２領域）の拡大図を図６（ｂ）に示す。平坦な面であるテラス面１ｃと、傾斜させることにより生じる段差部分にステップ面１ｄが生じる。ここで、テラス面１ｃがＣ面（０００１）となるが、テラス面１ｃは、Ｘ−Ｙ平面と平行ではなく、傾斜している面となっており、テラス面１ｃと垂直なｃ軸は、図３を引用すると、Ｚ軸からΦ度傾斜していることになる。
テラス面１ｃは、ｍ軸方向だけでなく、ａ軸方向にも傾斜しているために、ステップ面が斜めに出て、ステップ面１ｄは、Ｌ方向に並ぶことになる。この状態は、図３及び図４に示されるようにｍ軸方向へのステップエッジ配列となって現われるが、Ｍ面が熱的、化学的に安定面であるため、ａ軸方向の傾斜角度Φａによっては、斜めステップが綺麗には保たれず、図６（ｂ）に示すように、ステップ面１ｄに凹凸ができ、ステップエッジの配列に乱れが生じて、主面上に平坦な膜を形成できなくなる。
上記Ｍ面が熱的、化学的に安定であるということは、発明者らが見出したものであるが、その根拠となるデータを図１１〜図１４に示す。図１１は、ＭｇｘＺｎ１−ｘＯ基板表面をＡＦＭを用い、分解能５μｍでスキャンした画像であり、図１２〜図１４は、分解能１μｍでスキャンした画像である。
図１１（ａ）は、ＭｇｘＺｎ１−ｘＯ基板の露出したＡ面を大気中１１００℃で２時間アニール処理した後、図１１（ｂ）は、ＭｇｘＺｎ１−ｘＯ基板の露出したＭ面を大気中１１００℃で２時間アニール処理した後の状態を示す。図１１（ｂ）では、綺麗な表面になっているのに対して、図１１（ａ）では、ステップバンチングが生じるとともに、このステップ幅やステップエッジが乱れており、表面状態が悪い。このことから、Ｍ面が熱的に安定な面であるとわかる。
一方、図１２（ａ）には、ＭｇｘＺｎ１−ｘＯ基板における主面のｃ軸がａ軸方向及びｍ軸方向に傾き、Ｍ面が綺麗に現われない図６（ｂ）のような表面状態を示す。この表面を５％濃度の塩酸で３０秒間エッチングを行った後の状態を図１２（ｂ）に示す。塩酸によるエッチングにより、図１２（ｂ）に表された六角形の領域で示すように、Ｍ面以外の面が除去されて、Ｍ面が特に現われてくることがわかる。また、図１３（ａ）は、図１２（ａ）とはａ軸方向への傾斜角度が異なるＭｇｘＺｎ１−ｘＯ基板表面を表し、この表面を５％濃度の塩酸で３０秒間エッチングを行った後の状態を図１３（ｂ）に示す。図１３（ｂ）に表された六角形の領域で示すように、Ｍ面以外の面が除去されて、Ｍ面が特に現われてくることがわかる。
他方、図１４（ａ）は、ＭｇｘＺｎ１−ｘＯ基板における主面のｃ軸がｍ軸方向のみに傾斜した表面、図５（ｃ）のような表面状態を示す。Ｍ面のステップエッジがｍ軸と垂直になって配列されていることが示されており、この表面を５％濃度の塩酸で３０秒間エッチングを行った後の状態を図１４（ｂ）に示す。図１４（ｂ）から、エッチングした後でも、表面状態にほとんど変化がないことがわかる。以上の図１２〜図１４までのデータから、Ｍ面は化学的に安定な面であることが理解できる。
上記のように、主面のｃ軸が、少なくともｍ軸方向に傾斜角度（オフ角）を有し、ａ軸方向にも一定のオフ角を有する場合のＭｇｘＺｎ１−ｘＯ基板の表面を表すのが、図７である。ＭｇｘＺｎ１−ｘＯ基板の表面をＡＦＭにより撮影した。図７（ａ）は、ＭｇｘＺｎ１−ｘＯ基板の主面におけるＣ面がｍ軸方向のみに傾斜しており、ａ軸方向への傾斜がない状態を示す。図７（ｂ）〜（ｄ）については、ｍ軸方向の傾斜に加えて、ａ軸方向への傾斜を有している場合を示し、そのａ軸方向への傾斜角度が段々と大きくなっていった場合の表面状態を示す。
図７（ａ）は、ｍ軸方向にのみ０．３度傾斜させた表面状態を表しているが、非常に綺麗な表面状態を示しており、ステップエッジが、規則的に並んで現われている。例えば、図７（ａ）のＭｇｘＺｎ１−ｘＯ基板上にＺｎＯ系半導体層をエピタキシャル成長させた例を図８に示す。図８（ａ）は、エピタキシャル成長後の表面をＡＦＭを用い、分解能３μｍでスキャンした像であり、図８（ｂ）は分解能１μｍでスキャンした像である。表面状態は、非常に綺麗であり、凹凸の散在は見られない。
しかし、ａ軸方向のオフ角が混じってくると、ステップエッジに凹凸が現われ、ステップ幅も乱れてくるので、これが膜形成に悪影響を及ぼす。
図１６に、成長面（主面）におけるＣ面が、ｍ軸方向のオフ角に加えて、ａ軸方向のオフ角を有する場合に、ステップエッジやステップ幅がどのように変化するかを示す。図３で説明したｍ軸方向のオフ角Φｍを０．４度に固定して、ａ軸方向のオフ角Φａを大きくなるように変化させて比較した。これは、ＭｇｘＺｎ１−ｘＯ基板の切り出し面を変えることにより実現させた。
ａ軸方向のオフ角Φａを大きくなるように変化させると、ステップエッジとｍ軸方向のなす角θＳも大きくなる方向に変化するので、図１６には、θＳの角度を記載した。図１６（ａ）は、θＳ＝８５度の場合であるが、ステップエッジもステップ幅も乱れていない。図１６（ｂ）は、θＳ＝７８度の場合であるが、やや乱れがあるものの、ステップエッジやステップ幅を確認することができる。図１６（ｃ）は、θＳ＝６５度の場合であるが、乱れが酷くなっており、ステップエッジやステップ幅を確認することができない。図１６（ｃ）の表面状態の上にＺｎＯ系半導体層をエピタキシャル成長させれば、図１９のような膜が形成されてしまう。この図１６（ｃ）の場合は、ａ軸方向への傾きΦａに換算すると０．１５度に相当する。以上のデータにより、７０度≦θＳ≦９０度の範囲が望ましいことがわかる。
ところで、θＳについては、主面のｃ軸方向がａ軸方向にΦａ度傾斜している場合だけでなく、図３において−Ｙ方向に傾斜している場合も対称性により等価なので考慮する必要がある。この傾斜角度を−Φａとし、ステップ面による段差部分をＸ−Ｙ平面に投影すると、図４（ｂ）のように表される。ここで、ｍ軸とステップエッジとのなす角θｉの条件についても、上記７０度≦θｉ≦９０度が成立する。θＳ＝１８０度−θｉの関係が成立するので、θＳの最大値としては、１８０度−７０度＝１１０度となり、最終的に７０度≦θＳ≦１１０度の範囲が、平坦な膜を成長させることができる条件となる。
平坦な膜を作製する上で、ＭｇｘＺｎ１−ｘＯ基板上の成長面におけるｃ軸のａ軸方向への傾きは、７０度≦θＳ≦９０度を満足する範囲とすることが、望ましいことがわかった。次に、角度の単位をラジアン（ｒａｄ）として、図３に基づき、θＳをΦｍ、Φａを用いて表すと以下のようになる。図３より、角度αは
α＝ａｒｃｔａｎ（ｔａｎΦａ／ｔａｎΦｍ） と表され、
θＳ＝（π／２）−α＝（π／２）−ａｒｃｔａｎ（ｔａｎΦａ／ｔａｎΦｍ）となる。
ここで、θＳをラジアンから度（ｄｅｇ）に変換すると
θＳ＝９０−（１８０／π）ａｒｃｔａｎ（ｔａｎΦａ／ｔａｎΦｍ）となるので、
７０≦｛９０−（１８０／π）ａｒｃｔａｎ（ｔａｎΦａ／ｔａｎΦｍ）｝≦１１０ と表せる。ここで、良く知られているように、ｔａｎは、正接(tangent)を表し、ａｒｃｔａｎは逆正接(arctangent)を表す。なお、θＳ＝９０度の場合が、ａ軸方向への傾きがなく、ｍ軸方向にのみ傾いている場合である。
以上説明したように、ＭｇｘＺｎ１−ｘＯ基板１の積層側の表面の傾斜を作製して、図１に示すＺｎＯ系半導体素子を製造する方法を次に述べる。
まず、ＭｇｘＺｎ１−ｘＯ基板１については、例えば水熱合成法で作られたＺｎＯのインゴットを、前述のように、主面における＋ｃ軸が少なくともｍ軸方向に傾斜するように、またａ軸方向のオフ角を有する場合はオフ角が一定の範囲になるように、すなわち、表面における＋Ｃ面（０００１）がｍ軸方向へ０度を越えて２度以下の範囲で、かつ、ａ軸方向に傾斜をつける場合には、図３のθＳが７０度以上で９０度以下の範囲となるように切り出して、ＣＭＰ（chemical mechanical polish）研磨することによりウエハを作る。
なお、基板１のＭｇの混晶比率が０でも、その上に成長するＺｎＯ系半導体の結晶性には殆ど影響ないが、発光させる光の波長（活性層の組成）よりバンドギャップの大きい材料にすることが、発光した光が基板１により吸収されないため好ましい。
そして、ＺｎＯ系化合物の成長には、ＲＦプラズマで酸素ガスの反応活性を上げた酸素ラジカルを作り出すラジカル源を備えたＭＢＥ装置を用いる。同じラジカル源をｐ型ＺｎＯのドーパントである窒素のために用意する。Ｚｎ源、Ｍｇ源、Ｇａ源（ｎ型ドーパント）は、それぞれ純度６Ｎ（９９．９９９９％）以上の金属Ｚｎ、金属Ｍｇなどを使用して、クヌーセンセル（蒸発源）から供給する。ＭＢＥチャンバの周りには液体窒素が流れるシュラウドを用意し、壁面がセルや基板ヒータからの熱放射で暖まらないようにしておく。そうすることにより、チャンバ内を１×１０−９Ｔｏｒｒ程度の高真空に保つことができる。
このようなＭＢＥ装置内に、ＣＭＰ研磨された前述のＺｎＯからなるウエハ（基板１）を導入後、７００℃〜９００℃程度でサーマルクリーニングをした後、基板温度を８００℃程度に変化させ、ＺｎＯ系半導体層２〜６を順次成長する。
ここで、図１に示す半導体積層部７は、発光層形成部６と、例えば１０〜３０ｎｍ程度の膜厚のｐ型ＺｎＯコンタクト層５とで構成されている。しかし、簡単な構造例で示したもので、この積層構造に限定されるものではない。
発光層形成部６は、活性層３をそれよりバンドギャップの大きいＭｇｙＺｎ１−ｙＯ（０≦ｙ≦０．３５、例えばｙ＝０．２５）からなるｎ型層２およびｐ型層４とでサンドイッチするダブルへテロ構造に形成されている。活性層３は、図示されていないが、例えば下層側からｎ型ＭｇｚＺｎ１−ｚＯ（０≦ｚ≦０．３５、例えばｚ＝０．２）からなり、０〜１５ｎｍ程度の厚さのｎ型ガイド層と、６〜１５ｎｍ程度厚のＭｇ０．１Ｚｎ０．９Ｏ層および１〜３ｎｍ程度厚のＺｎＯ層を交互に６周期積層した積層部と、ｐ型Ｍｇ０．１Ｚｎ０．９Ｏからなり、０〜１５ｎｍ程度の厚さのｐ型ガイド層との積層構造に形成された多重量子井戸（ＭＱＷ）構造に形成され、例えば３６５ｎｍ程度の波長の光を発光するように形成されている。しかし、発光層形成部６の構造は、この例に限定されるものではなく、例えば活性層３が単一量子井戸（ＳＱＷ）構造でも、バルク構造でもよく、また、ダブルへテロ接合構造ではなくて、シングルへテロ接合のｐｎ構造でもよい。さらに、ｎ型層２やｐ型層４も障壁層とコンタクト層との積層構造にしたり、また、ヘテロ接合の層間に勾配層を設けたり、さらには基板側に反射層を形成したりすることもできる。
そして、基板１の裏面を研磨して基板１の厚さを１００μｍ程度にした後に、その裏面に蒸着法やスパッタ等により、Ｔｉ、Ａｌを積層して６００℃、１分程度のシンターすることによりオーミック性を確保したｎ電極９を形成し、さらに、ｐ型コンタクト層５の表面にリフトオフ法により、蒸着法やスパッタ等によりＮｉ／Ａｕの積層構造でｐ電極８を形成し、ダイシングなどウエハからチップ化することにより、図１に示される構造の発光素子チップが形成されている。なお、ｎ側電極９は、基板１の裏面に形成しないで、積層された半導体積層部７の一部をエッチングして露出するｎ型層２の表面に形成することもできる。
前述の例は、ＬＥＤの例であったが、レーザダイオード（ＬＤ）でも、同様に、成長用基板としてのＭｇｘＺｎ１−ｘＯ基板の成長面側におけるＣ面の角度を上述した範囲内で傾斜させておくことで、その上に積層される各ＺｎＯ系半導体層については、平坦性を維持することができ、量子効果の高い半導体レーザを作製することができる。
図１７は、上述したようにＣ面（０００１）がｍ軸方向に傾斜し、ａ軸方向にも傾斜した面を積層方向側の主面とするＺｎＯ基板１上に、ＺｎＯ系半導体層が成長されることにより、トランジスタを構成した断面構造図である。この例では、アンドープのＺｎＯ層２３を４μｍ程度、ｎ型ＭｇＺｎＯ系電子走行層２４を１０ｎｍ程度、アンドープのＭｇＺｎＯ系層２５を５ｎｍ程度、順次成長し、ゲート長とする１．５μｍ程度の幅を残してアンドープのＭｇＺｎＯ系層２５をエッチング除去して電子走行層２４を露出させる。そして、エッチングにより露出した電子走行層２４上にソース電極２６とドレイン電極２７を、例えばＴｉ膜とＡｌ膜とで形成し、アンドープのＭｇＺｎＯ系層２５の表面に、例えばＰｔ膜とＡｕ膜との積層によりゲート電極２８を形成することにより、トランジスタを構成している。
上記のように構成された素子では、ＺｎＯ基板１上に形成される各半導体層において、膜の平坦性が向上しているので、高スイッチング速度のトランジスタ（ＨＥＭＴ）が得られる。
本発明のＺｎＯ系半導体素子における断面構造の一例を示す図である。 ＺｎＯ系化合物の結晶構造の概念図である。 ＭｇｘＺｎ１−ｘＯ基板表面のｃ軸の傾斜状態を示す図である。 ステップエッジとｍ軸との関係を示す図である。 ｃ軸がｍ軸方向にのみオフ角を有する場合のＭｇｘＺｎ１−ｘＯ基板表面を示す図である。 ｃ軸がｍ軸方向及びａ軸方向にオフ角を有する場合のＭｇｘＺｎ１−ｘＯ基板表面を示す図である。 ｃ軸に対するｍ軸方向及びａ軸方向へのオフ角によりＭｇｘＺｎ１−ｘＯ基板表面状態が変化する様子を示す図である。 ｃ軸がｍ軸方向にオフ角を有するＭｇｘＺｎ１−ｘＯ基板上に成膜した表面を示す図である。 ｃ軸がｍ軸方向にオフ角を有するＭｇｘＺｎ１−ｘＯ基板上に成膜した表面を示す図である。 ｃ軸がｍ軸方向にオフ角を有するＭｇｘＺｎ１−ｘＯ基板上に成膜した表面を示す図である。 Ａ面とＭ面との比較により、Ｍ面の熱的安定性を示す図である。 Ｍ面の化学的安定性を示す図である。 Ｍ面の化学的安定性を示す図である。 Ｍ面の化学的安定性を示す図である。 結晶成長過程におけるウエハ上のキンク位置を示す図である。 ｃ軸に対するａ軸方向のオフ角が異なるＭｇｘＺｎ１−ｘＯ基板表面状態を示す図である。 本発明により形成したトランジスタの断面構造の一例を示す図である。 成長用基板の−Ｃ面上と＋−Ｃ面上に成膜した場合の各表面を示す図である。 図１８（ｂ）の表面にさらに半導体層を積層した表面を示す図である。
符号の説明
１ ＭｇｘＺｎＯ基板
２ ｎ型バッファ層
３ ｎ型層
４ 活性層
５ ｐ型層
６ ｐ型コンタクト層
７ 発光層形成部
８ 半導体積層部
９ ｎ電極
１０ ｐ電極

Claims (3)

  1. 主面がＣ面を有するＭｇｘＺｎ１−ｘＯ（０≦ｘ＜１）基板において、前記主面のｃ軸を主面の法線方向に一致させた場合のｃ軸ｍ軸平面に、前記主面のｃ軸を投影した投影軸が、ｍ軸方向にΦｍ度傾斜し、前記Φｍは
    ０＜Φｍ≦３の条件を満たすものであって、前記主面にＺｎＯ系半導体層を形成したことを特徴とするＺｎＯ系半導体素子。
  2. 前記Ｃ面は＋Ｃ面で構成されていることを特徴とする請求項１記載のＺｎＯ系半導体素子。
  3. 前記主面のｃ軸を主面の法線方向に一致させた場合のｃ軸ａ軸平面に、前記主面のｃ軸を投影した投影軸が、ａ軸方向にΦａ度傾斜し、前記Φａは
    ７０≦｛９０−（１８０／π）ａｒｃｔａｎ（ｔａｎ（πΦ ａ ／１８０）／ｔａｎ（πΦ ｍ ／１８０））｝≦１１０
    の条件を満たしていることを特徴とする請求項１又は請求項２のいずれか１項に記載のＺｎＯ系半導体素子。
JP2006160273A 2006-06-08 2006-06-08 ＺｎＯ系半導体素子 Expired - Fee Related JP4939844B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006160273A JP4939844B2 (ja) 2006-06-08 2006-06-08 ＺｎＯ系半導体素子
KR1020097000196A KR20090023672A (ko) 2006-06-08 2007-06-08 ＺｎＯ계 반도체 소자
TW096120834A TW200810155A (en) 2006-06-08 2007-06-08 ZnO-based semiconductor element
CN2007800211852A CN101473454B (zh) 2006-06-08 2007-06-08 ZnO系半导体元件
US12/308,064 US7741637B2 (en) 2006-06-08 2007-06-08 ZnO-based semiconductor device
PCT/JP2007/061662 WO2008004405A1 (fr) 2006-06-08 2007-06-08 ÉLÉMENT SEMI-CONDUCTEUR À BASE DE ZnO
EP07828138A EP2037508A1 (en) 2006-06-08 2007-06-08 ZnO-BASED SEMICONDUCTOR ELEMENT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006160273A JP4939844B2 (ja) 2006-06-08 2006-06-08 ＺｎＯ系半導体素子

Publications (2)

Publication Number Publication Date
JP2007329353A JP2007329353A (ja) 2007-12-20
JP4939844B2 true JP4939844B2 (ja) 2012-05-30

Family

ID=38894377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006160273A Expired - Fee Related JP4939844B2 (ja) 2006-06-08 2006-06-08 ＺｎＯ系半導体素子

Country Status (7)

Country Link
US (1) US7741637B2 (ja)
EP (1) EP2037508A1 (ja)
JP (1) JP4939844B2 (ja)
KR (1) KR20090023672A (ja)
CN (1) CN101473454B (ja)
TW (1) TW200810155A (ja)
WO (1) WO2008004405A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065050A (ja) * 2007-09-07 2009-03-26 Rohm Co Ltd ＺｎＯ系半導体素子
JP5392885B2 (ja) * 2007-11-22 2014-01-22 ローム株式会社 ＺｎＯ系半導体素子
JP2009179534A (ja) * 2008-01-31 2009-08-13 Rohm Co Ltd ＺｎＯ系基板及びＺｎＯ系基板の処理方法
JP5019326B2 (ja) * 2008-02-23 2012-09-05 シチズンホールディングス株式会社 ＭｇａＺｎ１−ａＯ単結晶薄膜の作製方法
JP2010050432A (ja) * 2008-07-24 2010-03-04 Rohm Co Ltd 紫外検出装置
US8642369B2 (en) * 2009-03-03 2014-02-04 Zn Technology, Inc. Vertically structured LED by integrating nitride semiconductors with Zn(Mg,Cd,Be)O(S,Se) and method for making same
JP2011049448A (ja) * 2009-08-28 2011-03-10 Mitsubishi Chemicals Corp 酸化亜鉛系基板及び酸化亜鉛系基板の製造方法
JP5716737B2 (ja) * 2010-03-01 2015-05-13 富士通株式会社 化合物半導体装置及びその製造方法
US9171912B2 (en) 2010-11-11 2015-10-27 Zn Technology, Inc. Group IV element doped P-type Zn(Mg,Cd,Be)O(S,Se) semiconductor
US8883556B2 (en) * 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5800291B2 (ja) * 2011-04-13 2015-10-28 ローム株式会社 ＺｎＯ系半導体素子およびその製造方法
CN103972310B (zh) * 2014-04-30 2016-04-27 中国科学院长春光学精密机械与物理研究所 一种氧化锌基p型材料的制备方法
US10741724B2 (en) * 2015-10-02 2020-08-11 Seoul Viosys Co., Ltd. Light emitting diode devices with zinc oxide layer
TWI716986B (zh) * 2018-09-03 2021-01-21 國立大學法人大阪大學 氮化物半導體裝置與其基板及添加稀土類元素之氮化物層的形成方法，以及紅色發光裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1912298A1 (en) * 1999-07-26 2008-04-16 National Institute of Advanced Industrial Science and Technology ZnO based compound semiconductor light emitting device and method for manufacturing the same
JP4278996B2 (ja) * 2003-01-29 2009-06-17 並木精密宝石株式会社 ステップバンチ単結晶サファイヤ傾斜基板及びその製造方法
JP2004304166A (ja) * 2003-03-14 2004-10-28 Rohm Co Ltd ＺｎＯ系半導体素子
US7002179B2 (en) 2003-03-14 2006-02-21 Rohm Co., Ltd. ZnO system semiconductor device
JP3888374B2 (ja) * 2004-03-17 2007-02-28 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
JP2005340765A (ja) 2004-04-30 2005-12-08 Sumitomo Electric Ind Ltd 半導体発光素子

Also Published As

Publication number Publication date
US7741637B2 (en) 2010-06-22
KR20090023672A (ko) 2009-03-05
WO2008004405A1 (fr) 2008-01-10
US20090200545A1 (en) 2009-08-13
CN101473454B (zh) 2011-09-07
EP2037508A1 (en) 2009-03-18
TW200810155A (en) 2008-02-16
CN101473454A (zh) 2009-07-01
JP2007329353A (ja) 2007-12-20

Similar Documents

Publication Publication Date Title
JP4939844B2 (ja) ＺｎＯ系半導体素子
JP4988179B2 (ja) 酸化亜鉛系化合物半導体素子
JP3436128B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP3669848B2 (ja) 窒化物半導体レーザ素子
US20110220867A1 (en) Superlattice free ultraviolet emitter
JP2008117922A (ja) 半導体発光素子及びその製造方法
JP2008288397A (ja) 半導体発光装置
JPH11274560A (ja) 半導体素子およびその製造方法
JP5392885B2 (ja) ＺｎＯ系半導体素子
JP4337132B2 (ja) 窒化物半導体基板及びそれを用いた窒化物半導体素子
JP2010040692A (ja) 窒化物系半導体素子及びその製造方法
WO2011007776A1 (ja) Iii族窒化物半導体素子、エピタキシャル基板、及びiii族窒化物半導体素子を作製する方法
JP4895466B2 (ja) 窒化物半導体素子およびその製造方法
JP2003124576A (ja) 窒化物半導体基板及びその成長方法
JP5557180B2 (ja) 半導体発光素子の製造方法
JP2001196702A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP2008034862A (ja) 窒化物半導体の成長方法
JP2008198743A (ja) 半導体レーザダイオード
JP2008118048A (ja) ＧａＮ系半導体発光素子
JP4045785B2 (ja) 窒化物半導体レーザダイオードとその製造方法
JP2006135268A (ja) 半導体装置およびその製造方法
JP4869179B2 (ja) 半導体基板およびその製造方法
JP5355855B2 (ja) 半導体発光素子及びその製造方法
JP2009032985A (ja) 半導体発光素子及びその製造方法
JP3867625B2 (ja) 窒化物半導体発光素子

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees