KR101861709B1 - 플라즈마 식각 방법 - Google Patents

플라즈마 식각 방법 Download PDF

Info

Publication number
KR101861709B1
KR101861709B1 KR1020117023438A KR20117023438A KR101861709B1 KR 101861709 B1 KR101861709 B1 KR 101861709B1 KR 1020117023438 A KR1020117023438 A KR 1020117023438A KR 20117023438 A KR20117023438 A KR 20117023438A KR 101861709 B1 KR101861709 B1 KR 101861709B1
Authority
KR
South Korea
Prior art keywords
silicon carbide
carbide substrate
substrate
etching
gas
Prior art date
Application number
KR1020117023438A
Other languages
English (en)
Other versions
KR20120073160A (ko
Inventor
아키미츠 오이시
쇼이치 무라카미
마사야스 하타시타
Original Assignee
에스피피 테크놀로지스 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스피피 테크놀로지스 컴퍼니 리미티드 filed Critical 에스피피 테크놀로지스 컴퍼니 리미티드
Publication of KR20120073160A publication Critical patent/KR20120073160A/ko
Application granted granted Critical
Publication of KR101861709B1 publication Critical patent/KR101861709B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

본 발명은 와이드 갭 반도체 기판을 정밀하게 식각할 수 있는 플라즈마 식각 방법에 관한 것이다. 불활성 가스를 처리 챔버 내로 공급하여 플라즈마화함과 함께, 와이드 갭 반도체 기판이 탑재된 기판대에 바이어스 전위를 부여하여, 불활성 가스의 플라즈마화에 의해 생성된 이온을 기판대 상의 반도체 기판에 입사시켜서 반도체 기판을 가열하고, 반도체 기판의 온도가 200℃ 내지 400℃의 온도에서 식각시의 온도로 된 후, 식각 가스를 처리 챔버 내로 공급하여 플라즈마화함과 함께, 기판대에 바이어스 전위를 부여하고, 반도체 기판의 온도를 상기 식각 시의 온도로 유지하면서 반도체 기판을 식각한다.

Description

플라즈마 식각 방법{PLASMA ETCHING METHOD}
본 발명은 와이드 갭 반도체 기판을 플라즈마 식각하는 플라즈마 식각 방법에 관한 것이다.
반도체 분야에서는, 종래부터 실리콘 기판(Si 기판)이 기판 재료로서 널리 사용되고 있지만, 최근에는 상기 실리콘 기판보다도 물성이 우수한 와이드 갭 반도체 기판이 주목되고 있다. 이와 같은 와이드 갭 반도체 기판은, 일반적으로 실리콘이나 갈륨비소(GaAs)에 비해 결정의 격자 상수가 작고 밴드 갭이 크다고 하는 특징을 가지고 있으며, 예를 들면, 탄화규소(SiC), 질화갈륨(GaN), 질화알루미늄(AlN), 산화아연(ZnO), 질화붕소(BN) 및 인화붕소(BP) 등과 같이 붕소(B), 탄소(C), 질소(N) 및 산소(O) 중에서 적어도 하나를 포함하여 구성되는 것이다.
따라서 상기 와이드 갭 반도체 기판은, 결정의 격자 상수가 작고, 결국 원자 간의 결합이 강하고 우수한 물성을 갖는 반면, 원자 간의 결합이 강하기 때문에 식각 가공을 수행하기 어렵다고 하는 단점을 갖고 있다. 이에 따라 종래에는, 이러한 반도체 기판을 플라즈마 식각하는 방법으로서, 예를 들면, 일본 공개 특허 제2008-294210호 공보에 개시된 탄화규소 기판에 관한 플라즈마 식각 방법이 제안되어 있다.
상기 플라즈마 식각 방법은, 소정 형상의 마스크 패턴을 구비한 이산화규소막(SiO2막)을 탄화규소 기판의 표면에 형성하는 마스크 형성 공정과, SF6 가스, O2 가스 및 Ar 가스의 혼합 가스를 식각 가스로서 사용하고 상기 이산화규소막을 마스크로 하여, 상기 탄화규소 기판을 플라즈마 식각하는 제1 식각 공정과, Ar 가스 및 O2 가스의 혼합 가스를 식각 가스로서 사용하고 상기 이산화규소막을 마스크로 하여, 상기 탄화규소 기판을 플라즈마 식각하는 제2 식각 공정을 순차적으로 실시하는 것이며, 상기 제1 식각 공정에서는, SF6 가스, O2 가스 및 Ar 가스의 비율을 소정의 비율로 하고, 분위기 압력을 0.5Pa이하로 하여 상기 탄화규소 기판을 70℃ 내지 100℃의 온도로 가열하고, 상기 제2 식각 공정에서는, Ar 가스 및 O2 가스의 비율을 소정의 비율로 하고, 분위기 압력을 0.5Pa이하로 하여 상기 탄화규소 기판을 70℃ 내지 100℃의 온도로 가열하도록 되어 있다.
[특허문헌1] 일본국 특허 공개 제2008-294210호 공보
그러나, 예를 들면, 실리콘(Si)을 플라즈마 식각하는 경우, 기판의 온도는 통상적으로, 100℃까지의 온도로 제한된다. 이는 기판의 온도가 100℃를 넘으면, 식각이 등방적으로 진행하기 쉽게 되거나 또는 보호막이 형성되기 어렵게 됨으로써 식각 형상이 악화되거나(이방성 식각을 수행하기 어렵게 되거나), 마스크가 되는 레지스트막의 내열성이 낮기 때문에 레지스트막의 연화(軟化)에 의해 마스크 패턴의 형상 정밀도가 저하되는 등의 문제를 일으키기 때문이다. 또한, 이산화규소(SiO2)를 플라즈마 식각하는 경우에 있어서도, 마스크가 되는 레지스트막의 내열성이 낮다고 하는 문제에 있어서, 상술한 바와 마찬가지로 당해 기판의 가열 온도는 100℃까지의 온도로 제한되는 것이 일반적이다.
따라서 상기 종래의 플라즈마 식각 방법에 있어서도, 탄화규소 기판은 70℃ 내지 100℃의 온도로 가열되어 식각되고, 전술한 실리콘이나 이산화규소와 마찬가지로 100℃까지의 온도로 제한되고 있다.
그러나, 본 발명자들은, 연구를 거듭한 결과, 플라즈마 식각의 대상이 되는 기판이 원자 간의 결합이 강한 와이드 갭 반도체 기판일 때에는 당해 반도체 기판을 100℃보다도 더 높은 온도로 가열하여 식각하면, 식각 가공 정밀도가 향상되는 점을 발견하게 되었다.
본 발명은, 본 발명자들이 정밀한 플라즈마 식각을 실시할 수 있는 와이드 갭 반도체 기판의 가열 온도에 대하여 실험을 거듭한 결과로 수득된 것이고, 와이드 갭 반도체 기판을 정밀하게 식각할 수 있는 플라즈마 식각 방법의 제공을 그 목적으로 한다.
상술한 목적을 달성하기 위하여, 본 발명은,
폐쇄 공간을 갖는 처리 챔버와, 와이드 갭 반도체 기판이 탑재된 기판대와, 상기 처리 챔버 내를 감압하는 배기 장치와, 상기 처리 챔버 내로 가스를 공급하는 가스 공급 장치와, 환형 형상의 코일을 갖고, 상기 코일에 고주파 전력을 공급하여, 상기 처리 챔버 내로 공급된 가스를 플라즈마화하는 플라즈마 생성 장치와, 상기 기판대에 고주파 전력을 공급하는 고주파 전원을 구비한 식각 장치를 사용하여, 상기 기판대 상의 상기 와이드 갭 반도체 기판을 플라즈마 식각하는 방법으로서,
상기 기판대 상에 상기 와이드 갭 반도체 기판을 탑재한 후, 상기 배기 장치에 의해 감압된 상기 처리 챔버 내로, 상기 가스 공급 장치로 식각 가스를 공급하고, 공급한 식각 가스를 상기 플라즈마 생성 장치에 의해 플라즈마화하고, 또한, 상기 고주파 전원에 의해 상기 기판대에 바이어스 전위를 부여하여 상기 와이드 갭 반도체 기판을 식각함과 함께, 상기 와이드 갭 반도체 기판을 200℃ 내지 400℃로 가열한 상태에서 식각하도록 한 것을 특징으로 하는 플라즈마 식각 방법에 관한 것이다.
본 발명에 의하면, 와이드 갭 반도체 기판(이하, 간단히 "반도체 기판"이라고 한다)을 플라즈마 식각하는 데 있어서, 당해 반도체 기판을 200℃ 내지 400℃로 가열하고 있다. 이와 같이 하는 것은, 본 발명자들의 연구 결과, 원자 간의 결합이 강한 반도체 기판을 식각할 때에는, 당해 반도체 기판의 가열 온도는 200℃ 내지 400℃인 것이 바람직하다고 판명되었기 때문이다.
즉, 본 발명자들의 연구에 의하면, 반도체 기판(K)의 가열 온도가 낮을 때에는, 도 2a에 나타낸 바와 같이, 식각에 의해 형성된 구멍(H)이나 홈(H)의 저면의 측벽측에 홈(H')이 더 형성되어, 정밀한 식각 형상을 얻을 수 없다. 그러나, 반도체 기판(K)의 가열 온도를 서서히 올리면, 도 2b에 나타낸 바와 같이, 형성된 홈(H')의 크기가 서서히 작아지고, 최종적으로는 도 2c에 나타낸 바와 같이, 홈(H')이 형성되지 않게 된다.
또한, 홈(H')이 형성되지 않게 된 가열 온도에서 반도체 기판(K)의 가열 온도를 서서히 올리면, 식각이 등방적으로 진행하기 쉬워지고, 도 2d 및 도 2e에 나타낸 바와 같이, 구멍(H)이나 홈(H)의 측벽까지 식각되어 버린다. 반도체 기판(K)을 구성하는 원자는, 그 결합이 끊어지고 나서가 아니면, 식각 가스의 플라즈마화에 의해 생성된 라디칼이나 이온과 반응하지 않지만, 당해 반도체 기판(K)의 온도가 높을수록 원자 간의 결합이 끊어지기 쉽고, 식각 가스의 플라즈마화에 의해 생성된 라디칼이나 이온과 반도체 기판(K)을 구성하는 원자가 반응하기 쉬워지므로, 이러한 반응에 의한 식각이 효율적으로 진행한다. 또한, 반도체 기판(K)을 구성할 수 있는 상술한 재료 중, 특히 탄화규소에 대하여는, 실리콘(Si)과 탄소(C)의 결합이 강한 한편, 그 온도가 높아짐으로써 양자의 결합이 끊어지기 쉽고, 식각되기 쉽다. 따라서 반도체 기판(K)의 가열 온도가 높을수록, 와이드 갭 반도체 기판(K)의 식각이 등방적으로 진행되고, 구멍(H)나 홈(H)의 측벽이 식각되기 쉬워진다. 또한, 도 2d와 도 2e에서는, 도 2e쪽이 반도체 기판(K)의 가열 온도가 높은 때의 식각 형상을 도시하고 있다. 또한, 도 2a 내지 도 2e에 있어서, 부호 M은 마스크를 나타낸다.
따라서 전술한 점을 감안하여, 반도체 기판의 가열 온도와 식각 형상과의 관계에 대하여 조사한 바, 반도체 기판의 가열 온도가 200℃ 내지 400℃이면, 플라즈마 식각을 수행할 때에, 구멍(H)나 홈(H)의 저면에 홈(H')이 전혀 형성되지 않든가 형성되었다고 해도 매우 작은 것이며, 또한, 구멍(H)나 홈(H)의 측벽에 대하여도 전혀 식각되지 않지만, 식각되었다고 해도 매우 근소한 것을 확인하였다. 따라서 반도체 기판을 200℃ 내지 400℃로 가열하면, 반도체 기판을 정밀하게 식각할 수 있다. 또한, 반도체 기판의 가열 온도는 300℃ 내지 400℃의 범위이면, 더욱 바람직하다.
이에 따라, 본 발명에 따른 플라즈마 식각 방법에 의하면, 반도체 기판을 플라즈마 식각할 때에 상기 반도체 기판을 200℃ 내지 400℃로 가열하고 있는 점에 의해 정밀하게 반도체 기판을 식각할 수 있다.
그런데, 반도체 기판의 온도를 가열전의 온도(T0)에서 식각 처리시의 온도T1(200℃≤T1≤400℃)까지 온도를 상승시키는 데는, 도 3에 나타낸 바와 같이, 일정 시간이 걸린다. 그리고 반도체 기판의 온도가 식각 처리 온도(T1)에 도달하기 전부터 식각 가스를 처리 챔버 내로 공급하여 반도체 기판의 식각을 개시하면, 식각 개시부터 반도체 기판의 온도가 식각 처리 온도(T1)에 도달하는 동안, 당해 반도체 기판의 온도 변화에 의해 식각 처리 조건이 변동하기 때문에, 반도체 기판을 정밀하게 식각할 수 없다(예를 들면, 반도체 기판의 온도가 낮은 시간대에서의 식각에 의해 형성된, 도 2a나 도 2b에 나타낸 바와 같은 홈(H')이 반도체 기판의 온도가 식각 처리 온도(T1)가 되고나서의 식각에 의해서도 완전하게는 없어지지 않는다)고 하는 문제나 식각 속도가 불균일해진다는 문제가 발생한다.
따라서 상기 반도체 기판을 그 온도가 식각시의 온도에 도달할 때까지 미리 가열한 후, 상기 반도체 기판의 온도를 상기 식각시의 온도로 유지하면서, 플라즈마화한 식각 가스에 의해 상기 반도체 기판을 식각하도록 하면, 식각 처리 개시 후에 있어서의 반도체 기판의 온도 변화를 방지하여 식각 처리를 안정시킬 수 있는 점으로서 반도체 기판을 정밀하게 식각하거나, 식각 속도가 불균일하게 되는 것을 방지할 수 있다.
또한, 상기 반도체 기판의 온도를 식각 시의 온도가 되도록 가열할 때에는, 불활성 가스를 상기 처리 챔버 내로 공급하여 플라즈마화함과 함께 상기 기판대에 바이어스 전위를 부여하고, 상기 불활성 가스의 플라즈마화에 의해 생성된 이온을 상기 반도체 기판에 입사시켜서 당해 반도체 기판을 가열하도록 할 수도 있다. 이와 같이 하면, 이온 입사에 의한 식각을 방지하면서 반도체 기판을 소정 온도까지 상승시킬 수 있다. 또한, 반도체 기판을 가열하는 가열 수단을 새로이 설치하는 일없이, 불활성 가스 플라즈마를 생성하는 것만으로 반도체 기판을 가열할 수 있다.
또한, 반도체 기판의 온도를 일정 온도로 유지하는 데는, 식각 가스의 플라즈마화에 의해 생성된 이온의 입사에 의해 반도체 기판을 가열하면 좋다.
이외에도, 반도체 기판의 가열에 이르러서는, 히터로 가열하도록 할 수도 있고, 이온 입사와 히터 양쪽으로 가열하도록 할 수도 있다. 또한, 반도체 기판의 온도가 지나치게 상승하는 경우에는 반도체 기판의 냉각을 조합할 수도 있다.
또한, 상기 반도체 기판으로서는, 상술한 바와 같이, 예를 들면, 탄화규소, 질화갈륨, 질화알루미늄, 산화아연, 질화붕소 및 인화 붕소 등과 같이, 붕소, 탄소, 질소 및 산소 중에서 적어도 1종을 포함하여 구성된 것을 들 수 있지만, 이들에 한정되는 것은 아니다.
상술한 바와 같이, 본 발명에 따른 플라즈마 식각 방법에 의하면, 반도체 기판의 가열 온도를 200℃ 내지 400℃로 함으로써, 정밀한 플라즈마 식각을 실시할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 플라즈마 식각 방법을 실시하기 위한 식각 장치의 개략 구성을 나타낸 단면도이다.
도 2는 기판의 식각 형상과 가열 온도와의 관계를 설명하기 위한 단면도이다.
도 3은 기판의 온도와 가열 시간과의 관계를 나타낸 그래프이다.
이하, 본 발명의 구체적인 실시 형태에 대하여, 첨부 도면에 근거하여 설명하고자 한다. 또한, 본 발명의 실시 형태에서는, 와이드 갭 반도체 기판의 하나인 탄화규소 기판(K)의 플라즈마 식각을, 도 1에 나타낸 바와 같은 식각 장치(1)에 의해 실시되는 경우를 일예로 들어 설명한다. 또한, 상기 탄화규소 기판(K)은, 예를 들면, 4H-SiC의 결정 구조를 갖는 것이고, 그 표면에는 식각 마스크로서, 예를 들면, 이산화규소막이 형성되어 있는 것으로 하고, 상기 이산화규소막에는 소정 형상을 한 마스크 패턴이 형성되어 있다.
우선, 상기 식각 장치(1)에 대하여 설명한다. 이러한 식각 장치(1)는, 도 1에 나타낸 바와 같이, 폐쇄 공간을 갖는 처리 챔버(11)와, 처리 챔버(11) 내에 승강이 가능하도록 배치되며, 상기 탄화규소 기판(K)이 탑재되는 기판대(15)와, 기판대(15)를 승강시키는 승강 실린더(18)와, 처리 챔버(11) 내의 압력을 감압하는 배기 장치(20)와, 처리 챔버(11) 내에 식각 가스 및 불활성 가스를 공급하는 가스 공급 장치(25)와, 처리 챔버(11) 내에 공급된 식각 가스 및 불활성 가스를 플라즈마화하는 플라즈마 생성 장치(30)와, 기판대(15)에 고주파전력을 공급하는 고주파 전원(35)을 구비한다.
상기 처리 챔버(11)는, 상호 연통된 내부 공간을 갖는 하부 챔버(12) 및 상부 챔버(13)로 구성되고, 상부 챔버(13)는 하부 챔버(12)보다도 작게 형성된다. 상기 기판대(15)는, 상기 탄화규소 기판(K)이 탑재된 상부재(16)와, 승강 실린더(18)가 접속되는 하부재(17)로 구성되고, 하부 챔버(12) 내에 배치되어 있다.
상기 배기 장치(20)는, 하부 챔버(12)의 측면에 접속된 배기관(21)을 구비하며, 배기관(21)을 통하여 처리 챔버(11) 내의 기체를 배기하고, 처리 챔버(11)의 내부를 소정 압력으로 한다.
상기 가스 공급 장치(25)는, 식각 가스로서, 예를 들면, SF6 가스, 또는 SF6 가스와 O2 가스와의 혼합 가스를 공급하는 식각 가스 공급부(26)와, 예를 들면, He 가스 등의 불활성 가스를 공급하는 불활성 가스 공급부(27)와, 일단이 상부 챔버(13)의 상부면에 접속되고, 타단이 분지하여 식각 가스 공급부(26) 및 불활성 가스 공급부(27)에 각각 접속된 공급관(28)을 구비하고, 식각 가스 공급부(26)에서 공급관(28)을 통하여 처리 챔버(11) 내로 식각 가스를 공급하고, 불활성 가스 공급부(27)에서 공급관(28)을 통하여 처리 챔버(11) 내로 불활성 가스를 공급한다.
상기 플라즈마 생성 장치(30)는, 상부 챔버(13)의 외주부에 상하로 병설되는 복수의 환형 형상을 한 코일(31)과, 각 코일(31)에 고주파 전력을 공급하는 고주파 전원(32)으로 구성되고, 고주파 전원(32)에 의해 코일(31)로 고주파 전력을 공급함으로써, 상부 챔버(13) 내로 공급된 식각 가스 및 불활성 가스를 플라즈마화한다. 상기 고주파 전원(35)은, 기판대(15)에 고주파 전력을 공급하는 것으로써, 기판대(15)와 플라즈마 사이에 전위차(바이어스 전위)를 일으켜서, 식각 가스 및 불활성 가스의 플라즈마화에 의해 생성된 이온을 탄화규소 기판(K)에 입사시킨다.
다음으로, 상술한 바와 같이 구성된 식각 장치(1)를 사용하여 탄화규소 기판(K)를 플라즈마 식각하는 방법에 대하여 설명한다.
우선, 상기 탄화규소 기판(K)을 식각 장치(1) 내로 반입하여 기판대(15) 상에 탑재하고, 상기 탄화규소 기판(K)의 온도가 약 200℃ 내지 400℃의 온도에서 식각시의 온도(식각 처리 온도)에 도달할 때까지 탄화규소 기판(K)을 가열한다. 이 때, 식각 장치(1)에서는, 불활성 가스 공급부(27)에서 처리 챔버(11) 내로 불활성 가스가 공급되고, 배기 장치(20)에 의해 처리 챔버(11) 내가 소정 압력으로 되고, 고주파 전원(32, 35)에 의해 코일(31) 및 기판대(15)로 고주파 전력이 각각 공급된다. 처리 챔버(11) 내로 공급되는 불활성 가스는 플라즈마화되고, 이러한 플라즈마화에 의해 생성된 이온은 바이어스 전위에 의해 탄화규소 기판(K)으로 입사, 충돌한다. 이에 의해, 탄화규소 기판(K)은 가열되어 온도가 상승하고, 결국에는 식각 처리 온도에서 평행으로 된다.
또한, 탄화규소 기판(K)의 온도가 식각 처리 온도에 도달했는가 여부는, 예를 들면, 탄화규소 기판(K)의 가열 시간이나 온도 측정에 의해 판단할 수 있다. 또한, 식각 마스크인 이산화규소막은, 레지스트에 비해 내열성이 높기 때문에 탄화규소 기판(K)을 약 200℃ 내지 400℃로 가열하여도, 연화하여 마스크 패턴의 형상 정밀도가 저하되는 일은 없다.
그리고 탄화규소 기판(K)의 온도가 식각 처리 온도에서 평행으로 되면, 상기 이산화규소막을 마스크로 하여 탄화규소 기판(K)을 식각한다. 이 때, 식각 장치(1)에서는, 식각 가스 공급부(26)에서 처리 챔버(11) 내로 식각 가스가 공급되고, 배기 장치(20)에 의해 처리 챔버(11) 내가 소정 압력으로 되고, 고주파 전원(32, 35)에 의해 코일(31) 및 기판대(15)에 고주파 전력이 각각 공급된다. 처리 챔버(11) 내로 공급된 식각 가스는 플라즈마화되고, 이와 같은 플라즈마화에 의해 생성된 라디칼이나 이온에 의해 탄화규소 기판(K)이 식각된다. 따라서 상기 탄화규소 기판(K)에는 상기 이산화규소막의 마스크 패턴에 상응하는 구멍이나 홈이 형성된다.
또한, 탄화규소 기판(K)을 식각할 때에도, 탄화규소 기판(K)이 바이어스 전위에 의해 입사, 충돌하는 이온에 의해 가열되므로, 상기 탄화규소 기판(K)의 온도는 일정(상기 식각 처리 온도)하게 유지된다.
그런데, 상술한 바와 같이, 본 실시예에서는, 탄화규소 기판(K)을 약 200℃ 내지 400℃로 가열하여 식각하고 있다. 이와 같이 하고 있는 것은, 본 발명자들의 연구 결과, 원자 간의 결합이 강한 탄화규소 기판(K)을 식각할 때에는, 당해 탄화규소 기판(K)을 200℃ 내지 400℃의 온도로 가열하는 것이 바람직하다고 판단했기 때문이다.
즉, 본 발명자들의 연구에 의하면, 탄화규소 기판(K)의 가열 온도가 낮은 때에는, 도 2a에 나타낸 바와 같이, 식각에 의해 형성된 구멍(H)이나 홈(H)의 저면의 측벽측에 홈(H')이 더 형성되어, 아주 정밀한 식각 형상을 얻을 수 없다. 그렇지만, 탄화규소 기판(K)의 가열 온도를 서서히 올리면, 도 2b에 나타낸 바와 같이, 형성된 홈(H')의 크기가 서서히 작아지고, 최종적으로는, 도 2c에 나타낸 바와 같이 홈(H')이 형성되지 않게 된다.
또한, 홈(H')이 형성되지 않게 된 가열 온도에서 탄화규소 기판(K)의 가열 온도를 서서히 올리면 식각이 등방적으로 진행되기 쉬워져서, 도 2d 및 도 2e에 나타낸 바와 같이, 구멍(H)나 홈(H)의 측벽까지 식각되어 버린다. 탄화규소 기판(K)을 구성하는 실리콘(Si) 및 탄소(C)는 양자의 결합이 끊어지고 나서가 아니면, 식각 가스의 플라즈마화에 의해 생성된 라디칼이나 이온과 반응하지 않지만, 당해 탄화규소 기판(K)의 온도가 높을수록, 실리콘과 탄소와의 결합이 끊어지기 쉽고, 식각 가스의 플라즈마화에 의해 생성된 라디칼이나 이온과 실리콘이나 탄소가 반응하기 쉽기 때문에 이와 같은 반응에 의해 식각이 효율적으로 진행한다. 따라서 탄화규소 기판(K)의 가열 온도가 높을수록, 탄화규소 기판(K)의 식각이 등방적으로 진행되고, 구멍(H)나 홈(H)의 측벽이 식각되기 쉬워진다.
그리고 이러한 점을 감안하여, 탄화규소 기판(K)의 가열 온도와 식각 형상과의 관계에 대하여 살펴본 바, 탄화규소 기판(K)의 가열 온도가 약 200℃ 내지 400℃(보다 바람직하게는, 약 300℃ 내지 400℃) 정도이면, 식각을 수행할 때에, 구멍(H)이나 홈(H)의 저면에 홈(H')이 전혀 형성되지 않거나, 형성되었다 하여도 매우 작은 것이고, 또한, 구멍(H)이나 홈(H)의 측벽에 대하여도, 전혀 식각되지 않거나, 식각되었다 해도 극히 조금이었다는 것이 확인되었다. 따라서 탄화규소 기판(K)을 200℃ 내지 400℃(보다 바람직하게는, 300℃ 내지 400℃) 정도로 가열하면, 탄화규소 기판(K)을 정밀하게 식각할 수 있다.
전술한 바와 같은, 본 실시예의 플라즈마 식각 방법에 의하면, 탄화규소 기판(K)을 플라즈마 식각할 때에, 상기 탄화규소 기판(K)을 200℃ 내지 400℃로 가열하고 있는 것으로써, 정밀하게 탄화규소 기판(K)을 식각할 수 있다.
또한, 본 실시예에서는, 탄화규소 기판(K)의 온도가 식각 처리 온도에 도달한 후에, 식각 처리를 개시하도록 하고 있지만, 이는 도 3에 나타낸 바와 같이, 탄화규소 기판(K)의 온도를 가열 전의 온도(T0)에서 식각 처리 온도(T1)(200℃≤T1≤400℃)까지 온도 상승시키는 데는 일정한 시간이 걸리기 때문에, 탄화규소 기판(K)의 온도가 식각 처리 온도(T1)에 도달하기 전부터 탄화규소 기판(K)의 식각을 개시하면, 식각 개시부터 탄화규소 기판(K)의 온도가 식각 처리 온도(T1)에 도달하는 동안, 당해 탄화규소 기판(K)의 온도 변화에 의해 식각 처리 조건이 변동하기 때문에, 탄화규소 기판(K)을 정밀하게 식각할 수 없다(예를 들면, 탄화규소 기판(K)의 온도가 낮은 시간대에서의 식각에 의해 형성된 도 2a나 도 2b에 나타낸 바와 같은 홈(H')이, 탄화규소 기판(K)의 온도가 식각 처리 온도(T1)가 되고나서의 식각에 의해서도 완전하게 없어지지 않는다)고 하는 문제나, 식각 속도가 불균일해진다는 문제가 발행한다.
따라서 본 실시예와 같이, 탄화규소 기판(K)의 온도가 식각 처리 온도(T1)로 된 후, 식각 처리를 개시하도록 하면, 식각 처리 개시 후에 있어서 탄화규소 기판(K)의 온도 변화를 방지하여 식각 처리를 안정시킬 수 있고, 탄화규소 기판(K)을 정밀하게 식각할 수 있으며, 식각 속도가 불균일하게 되는 것을 방지할 수 있다.
또한, 불활성 가스의 플라즈마화에 의해 생성된 이온을 탄화규소 기판(K)에 입사, 충돌시켜서 탄화규소 기판(K)을 가열하고 있으므로, 이온 입사에 의한 식각을 방지하면서 탄화규소 기판(K)을 온도 상승시킬 수 있다. 또한, 탄화규소 기판(K)을 가열하기 위한 가열 기구를 처리 챔버(11)에 설치하는 일 없이, 단순히 불활성 가스의 플라즈마를 생성하는 것만으로 탄화규소 기판(K)을 가열할 수 있다.
추가적으로 설명하면, 본 실시예의 플라즈마 식각 방법을 적용하여, 마스크인 이산화규소막이 표면에 형성된 탄화규소 기판(K)을 식각한 바, 도 2a나 도 2b와 같이, 홈(H')이 형성되지 않고, 또한, 도 2d나 도 2e에 나타낸 바와 같이, 측벽이 식각되는 일없이, 도 2c에 나타낸 바와 같이, 정밀한 식각 형상이 얻어졌다. 또한, 불활성 가스를 플라즈마화하는 것에 의해 탄화규소 기판(K)을 가열하고, 상기 탄화규소 기판(K)의 온도를 약 200℃ 내지 400℃의 식각 처리 온도로 할 때의 처리 조건은, 불활성 가스인 He 가스의 공급 유량을 50sccｍ로 하고, 처리 챔버(11) 내의 압력을 3Pa로 하며, 코일(31)로 공급하는 고주파 전력을 2.5KW로 하고, 기판대(15)로 공급하는 고주파 전력을 700W로 하며, 탄화규소 기판(K)의 온도가 식각 처리 온도에 도달한 후, 상기 탄화규소 기판(K)을 식각할 때의 처리 조건은, 식각 가스인 SF6 가스의 공급 유량을 50sccｍ로 하고, 처리 챔버(11) 내의 압력을 3Pa로 하며, 코일(31)로 공급하는 고주파 전력을 2.5KW로 하고, 기판대(15)로 공급하는 고주파전력을 700W로 하였다. 또한, 이 경우의 탄화규소 기판(K)의 식각 처리 온도는 약 400℃ 정도였다.
이상, 본 발명의 일 실시 형태에 대하여 설명하였지만, 본 발명이 채용할 수 있는 구체적인 형태는 전혀 이에 한정되는 것은 아니다.
상술한 예에서는, 불활성 가스의 플라즈마화에 의해 생성된 이온을 탄화규소 기판(K)에 입사, 충돌시키는 것으로, 탄화규소 기판(K)의 온도를 상승시키도록 하였지만, 어떠한 수법으로 탄화규소 기판(K)을 가열하여도 좋다. 예를 들면, 기판대(15)에 히터를 매립하여, 이러한 히터에 의해 탄화규소 기판(K)을 가열하도록 해도 좋고, 이온 입사와 히터 양쪽으로 탄화규소 기판(K)을 가열하도록 해도 좋다. 또한, 가열에 의해 탄화규소 기판(K)의 온도가 400℃을 넘는 온도까지 상승하도록 하는 경우에는, 탄화규소 기판(K)의 냉각을 조합시켜 탄화규소 기판(K)의 온도를 200℃ 내지 400℃의 범위로 제한하면 좋다.
또한, 식각 대상 기판(K)으로서, 4H-SiC의 결정 구조를 갖는 탄화규소 기판을 일예로 들었지만, 식각 대상 기판(K)은, 4H-SiC이외의 결정 구조를 갖는 탄화규소 기판이어도 좋고, 이 외에, 예를 들면, 질화갈륨, 질화알루미늄, 산화아연, 질화붕소 및 인화붕소 등의 화합물 반도체 기판이어도 좋다. 또한, 탄화규소 기판(K)의 식각 마스크로는 상술한 이산화규소막 이외에도, 예를 들면, 니켈막 등의 금속 마스크를 채용할 수 있다.
나아가, 상술한 예에서는 상기 식각 장치(1)를 사용하여 본 발명에 따른 플라즈마 식각 방법을 실시하였지만, 이러한 플라즈마 식각 방법의 실시예는 다른 구조를 구비한 식각 장치를 사용하여도 좋다.
1: 식각장치 11: 처리 챔버
15: 기판대 20: 배기장치
25: 가스 공급 장치 26: 식각 가스 공급부
27: 불활성 가스 공급부 30: 플라즈마 생성 장치
31: 코일 32: 고주파 전원
35: 고주파 전원
K: 탄화규소 기판(와이드 갭 반도체 기판)

Claims (9)

  1. 폐쇄 공간을 갖는 처리 챔버와,
    탄화규소 기판이 탑재된 기판대와,
    상기 처리 챔버 내를 감압하는 배기 장치와,
    상기 처리 챔버 내로 가스를 공급하는 가스 공급 장치와,
    코일을 갖고 상기 코일에 고주파 전력을 공급하여, 상기 처리 챔버 내로 공급된 가스를 플라즈마화하고, 유도 결합 플라즈마를 생성하는 플라즈마 생성 장치와,
    상기 기판대에 고주파 전력을 공급하는 고주파 전원을 구비하는 식각 장치를 사용하여,
    상기 기판대 상의 상기 탄화규소 기판을 상기 유도 결합 플라즈마에 의해 플라즈마 식각하는 방법으로서,
    상기 기판대 상에 식각 마스크로서 이산화규소막이 최표면에 형성된 상기 탄화규소 기판을 탑재한 후,
    상기 배기 장치에 의해 감압된 상기 처리 챔버 내로, 상기 가스 공급 장치로 SF6 가스를 공급하고, 공급한 SF6 가스를 상기 플라즈마 생성 장치에 의해 플라즈마화하고, 상기 고주파 전원에 의해 상기 기판대에 바이어스 전위를 부여하여 상기 탄화규소 기판을 식각함과 함께,
    상기 탄화규소 기판을 200℃ 내지 400℃의 식각 처리 온도로 가열한 상태에서 식각하고,
    상기 탄화규소 기판을 200℃ 내지 400℃의 식각 처리 온도로 미리 가열한 후, 상기 식각 처리 온도를 유지하면서 상기 탄화규소 기판을 식각하는 것을 특징으로 하는 플라즈마 식각 방법.
  2. 제 1 항에 있어서,
    상기 탄화규소 기판을 미리 가열할 때, 상기 가스 공급 장치에 의해 불활성 가스를 상기 처리 챔버 내로 공급하고, 공급한 불활성 가스를 상기 플라즈마 생성 장치로 플라즈마화하며, 상기 고주파 전원에 의해 상기 기판대에 바이어스 전위를 부여하고, 상기 불활성 가스의 플라즈마화에 의해 생성된 이온을 상기 탄화규소 기판에 입사시켜 상기 탄화규소 기판을 가열하는 것을 특징으로 하는 플라즈마 식각 방법.
  3. 제 1 항에 있어서,
    상기 탄화규소 기판의 도중까지 식각하는 것을 특징으로 하는 플라즈마 식각 방법.
  4. 제 1 항에 있어서,
    상기 탄화규소 기판을 식각하여, 상기 탄화규소 기판에 홈을 형성하는 것을 특징으로 하는 플라즈마 식각 방법.
  5. 제 1 항에 있어서,
    식각 형상의 바닥면의 측벽 측에 홈이 형성되지 않도록 상기 탄화규소 기판을 식각하는 것을 특징으로 하는 플라즈마 식각 방법.
  6. 제 3 항에 있어서,
    상기 처리 챔버 내에 상기 가스 공급 장치에 따라 SF6 가스와 O2 가스의 혼합 가스를 공급하는 것을 특징으로 하는 플라즈마 식각 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 탄화규소 기판의 가열 온도를 300℃ 내지 400℃의 범위 내로 설정하는 것을 특징으로 하는 플라즈마 식각 방법.
  8. 삭제
  9. 삭제
KR1020117023438A 2009-10-27 2010-09-06 플라즈마 식각 방법 KR101861709B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009246096A JP5179455B2 (ja) 2009-10-27 2009-10-27 プラズマエッチング方法
JPJP-P-2009-246096 2009-10-27
PCT/JP2010/065203 WO2011052296A1 (ja) 2009-10-27 2010-09-06 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
KR20120073160A KR20120073160A (ko) 2012-07-04
KR101861709B1 true KR101861709B1 (ko) 2018-05-28

Family

ID=43921726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117023438A KR101861709B1 (ko) 2009-10-27 2010-09-06 플라즈마 식각 방법

Country Status (6)

Country Link
US (1) US8673781B2 (ko)
EP (1) EP2495757B1 (ko)
JP (1) JP5179455B2 (ko)
KR (1) KR101861709B1 (ko)
CN (1) CN102473630A (ko)
WO (1) WO2011052296A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2934709B1 (fr) * 2008-08-01 2010-09-10 Commissariat Energie Atomique Structure d'echange thermique et dispositif de refroidissement comportant une telle structure.
WO2012008179A1 (ja) * 2010-07-12 2012-01-19 住友精密工業株式会社 エッチング方法
JP5658110B2 (ja) * 2011-08-29 2015-01-21 パナソニックＩｐマネジメント株式会社 ドライエッチング方法
KR101904126B1 (ko) 2011-09-05 2018-10-04 에스피피 테크놀로지스 컴퍼니 리미티드 플라즈마 식각 방법
JP5877982B2 (ja) * 2011-09-22 2016-03-08 Ｓｐｐテクノロジーズ株式会社 プラズマエッチング方法
JP5888027B2 (ja) * 2012-03-14 2016-03-16 富士通株式会社 半導体装置の製造方法
US20140342569A1 (en) * 2013-05-16 2014-11-20 Applied Materials, Inc. Near surface etch selectivity enhancement
JP5874687B2 (ja) * 2013-05-31 2016-03-02 豊田合成株式会社 半導体素装置の製造方法
JP2017005177A (ja) * 2015-06-12 2017-01-05 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010008798A1 (en) * 1997-09-16 2001-07-19 Yoko Naito Plasma treatment system and method
JP2007217733A (ja) * 2006-02-15 2007-08-30 Mitsubishi Heavy Ind Ltd プラズマ処理方法、及び、プラズマ処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105441B2 (ja) * 1992-11-30 1995-11-13 日本電気株式会社 半導体装置の製造方法
JPH088232A (ja) * 1994-06-22 1996-01-12 Sony Corp プラズマ処理方法
US5571374A (en) * 1995-10-02 1996-11-05 Motorola Method of etching silicon carbide
JPH10303185A (ja) 1997-04-26 1998-11-13 Anelva Corp エッチング装置及びエッチング方法
JP2001144075A (ja) 1999-11-15 2001-05-25 Matsushita Electric Ind Co Ltd プラズマ処理装置
US6475889B1 (en) * 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6670278B2 (en) * 2001-03-30 2003-12-30 Lam Research Corporation Method of plasma etching of silicon carbide
JP2003069154A (ja) * 2001-06-11 2003-03-07 Sharp Corp 半導体レーザ素子およびその製造方法
JP2003273084A (ja) * 2002-03-15 2003-09-26 Seiko Epson Corp 大気圧プラズマ装置、大気圧プラズマ処理方法及びデバイス並びにデバイス製造方法
JP4030982B2 (ja) 2004-05-10 2008-01-09 ユーディナデバイス株式会社 半導体装置および半導体装置の製造方法
US7465670B2 (en) * 2005-03-28 2008-12-16 Tokyo Electron Limited Plasma etching method, plasma etching apparatus, control program and computer storage medium with enhanced selectivity
JP4516538B2 (ja) 2006-03-01 2010-08-04 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5135885B2 (ja) 2007-05-24 2013-02-06 富士電機株式会社 炭化珪素半導体装置の製造方法
JP5072082B2 (ja) * 2007-09-07 2012-11-14 株式会社アルバック ドライエッチング方法
JP5309587B2 (ja) 2008-02-07 2013-10-09 富士電機株式会社 炭化珪素半導体基板のトレンチエッチング方法
JP2009194194A (ja) * 2008-02-15 2009-08-27 Sumitomo Precision Prod Co Ltd プラズマ処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010008798A1 (en) * 1997-09-16 2001-07-19 Yoko Naito Plasma treatment system and method
JP2007217733A (ja) * 2006-02-15 2007-08-30 Mitsubishi Heavy Ind Ltd プラズマ処理方法、及び、プラズマ処理装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J.R.Flemish 외 1인, "Smooth etching of single crystal 6H-SiC in an electron cyclotron resonance plasma reactor, Applied Physics Letters, 1994.04.25.*
KIM HAN-KI et al. Inductively coupled plasma reactive ion etching of ZnO, Journal of Vacuum Science

Also Published As

Publication number Publication date
CN102473630A (zh) 2012-05-23
JP5179455B2 (ja) 2013-04-10
EP2495757A1 (en) 2012-09-05
US20120052688A1 (en) 2012-03-01
KR20120073160A (ko) 2012-07-04
JP2011096700A (ja) 2011-05-12
WO2011052296A1 (ja) 2011-05-05
EP2495757A4 (en) 2013-02-20
EP2495757B1 (en) 2020-04-22
US8673781B2 (en) 2014-03-18

Similar Documents

Publication Publication Date Title
KR101861709B1 (ko) 플라즈마 식각 방법
JP5889187B2 (ja) エッチング方法
US9123542B2 (en) Plasma etching method
KR20090082169A (ko) 플라즈마 처리 장치
KR20090005405A (ko) 플라즈마 ｃｖｄ 방법, 질화 규소막의 형성 방법, 반도체 장치의 제조 방법 및 플라즈마 ｃｖｄ 장치
WO2013042497A1 (ja) プラズマエッチング方法
WO2013168372A1 (ja) 半導体基板の製造方法
KR20200140388A (ko) 패터닝을 위한 고품질 c 막들의 펄스형 플라즈마(dc/rf) 증착
TW201530648A (zh) 乾式蝕刻方法
JP6220409B2 (ja) プラズマエッチング方法
JP2009302181A (ja) プラズマエッチング処理方法およびプラズマエッチング処理装置
US9412607B2 (en) Plasma etching method
JP6567487B2 (ja) プラズマエッチング方法
JP5525319B2 (ja) エッチング方法およびエッチング装置
JP6130313B2 (ja) プラズマエッチング方法
JP2012054616A (ja) プラズマエッチング方法
JP2012054616A5 (ko)
JP7005367B2 (ja) ボロン系膜の成膜方法および成膜装置
JP2015207688A (ja) ドライエッチング方法
KR20040001015A (ko) 이방성 선택 에피택셜 성장을 위한 반도체 소자 제조 장치및 반도체 소자의 제조 방법
JP2009038262A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant