JPS6387799A - コンタクトホ−ルの形成方法 - Google Patents
コンタクトホ−ルの形成方法Info
- Publication number
- JPS6387799A JPS6387799A JP23293186A JP23293186A JPS6387799A JP S6387799 A JPS6387799 A JP S6387799A JP 23293186 A JP23293186 A JP 23293186A JP 23293186 A JP23293186 A JP 23293186A JP S6387799 A JPS6387799 A JP S6387799A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- layer
- film
- forming
- surface layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 239000010410 layer Substances 0.000 claims description 33
- 239000011229 interlayer Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- 239000002344 surface layer Substances 0.000 claims description 14
- 239000011810 insulating material Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000002184 metal Substances 0.000 description 9
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 229910004283 SiO 4 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「技術分野」
本発明は、多層配線における層間絶縁膜へのコンタクト
ホールの形成方法に間する。
ホールの形成方法に間する。
「従来技術およびその問題点」
近年、各種電子部品の製造において、多層配線が盛んに
用いられでいる。この多層配線は、絶縁性基板上に、金
属膜からなる配線パターンを層間絶縁膜を介して複数層
に設けたもので、異層配線周のコンタクトは、層間絶縁
膜のコンタクトホールを通して行なっている。
用いられでいる。この多層配線は、絶縁性基板上に、金
属膜からなる配線パターンを層間絶縁膜を介して複数層
に設けたもので、異層配線周のコンタクトは、層間絶縁
膜のコンタクトホールを通して行なっている。
第2図には、従来の多層配線におけるコンタクトホール
の一例が示されている。すなわち、ガラス、セラミック
ス等の絶縁性基板1上に、AI等の金属膜からなる第1
の配線層2が形成され、この上にSiO□等からなる層
間絶縁膜3が形成され、ざらにその上に前記と同様な金
属膜からなる第2の配線層4が形成されている。そして
、第1の配線層2と篤2の配線層4とのコンタクトは、
眉間綿f4膜3に設けられたコンタクトホール5を通し
てなされでいる。この場合、コンタクトホール5の形成
は、絶縁膜3上にレジストを積層し、ウェットエッチン
グやドライエツチングを行なうことによってなされてい
た。
の一例が示されている。すなわち、ガラス、セラミック
ス等の絶縁性基板1上に、AI等の金属膜からなる第1
の配線層2が形成され、この上にSiO□等からなる層
間絶縁膜3が形成され、ざらにその上に前記と同様な金
属膜からなる第2の配線層4が形成されている。そして
、第1の配線層2と篤2の配線層4とのコンタクトは、
眉間綿f4膜3に設けられたコンタクトホール5を通し
てなされでいる。この場合、コンタクトホール5の形成
は、絶縁膜3上にレジストを積層し、ウェットエッチン
グやドライエツチングを行なうことによってなされてい
た。
しかしながら、上記従来のコンタクトホールの形成方法
においでは、コンタクトホール5の内壁が切り立った形
状となりやすく、その上に金属膜を積層して第2の配線
層4を形成したとき、コンタクトホール5の段部Aにあ
ける金属膜が極めて薄くなり、その部分で断線等が生じ
やすかった。
においでは、コンタクトホール5の内壁が切り立った形
状となりやすく、その上に金属膜を積層して第2の配線
層4を形成したとき、コンタクトホール5の段部Aにあ
ける金属膜が極めて薄くなり、その部分で断線等が生じ
やすかった。
金属膜を厚く形成すればこの問題もある程度は解決する
が、金属膜を厚くした場合には、第2の配線層4におけ
る配線パターンを微細化しにくくなるという問題点があ
った。
が、金属膜を厚くした場合には、第2の配線層4におけ
る配線パターンを微細化しにくくなるという問題点があ
った。
「発明の目的」
本発明の目的は、内壁をテーパ状に形成することにより
、配線パターンの断線等が生じないようにしたコンタク
トホールの形成方法ヲ提供することにある。
、配線パターンの断線等が生じないようにしたコンタク
トホールの形成方法ヲ提供することにある。
「発明の構成」
本発明は、多層配線における層間絶縁膜へのコンタクト
ホールの形成方法において、前記層間絶縁膜の表層を内
部よりも工・ンチングレートの大きな材料で形成し、そ
の上にレジストを積層しでエツチングすることを特徴と
する。
ホールの形成方法において、前記層間絶縁膜の表層を内
部よりも工・ンチングレートの大きな材料で形成し、そ
の上にレジストを積層しでエツチングすることを特徴と
する。
このように、層間絶8膜の表層を内部よりもエツチング
レートの大きな材料で形成することにより、これをエツ
チングしたときに、表層のエツチング速度が大きいため
、開口部がより大きく広がったテーパ状のコンタクトホ
ールを形成することができる。そして、この層間絶縁膜
の上に金属膜を積層して配線層を形成した場合には、コ
ンタクトホールにおける段部が緩やかなものとなるため
、金属膜が極端に肉薄となることなくコンタクトホール
を覆い、その部分にあける断線等を防止することができ
る。
レートの大きな材料で形成することにより、これをエツ
チングしたときに、表層のエツチング速度が大きいため
、開口部がより大きく広がったテーパ状のコンタクトホ
ールを形成することができる。そして、この層間絶縁膜
の上に金属膜を積層して配線層を形成した場合には、コ
ンタクトホールにおける段部が緩やかなものとなるため
、金属膜が極端に肉薄となることなくコンタクトホール
を覆い、その部分にあける断線等を防止することができ
る。
本発明の好ましい態様によれば、前記層間絶縁膜を、絶
縁材料からなる主層と、この主層よつもエツチングレー
トの大きな絶縁材料からなる表層とを積層して形成する
。言い換えれば、従来より層間絶縁膜として用いられて
きた絶縁層の上に、それよりもエツチングレートの大き
な絶縁材料かうなる層を積層すればよいことになる0、
このような二層構成とした場合に、より好ましい態様と
しては、主層を5in2で形成し、表層をSiNxで形
成すればよい、 SiNxは、SiO□に比べてエツチ
ングレートが一桁以上大きいので、これをエツチングす
ることにより、良好なテーバ形状のコンタクトホールを
形成することができる。
縁材料からなる主層と、この主層よつもエツチングレー
トの大きな絶縁材料からなる表層とを積層して形成する
。言い換えれば、従来より層間絶縁膜として用いられて
きた絶縁層の上に、それよりもエツチングレートの大き
な絶縁材料かうなる層を積層すればよいことになる0、
このような二層構成とした場合に、より好ましい態様と
しては、主層を5in2で形成し、表層をSiNxで形
成すればよい、 SiNxは、SiO□に比べてエツチ
ングレートが一桁以上大きいので、これをエツチングす
ることにより、良好なテーバ形状のコンタクトホールを
形成することができる。
なお、眉間絶縁膜を必ずしも二層構成とする必要はなく
、エツチングレートが徐々に大きくなるなるような三層
以上の構成としたり、エツチングレートが徐々に大きく
なるように材質が変わる連続膜としたつすることもでき
る0例えば、SiNxはNの含有量が大きいほどエツチ
ングレートが大きくなるので、Hの含有量が徐々に高ま
るように変化したSiNxの多層膜あるいは連続膜で構
成することもできる。
、エツチングレートが徐々に大きくなるなるような三層
以上の構成としたり、エツチングレートが徐々に大きく
なるように材質が変わる連続膜としたつすることもでき
る0例えば、SiNxはNの含有量が大きいほどエツチ
ングレートが大きくなるので、Hの含有量が徐々に高ま
るように変化したSiNxの多層膜あるいは連続膜で構
成することもできる。
「発明の実施例」
第1図(a)〜(d)には、本発明によるコンタクトホ
ールの形成方法の実施例が工程に従って示されている。
ールの形成方法の実施例が工程に従って示されている。
すなわち、第1図(a)に示すように、ガラス、セラミ
ックス等の絶線性基板11上に、厚さ100OA程度の
Al膜等からなる第1の配線層12を形成し、その上に
厚ざ5000A〜l um程度のSiO□からなる主層
13をスパッタリングにより形成し、ざらにその上に厚
さ500〜100OA程度のS iNxからなる表層1
4をプラズマCVDにより形成する。主層13および表
層14により層間絶縁膜15を構成する。さらに、この
上にレジスト16を塗布し、露光、現像してパターン化
し、コンタクトホール形成箇所に孔17ヲ設ける。
ックス等の絶線性基板11上に、厚さ100OA程度の
Al膜等からなる第1の配線層12を形成し、その上に
厚ざ5000A〜l um程度のSiO□からなる主層
13をスパッタリングにより形成し、ざらにその上に厚
さ500〜100OA程度のS iNxからなる表層1
4をプラズマCVDにより形成する。主層13および表
層14により層間絶縁膜15を構成する。さらに、この
上にレジスト16を塗布し、露光、現像してパターン化
し、コンタクトホール形成箇所に孔17ヲ設ける。
この状態で、CF4+02でドライエツチングし、第1
図(b)に示すように、コンタクトホール18を形成す
る。この場合、CF4+02によるエツチング・速度は
下記のようになる。
図(b)に示すように、コンタクトホール18を形成す
る。この場合、CF4+02によるエツチング・速度は
下記のようになる。
5i(h −50〜100八/m1nSiNx −
1000〜200OA/m1n(因に、a−Siは30
0−700 A/minである。)したがって、SiN
xからなる表層14の方が主層13よつも速くエツチン
グされるので、表層に近い部分がより大きくサイドエツ
チングされる。その結果、コンタクトホール18は、開
口部近傍がより広くエツチングされたテーパ形状となる
。
1000〜200OA/m1n(因に、a−Siは30
0−700 A/minである。)したがって、SiN
xからなる表層14の方が主層13よつも速くエツチン
グされるので、表層に近い部分がより大きくサイドエツ
チングされる。その結果、コンタクトホール18は、開
口部近傍がより広くエツチングされたテーパ形状となる
。
次に、第1図(C)に示すように、レジスト16ヲ剥離
する。コンタクトホール18の段部Aは、なだらかな形
状をなしでいる。
する。コンタクトホール18の段部Aは、なだらかな形
状をなしでいる。
最後に、第1図(d)に示すように、層間結縛膜15上
に、厚さ1000八程度のAI膜等からなる第2の配線
層19を積層して形成する。第2の配線層19は、コン
タクトホール18を通して第1の配線層12に接続され
る。この場合、コンタクトホール18がテーパ状をなし
ているので、段部Aにおける第2の配線層19の厚さは
特に薄くなることはなく、良好なカバレージか得られる
。その結果、コンタクトホール18における第2の配線
層19の断線等が生しにくくなり、電子部品の信頼牲を
向上させることができる。
に、厚さ1000八程度のAI膜等からなる第2の配線
層19を積層して形成する。第2の配線層19は、コン
タクトホール18を通して第1の配線層12に接続され
る。この場合、コンタクトホール18がテーパ状をなし
ているので、段部Aにおける第2の配線層19の厚さは
特に薄くなることはなく、良好なカバレージか得られる
。その結果、コンタクトホール18における第2の配線
層19の断線等が生しにくくなり、電子部品の信頼牲を
向上させることができる。
なお、第1図(d)におけるコンタクトホール18のテ
ーパの角度θは、従来のドライエツチングによる方法で
は90°に近く、従来のウェットエツチングによる方法
ては45°程度てあった。これに対しで、本発明による
方法では、コンタクトホール18のテーパの角/We!
20°程度にすることができた。
ーパの角度θは、従来のドライエツチングによる方法で
は90°に近く、従来のウェットエツチングによる方法
ては45°程度てあった。これに対しで、本発明による
方法では、コンタクトホール18のテーパの角/We!
20°程度にすることができた。
「発明の効果」
以上説明したように、本発明によれば、層間絶8膜の表
層を内部よりもエツチングレートの大きな材料で形成し
でエツチングすることにより、表層におけるサイドエツ
チングを大きくし、開口部が広がったテーパ形状のコン
タクトホールを得ることができる。したがって、この層
間結縛膜上に別の配線層を設けた際、コンタクトホール
の段部における断線等が生しにくくなり、電子部品の信
頼牲を向上させることかできる。
層を内部よりもエツチングレートの大きな材料で形成し
でエツチングすることにより、表層におけるサイドエツ
チングを大きくし、開口部が広がったテーパ形状のコン
タクトホールを得ることができる。したがって、この層
間結縛膜上に別の配線層を設けた際、コンタクトホール
の段部における断線等が生しにくくなり、電子部品の信
頼牲を向上させることかできる。
第1図(a)、第1図(b)、第1図(C)、第1図(
d)は本発明によるコンタクトホールの形成方法の実施
例を工程に従って示す断面図、筒2図は従来のコンタク
トホールにおける接続構造の一例を示す断面図である。 図中、11は絶縁性基板、12は第1の配線層、13は
主層、14は表層、15は層間結縛膜、16はレジスト
、18はコンタクトホール、19は第2の配線層、Aは
段部である。
d)は本発明によるコンタクトホールの形成方法の実施
例を工程に従って示す断面図、筒2図は従来のコンタク
トホールにおける接続構造の一例を示す断面図である。 図中、11は絶縁性基板、12は第1の配線層、13は
主層、14は表層、15は層間結縛膜、16はレジスト
、18はコンタクトホール、19は第2の配線層、Aは
段部である。
Claims (3)
- (1)多層配線における層間絶縁膜へのコンタクトホー
ルの形成方法において、前記層間絶縁膜の表層を内部よ
りもエッチングレートの大きな材料で形成し、その上に
レジストを積層してエッチングすることを特徴とするコ
ンタクトホールの形成方法。 - (2)特許請求の範囲第1項において、前記層間絶縁膜
を、絶縁材料からなる主層と、この主層よりもエッチン
グレートの大きな絶縁材料からなる表層とを積層して形
成するコンタクトホールの形成方法。 - (3)特許請求の範囲第2項において、前記主層がSi
O_2であり、前記表層がSiN_xであるコンタクト
ホールの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23293186A JPS6387799A (ja) | 1986-09-30 | 1986-09-30 | コンタクトホ−ルの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23293186A JPS6387799A (ja) | 1986-09-30 | 1986-09-30 | コンタクトホ−ルの形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6387799A true JPS6387799A (ja) | 1988-04-19 |
Family
ID=16947089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23293186A Pending JPS6387799A (ja) | 1986-09-30 | 1986-09-30 | コンタクトホ−ルの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6387799A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0312991A (ja) * | 1989-06-12 | 1991-01-21 | Tokuyama Soda Co Ltd | 電磁シールド配線板の製造方法 |
-
1986
- 1986-09-30 JP JP23293186A patent/JPS6387799A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0312991A (ja) * | 1989-06-12 | 1991-01-21 | Tokuyama Soda Co Ltd | 電磁シールド配線板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0157495B2 (ja) | ||
JPS61180458A (ja) | 半導体装置の製造方法 | |
JPS6387799A (ja) | コンタクトホ−ルの形成方法 | |
US4710264A (en) | Process for manufacturing a semiconductor arrangement | |
JPS63188959A (ja) | 半導体装置およびその製造方法 | |
JPS62137853A (ja) | 多層配線の形成方法 | |
JPS62295493A (ja) | 高速素子実装用回路基板の製造方法 | |
KR100281274B1 (ko) | 트렌치 형성방법 | |
JP2705111B2 (ja) | 半導体集積回路の多層配線構造の製造方法 | |
JPS63107141A (ja) | 半導体装置の製造方法 | |
JP3256977B2 (ja) | 半導体装置 | |
KR920005391B1 (ko) | 전도물질 스페이서를 이용한 반도체 소자의 접속장치 제조방법 | |
JPS63275142A (ja) | 半導体装置の製造方法 | |
JPS61107743A (ja) | 半導体装置の製造方法 | |
JPH02111052A (ja) | 多層配線形成法 | |
JPS5867043A (ja) | 半導体装置の装造方法 | |
JP2699389B2 (ja) | 半導体装置の製造方法 | |
JPH01273333A (ja) | 半導体装置の製造方法 | |
JPS5915094Y2 (ja) | 多層印刷配線板 | |
JPS63161645A (ja) | 半導体装置の製造方法 | |
JPS6224694A (ja) | 多層配線基板及びその製造方法 | |
JPH03272153A (ja) | 配線パターンの接続方法 | |
JPH08139185A (ja) | 半導体装置の製造方法 | |
JPS63111644A (ja) | 半導体装置の製造方法 | |
JPH0481878B2 (ja) |