JPH03272153A - 配線パターンの接続方法 - Google Patents

配線パターンの接続方法

Info

Publication number
JPH03272153A
JPH03272153A JP7260790A JP7260790A JPH03272153A JP H03272153 A JPH03272153 A JP H03272153A JP 7260790 A JP7260790 A JP 7260790A JP 7260790 A JP7260790 A JP 7260790A JP H03272153 A JPH03272153 A JP H03272153A
Authority
JP
Japan
Prior art keywords
mask
wiring pattern
metal layer
openings
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7260790A
Other languages
English (en)
Inventor
Seiji Ueno
清治 上野
Hirohisa Matsuki
浩久 松木
Shigeki Harada
茂樹 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7260790A priority Critical patent/JPH03272153A/ja
Publication of JPH03272153A publication Critical patent/JPH03272153A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 配線パターンの接続方法に係り、特に高密度実装の半導
体パッケージや実装基板に形成する配線パターンの接続
方法に関し 接触抵抗の増加や剥がれ、断線などの生じない配線パタ
ーンの接続方法の提供を目的とし絶縁物基板に第1の金
属層を被着した後、第1の金属層をパターニングして第
1の配線パターンを形成する工程と、第1の配線パター
ンの一部を第1のマスクで覆った後、全面に層間絶縁層
を被着する工程と1層間絶縁層に密着し第1のマスク上
に開口をもつ第1のマスクと同じ材料の第2のマスクを
形成する工程と、第2のマスクをマスクにして、開口か
ら層間絶縁層を反応性イオンエ・ノチングにより除去し
、第1のマスクを露出する工程と、第2のマスク及び露
出した第1のマスクをエツチングして除去し、開口に第
1の配線パターンを露出した後、全面に第2の金属層を
被着し5第2の金属層をパターニングして、第1の配線
パターンに接続する第2の配線パターンを形成する工程
とを有する配線パターンの接続方法により構成する。
また、前記第1のマスクに替えて保護金属膜を用い、前
記第2のマスクに替えて保護金属膜と同じ材料のマスク
を用いる前記の配線パターンの接続方法により構成する
〔産業上の利用分野] 本発明は配線パターンの接続方法に係り、特に高密度実
装の半導体パッケージや実装基板に形成する配線パター
ンの接続方法に関する。
高密度実装の半導体パッケージや実装基板に。
薄膜多層配線が使用されている。配線バクーン間の絶縁
層としては1例えばボリイ5ドが使用されているが、こ
の場合、信号の伝播遅延や損失を低く抑えようとすると
、ポリイミドの層厚は10〜20μm程度必要とされる
一方、高密度実装に伴い、配線パターンの幅や配線パタ
ーンの層間を接続するピアホールの径は微細化の方向に
あり2層間絶縁層が厚い場合、ピアホールの形成に等方
性のエツチングは使用すると寸法精度が落ちるので、異
方性エツチングが必要となってきている。
(従来の技術) 第3図は高密度実装の半導体パッケージを説明するため
の断面図で、1はセラミック基板、2a。
2bは第1の配線パターン、4は層間絶縁層27a。
7bは第2の配線パターン、 10はテープオートメー
テツドボンディング(TAB)リード、11は半導体チ
ップ、12は埋込み導体、13はピン、14は外枠15
はキャンプ、16は放熱板を表す。
半導体チップ11はTABリード10.第2の配線パタ
ーン7a、 7b、第1の配線パターン2a、 2b、
埋込み導体12を経て外部に突き出るビン12に電気的
に接続している。
第4図(a)乃至(d)は第1の配線パターン2a+2
b及びそれに接続する第2の配線パターン7a、 7b
を形成する従来例を説明するための工程を示す断面図で
、以下、これらの図を参照しながら説明する。
第4図(a)参照 セラもツタ基板1に第1の配線パターン2a、 2bを
形成し、その上を例えばポリイミドの層間絶縁層4で覆
う。層間絶縁層4を覆い、第1の配線パターン2a、 
2bの上部に開口6a、 6bを有するマスク9を形成
する。この開口はピアホールを形成するためのものであ
る。
第4図(b)参照 反応性ガスとして例えば酸素イオンを用いる反応性イオ
ンエツチング(RIE)により、開口6a。
6bから層間絶縁層4をエツチングして除去し、ピアホ
ールを形成する。
ところが、RIEは通常の装置では10%程度のエツチ
ング速度分布をもち、ある開口6bが完全に貫通しても
他の開口6aはまだ貫通しないといった事態が生じる。
第4図(c)参照 さらにRIEをつづけ、全ての開口を貫通させる。とこ
ろが、早い時期に貫通している開口6bの下の第1の配
線パターン2bは反応性ガスによってダメージを受ける
第4図(d)参照 全面に第2の配線層を被着し、それをパターニングして
第2の配線パターン7a、 7bを形成する。
この時、ダメージを受けた部分は接触抵抗が増加する。
さらに、配線層がれといった不良の発生することがあり
、長期の使用では断線にいたることもある。
〔発明が解決しようとする課題〕
本発明は上記の問題に鑑み、エツチング速度分布があっ
たとしても、下地の第1の配線パターン2a、 2bに
ダメージを与えることなくすべての開口を貫通し、しか
る後、第1の配線パターン2a、 2bに接続する第2
の配線パターン7a、 7bを形成する方法を提供する
ものである。
〔課題を解決するための手段〕
第1図(a)乃至(f)及び第2図(a)乃至(f)は
本発明の実施例■及び実施例■を説明するための工程を
示す断面図である。
上記課題は、絶縁物基板lに第1の金属層を被着した後
、前記第1の金属層をパターニングして第1の配線パタ
ーン2a、 2bを形成する工程と、前記第1の配線パ
ターン2a、 2bの一部を第1のマスク3a、 3b
で覆った後、全面に層間絶縁層4を被着する工程と、前
記層間絶縁層4に密着し前記第1のマスク3a、 3b
上に開口6a、 6bをもつ前記第1のマスク3a、 
3bと同じ材料の第2のマスク5を形成する工程と、前
記第2のマスク5をマスクにして。
前記開口6a、 6bから前記層間絶縁層4を反応性イ
オンエツチングにより除去し、前記第1のマスク3a、
 3bを露出する工程と、前記第2のマスク5及び露出
した前記第1のマスク3a、 3bをエツチングして除
去し、前記開口6a、 6bに前記第1の配線パターン
2a、 2bを露出した後、全面に第2の金属層を被着
し、前記第2の金属層をパターニングして前記第1の配
線パターン2a、 2bに接続する第2の配線パターン
7a、 7bを形成する工程とを有する配線パターンの
接続方法によって解決される。
また、絶縁物基板1に第1の金属層2を被着した後、前
記第1の金属層2に保護金属膜3を被着する工程と、前
記第1の金属層2及び前記保護金属膜3をパターニング
して第1の配線パターン2a。
2bを形成した後、全面に層間絶縁層4を被着する工程
と、前記層間絶縁層4に密着し前記第1の配線パターン
2a、 2b上に開口6a、 6bをもつ前記保護金属
膜8と同じ材料のマスク9を形成する工程と前記マスク
9をマスクにして、前記開口6a、 6bから前記層間
絶縁層4を反応性イオンエツチングにより除去し、前記
保護金属膜8を露出する工程と前記マスク9及び露出し
た前記保護金属膜8をエツチングし、少な(とも前記マ
スク9の全部を除去した後、全面に第2の金属層を被着
し、前記第2の金属層をパターニングして、前記第1の
配線パターン2a、 2bに接続する第2の配線パター
ン7a7bを形成する工程とを有する配線パターンの接
続方法によって解決される。
〔作用〕
本発明では、第2のマスク5をマスクにして開口6a、
 6bから層間絶縁層4を反応性イオンエツチングによ
り除去する時、開口6a、 6bの下に第Iのマスク3
a、 3bが配置されているので、エツチング速度分布
があったとしても第1のマスク3a、 3bが露出する
とそれ以上エツチングが進まない。すベての開口に第1
のマスクを露出してから2例えば等方性の湿式エツチン
グにより第1のマスクを除去するようにすれば第1の配
線パターンにダメージを与えることがない。さらに第1
のマスクと第2のマスクの材料は同しであるから、1回
のエツチングで第1のマスクと第2のマスクを除去でき
る。
また、マスク9をマスクにして、開口6a、 6bから
層間絶縁層4を反応性イオンエツチングにより除去する
時、開口6a、 6bの下には保護金属膜があるので、
エツチング速度分布があったとしても保護金属膜が露出
するとそれ以上エツチングが進まない。すべての開口に
保護金属膜を露出してからマスク9と保護゛金属膜をエ
ツチングし1反応性ガスによりダメージを受けている保
護金属膜の部分を除去すれば第1の配線パターンにダメ
ージを与えることがない。この時、保護金属膜はダメー
ジを受けている部分を除去すればよく、必ずしも全部を
除去する必要がないが、マスク9は全部除去する必要が
ある。さらにマスク9と保護金属膜は同じ材料であるか
ら、1回のエツチングで同時に除去できる。
〔実施例〕
第1図(a)乃至(f)は実施例Iを説明するための工
程を示す断面図である。この例は第3図に示した半導体
パッケージの配線工程であり、以下第1図(a)乃至(
f)を参照しながら説明する。
第1図(a)参照 セラミック基板lの上に第1の金属層として厚さ0.2
μmのTiと厚さ3μmのCuをスパッタ法によりこの
順に被着する。この上にマスクを形成して(図示せず)
パターニングすることにより。
第1の配線パターン2a、 2bを形成する。
第1図(b)参照 全面に厚さ1μmのSiO□膜を被着した後、第1の配
線パターン2a、 2b上のピアホールを形成すべき部
分を覆う330g膜を残して第1のマスク3a、 3b
を形成する。
全面にポリイミド樹脂を塗布して、厚さ10乃1 2 至20μmの層間絶縁層4を形成する。
第工図(c)参照 層間絶縁層4の上に厚さ1μmの330g膜を被着した
後、それをパターニングして、第1のマスク3a、 3
bの上部に径30μmの開口6a、 6bをもつ第2の
マスク5を形成する。
第1図(d)参照 開口6a、 6bから酸素イオンのRIEにより層間絶
縁層4をエツチングして第1のマスク3a、 3bを露
出するピアホールを形成する。
第1図(e)参照 第1のマスク3a、 3bと第2のマスク5をぶつ酸に
よりエツチングして除去する。
第1図(f)参照 全面に厚さ0.2μmのCr、厚さ3μmのCu。
厚さ0.5μmのNi、厚さ3μmのAuをこの順に被
着して、第2の金属層を形成した後、それをパターニン
グして第2の配線パターン7a、 7bを形成する。
このようにして、ピアホールを通じて第1のパターン2
a、 2bに接続する第2の配線パターン7a+7bが
形成できた。
第2図(a)乃至(f)は実施例■を説明するための工
程を示す断面図である。この例も第3図に示した半導体
パッケージの配線工程であり、以下。
第2図(a)乃至(f)を参照しながら説明する。
第2図(a)参照 セラ果ツタ基板lの上に第1の金属層2として厚さ0.
2μmのTiと厚さ3μmのCuをスパッタ法によりこ
の順に被着する。さらに、この上に保護金属膜8として
厚さ0.5μmのTiを被着する。
第2図(b)参照 保護金属膜8の上にマスク(図示せず)を形成して保護
金属膜8と第1の金属層2をパターニングし、第1の配
線パターン2a、 2bを形成する。
全面にポリイミド樹脂を塗布して、厚さlO乃至20μ
mの層間絶縁層4を形成する。
第2図(c)参照 層間絶縁層4の上に厚さ0.2μmのTi膜を被3 4 着した後、それをパターニングして、第1の配線パター
ン2a、 2bの上部に径30μmの開口6a、 6b
をもつマスク9を形成する。
第2図(d)参照 開口6a、 6bから酸素イオンのRIEにより層間絶
縁層4をエツチングして保護金属膜8を露出するピアホ
ールを形成する。
第2図(e)参照 マスク9と保護金属膜8をぶつ酸によりエツチングして
除去する。マスク9は完全に除去し、保護金属膜8もR
IEによりダメージを受けた部分を完全に除去する。
第2図(f)参照 全面に厚さ0..25mのCr、厚さ3μmのCu。
厚さ0.5μmのNi、厚さ3μmのA、uをこの順に
被着して、第2の配線層を形成した後、それをパターニ
ングして第2の配線パターン7a、 7bを形成する。
このようにして、ピアホールを通じて第1のパターン2
a、 2bに接続する第2の配線パターン7a。
7bが形成できた。
実施例■及び実施例■ともに、第1の配線パターンと第
2の配線パターンの接触抵抗の増加や配線の剥がれは見
られなかった。
保護金属膜8をマスク9より厚く形成しておき。
マスク9と保護金属膜8をぶつ酸により同時にエツチン
グして除去する時、マスク9の除去と保護金属膜8のダ
メージを受けた部分の除去が終わった時点でエツチング
を終了し、保護金属膜8の一部を残すようにしてもよい
なお、実施例■は実施例■に比べて第1のマスクを形成
する工程を省略することができるので。
工程を簡略化できる。
実施例I&び実施例■は半導体パッケージに本発明を適
用した例であるが2本発明は半導体装置の実装基板の配
線パターン接続にも適用することができる。
〔発明の効果〕
以上説明したように2本発明によれば、接触抵5 6 抗の増加や配線の剥がれ等を生じさせることなく。
第1の配線パターンと第2の配線パターンを接続するこ
とができる。
本発明は高密度実装の半導体パッケージや実装基板に適
用するとき、特に大きな効果を奏するものである。
【図面の簡単な説明】
第1図(a)乃至(f)は実施例■を説明するための工
程を示す断面図 第2図(a)乃至(f)は実施例■を説明するための工
程を示す断面図。 第3図は半導体パンケージを説明するための断面図 第4図(a)乃至(d)は従来例を説明するための工程
を示す断面図 である。 図において。 1は絶縁物基板であってセラるツク基板2は第1の金属
層。 2a、 2bは第1の配線パターン。 3a、 3bは第1のマスク 4ば層間絶縁層。 5は第2のマスク 6a、 6bは開口。 7a、 7bは第2の配線パターン 8は保護金属膜。 9はマスク。 10はTABリード。 11は半導体チップ 12は埋込み導体。 13はピン 14は外枠。 15はキャップ。 16は放熱板 7

Claims (1)

  1. 【特許請求の範囲】 〔1〕絶縁物基板(1)に第1の金属層を被着した後,
    前記第1の金属層をパターニングして第1の配線パター
    ン(2a,2b)を形成する工程と,前記第1の配線パ
    ターン(2a,2b)の一部を第1のマスク(3a,3
    b)で覆った後,全面に層間絶縁層(4)を被着する工
    程と, 前記層間絶縁層(4)に密着し前記第1のマスク(3a
    ,3b)上に開口(6a,6b)をもつ前記第1のマス
    ク(3a,3b)と同じ材料の第2のマスク(5)を形
    成する工程と, 前記第2のマスク(5)をマスクにして,前記開口(6
    a,6b)から前記層間絶縁層(4)を反応性イオンエ
    ッチングにより除去し,前記第1のマスク(3a,3b
    )を露出する工程と, 前記第2のマスク(5)及び露出した前記第1のマスク
    (3a,3b)をエッチングして除去し,前記開口(6
    a,6b)に前記第1の配線パターン(2a,2b)を
    露出した後,全面に第2の金属層を被着し,前記第2の
    金属層をパターニングして,前記第1の配線パターン(
    2a,2b)に接続する第2の配線パターン(7a,7
    b)を形成する工程と を有することを特徴とする配線パターンの接続方法。 〔2〕絶縁物基板(1)に第1の金属層(2)を被着し
    た後,前記第1の金属層(2)に保護金属膜(3)を被
    着する工程と, 前記第1の金属層(2)及び前記保護金属膜(3)をパ
    ターニングして第1の配線パターン(2a,2b)を形
    成した後,全面に層間絶縁層(4)を被着する工程と, 前記層間絶縁層(4)に密着し前記第1の配線パターン
    (2a,2b)上に開口(6a,6b)をもつ前記保護
    金属膜(8)と同じ材料のマスク(9)を形成する工程
    と, 前記マスク(9)をマスクにして,前記開口(6a,6
    b)から前記層間絶縁層(4)を反応性イオンエッチン
    グにより除去し,前記保護金属膜(8)を露出する工程
    と, 前記マスク(9)及び露出した前記保護金属膜(8)を
    エッチングし,少なくとも前記マスク(9)の全部を除
    去した後,全面に第2の金属層を被着し,前記第2の金
    属層をパターニングして,前記第1の配線パターン(2
    a,2b)に接続する第2の配線パターン(7a,7b
    )を形成する工程とを有することを特徴とする配線パタ
    ーンの接続方法。
JP7260790A 1990-03-22 1990-03-22 配線パターンの接続方法 Pending JPH03272153A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7260790A JPH03272153A (ja) 1990-03-22 1990-03-22 配線パターンの接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7260790A JPH03272153A (ja) 1990-03-22 1990-03-22 配線パターンの接続方法

Publications (1)

Publication Number Publication Date
JPH03272153A true JPH03272153A (ja) 1991-12-03

Family

ID=13494249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7260790A Pending JPH03272153A (ja) 1990-03-22 1990-03-22 配線パターンの接続方法

Country Status (1)

Country Link
JP (1) JPH03272153A (ja)

Similar Documents

Publication Publication Date Title
JPS5851425B2 (ja) ハンドウタイソウチ
KR970067543A (ko) 반도체 장치의 제조 방법
JPH03272153A (ja) 配線パターンの接続方法
JPS6336548A (ja) 半導体装置及びその製造方法
JPH0330986B2 (ja)
JP2734585B2 (ja) 半導体装置の製造方法
JPH0334675B2 (ja)
JPH0570301B2 (ja)
JP2770390B2 (ja) 半導体装置
JPS62136857A (ja) 半導体装置の製造方法
JPH02111052A (ja) 多層配線形成法
JPS60192348A (ja) 半導体集積回路の多層配線の形成方法
JPH02125422A (ja) 半導体装置の製造方法
JPH08167634A (ja) 半導体装置
JP2758765B2 (ja) 半導体装置の製造方法
JPH02231735A (ja) 半導体装置
JPS6387799A (ja) コンタクトホ−ルの形成方法
JPH01273333A (ja) 半導体装置の製造方法
JPH01264239A (ja) 半導体装置の製造方法
JPS60147137A (ja) 多層金属配線の形成方法
JPS63217644A (ja) 半導体装置
JPS6329517A (ja) 半導体装置の製造方法
JPH0684908A (ja) 半導体装置およびその製造方法
JPH02285659A (ja) 半導体装置
JPS59188127A (ja) 多層配線を有する電子回路装置とその製造法