JPS5961144A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5961144A JPS5961144A JP17124982A JP17124982A JPS5961144A JP S5961144 A JPS5961144 A JP S5961144A JP 17124982 A JP17124982 A JP 17124982A JP 17124982 A JP17124982 A JP 17124982A JP S5961144 A JPS5961144 A JP S5961144A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polysilicon
- metal wiring
- resist
- polyimide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体装置の製造方法に係り、特にメタル配線
間に絶縁性物質を充填させる半導体装置の製造方法に関
する。
間に絶縁性物質を充填させる半導体装置の製造方法に関
する。
（２）技術の背景
高集積化されたＬＳＩ（超集積回路）等ではチップ配線
領域の平面的な拡がりを少なくするために多層配線構造
としたものが提案されている。
領域の平面的な拡がりを少なくするために多層配線構造
としたものが提案されている。
このような多層配線構造では配線パターン間の絶縁膜と
してリンシリケートガラス（ＰＳＧ）膜等が用いられて
いるがいくつかの製造工程上の問題があった。すなわち
、第１の問題点はメタル配線時に段切れが発生すること
でこのような問題はメタルの付ｆ形成時にステソプカハ
ーレージのよいスパッタ法などを用いて解決している。
してリンシリケートガラス（ＰＳＧ）膜等が用いられて
いるがいくつかの製造工程上の問題があった。すなわち
、第１の問題点はメタル配線時に段切れが発生すること
でこのような問題はメタルの付ｆ形成時にステソプカハ
ーレージのよいスパッタ法などを用いて解決している。
第２の問題はメタル配線である。例えばＡ文−３ｉ等で
はＰＳＧ層の成長時にＡ又にヒロックを発生することで
ある。これらを解決するにはＡ又−Ｃｕ等のメタルを用
いる必要があった。
はＰＳＧ層の成長時にＡ又にヒロックを発生することで
ある。これらを解決するにはＡ又−Ｃｕ等のメタルを用
いる必要があった。
これらの問題以外に本発明者は種々検討した結果、メタ
ル配線パターン上にカバーリングしたＰＳＧ等の絶縁層
が平坦でなく段状になることで生ずる多くの弊害を見出
した。
ル配線パターン上にカバーリングしたＰＳＧ等の絶縁層
が平坦でなく段状になることで生ずる多くの弊害を見出
した。
（３）従来技術と問題点
上述した従来構造の弊害について、第１図乃至第３図を
参照して説明する。
参照して説明する。
第１図は単層構造の半導体装置を示すものであるが、例
えば、シリコン等の基板１に酸化１＊２を形成し、窓開
き２ａを上記酸化膜に行って基板１に形成した例えば、
ベース拡散領域１８等とコンタクトを取るためＡ又等の
メタル配線３をパターニングし、さらに該メタル配線上
にＰＳＧ等の絶縁層を形成する場合を考えると、メタル
配線３の側面またはコーナ部分３ａと絶縁膜４の上記側
面またはコーナと対向する部分４ａとの間では力／’ｆ
−リングが悪く薄く絶縁膜が形成されて耐湿性が悪くな
り、水の侵入によってＡ文等のメタル配線が腐蝕する問
題があった。
えば、シリコン等の基板１に酸化１＊２を形成し、窓開
き２ａを上記酸化膜に行って基板１に形成した例えば、
ベース拡散領域１８等とコンタクトを取るためＡ又等の
メタル配線３をパターニングし、さらに該メタル配線上
にＰＳＧ等の絶縁層を形成する場合を考えると、メタル
配線３の側面またはコーナ部分３ａと絶縁膜４の上記側
面またはコーナと対向する部分４ａとの間では力／’ｆ
−リングが悪く薄く絶縁膜が形成されて耐湿性が悪くな
り、水の侵入によってＡ文等のメタル配線が腐蝕する問
題があった。
更に第２図に示すように例えば多層構造とし第１のメタ
ル配線パターン３上に形成した層間の絶縁膜４上に第２
のメタル配線５をパターニングする場合に眉間の絶縁膜
４が平坦でないために冒頭で述べたように単にメタル付
着時にスパッタ法でカバーレージを良くするだけでは配
線の段切れを完全になくすことは困難であり、第２図の
ように第２のメタル配線５のパターン上に第２の絶縁膜
６を形成し、その上に第３のメタル配線パターンを積み
上げるような場合には絶縁膜６上のＹ３を差が益々大き
くなって段切れも増加する。
ル配線パターン３上に形成した層間の絶縁膜４上に第２
のメタル配線５をパターニングする場合に眉間の絶縁膜
４が平坦でないために冒頭で述べたように単にメタル付
着時にスパッタ法でカバーレージを良くするだけでは配
線の段切れを完全になくすことは困難であり、第２図の
ように第２のメタル配線５のパターン上に第２の絶縁膜
６を形成し、その上に第３のメタル配線パターンを積み
上げるような場合には絶縁膜６上のＹ３を差が益々大き
くなって段切れも増加する。
第３図は眉間絶縁Ｎ４上に第２のメタル配線層５を形成
し、該層５上にレジスト７を塗布し、ガラス基板８にク
ローム９をコーティングしたマスクによってレジスト７
を露光してマスクのパターニング用窓９ａに応じてレジ
ストを硬化させる段階でマスクのガラス基板を通してバ
ターニング用窓を透過した光はレジスト７の曲率のある
部分では反射しバターニング用窓９ａは戻らずクローム
９のコーティングされた部分に反射される。この時にク
ローム９の表面で反射した光が再びレジスト７の曲率面
に反射され、次々とこのような現象を繰り返すためにレ
ジスト７の硬化部分のパターンの実際寸法より大きくな
りメタル配線幅が増大し、隣接配線パターンに短絡する
ような弊害が発生する。
し、該層５上にレジスト７を塗布し、ガラス基板８にク
ローム９をコーティングしたマスクによってレジスト７
を露光してマスクのパターニング用窓９ａに応じてレジ
ストを硬化させる段階でマスクのガラス基板を通してバ
ターニング用窓を透過した光はレジスト７の曲率のある
部分では反射しバターニング用窓９ａは戻らずクローム
９のコーティングされた部分に反射される。この時にク
ローム９の表面で反射した光が再びレジスト７の曲率面
に反射され、次々とこのような現象を繰り返すためにレ
ジスト７の硬化部分のパターンの実際寸法より大きくな
りメタル配線幅が増大し、隣接配線パターンに短絡する
ような弊害が発生する。
（４）発明の目的
本発明は上記従来の欠点に鑑み、アルミ等のメタル配線
パターン表面と同一の高さになるようにポリアミドをコ
ニティングして配線パターン間を埋めるようにし眉間絶
縁膜を平坦に形成するとともに、第２．第３の配線パタ
ーンを精度よりツクターニングし得るようにした半導体
装置の製造方法を提供することを目的とするものである
。
パターン表面と同一の高さになるようにポリアミドをコ
ニティングして配線パターン間を埋めるようにし眉間絶
縁膜を平坦に形成するとともに、第２．第３の配線パタ
ーンを精度よりツクターニングし得るようにした半導体
装置の製造方法を提供することを目的とするものである
。
（５）発明の構成
この目的は本発明によれば、半導体装置のメタル配線構
造において、絶縁層上にメタル層を形成し、該メタル層
上にポリシリコン層を形成して上記メタル層とポリシリ
コン層を工・ノチングによりてメタルパターンに対しポ
リシリコンパターンガオーハハングするようにパターニ
ングシ、上記ノ（ターニング層上よりポリイミド層を塗
布形成した後に上記ポリシリコンパターンを除去してメ
タ７Ｌ配線パターン間にポリイミド層を形成してなるこ
とを特徴とする半導体装置の製造方法によって送酸され
る。
造において、絶縁層上にメタル層を形成し、該メタル層
上にポリシリコン層を形成して上記メタル層とポリシリ
コン層を工・ノチングによりてメタルパターンに対しポ
リシリコンパターンガオーハハングするようにパターニ
ングシ、上記ノ（ターニング層上よりポリイミド層を塗
布形成した後に上記ポリシリコンパターンを除去してメ
タ７Ｌ配線パターン間にポリイミド層を形成してなるこ
とを特徴とする半導体装置の製造方法によって送酸され
る。
（６）発明の実施例
以下、本発明の半導体装置の製造方法を第４図（ａｌ〜
（ｅ＋によって説明する。なお、第１図乃至第３図と同
一部分には同一符号を付して重複説明を省略する。
（ｅ＋によって説明する。なお、第１図乃至第３図と同
一部分には同一符号を付して重複説明を省略する。
基Ｆｊ、ｌ上に酸化膜２を介して第１層目のメタル配線
パターン３が形成され、配線、＜ターン間４よ１友述す
るポリイミド１３で埋められる。該第１のメタル配線バ
ク−７３並びにポリイミド層１３上ＧこＰＳＧまたはＳ
ｉＮ等の第１の眉間絶縁Ｎ４カく形成され、図示してい
ないが適宜なスル−ホールカく穿たれている。この絶縁
層４の上に第２のメタル配線バクーンとしてＡ又または
ＭＯ等のメタルを蒸着またはスパッタによって１．０μ
ｍ厚しこ形成し、□ 更に該メタル配線Ｎ５上にポ
リシリコン１１をスパック或いは蒸着によって５００人
厚程度番こ形成する。
パターン３が形成され、配線、＜ターン間４よ１友述す
るポリイミド１３で埋められる。該第１のメタル配線バ
ク−７３並びにポリイミド層１３上ＧこＰＳＧまたはＳ
ｉＮ等の第１の眉間絶縁Ｎ４カく形成され、図示してい
ないが適宜なスル−ホールカく穿たれている。この絶縁
層４の上に第２のメタル配線バクーンとしてＡ又または
ＭＯ等のメタルを蒸着またはスパッタによって１．０μ
ｍ厚しこ形成し、□ 更に該メタル配線Ｎ５上にポ
リシリコン１１をスパック或いは蒸着によって５００人
厚程度番こ形成する。
ポリシリコン１ｌＷ１１の上にはレジスト１２を塗布し
て第４図（ａｌのようにマスク、＜ターンＧこよりレジ
ストを露光してメタル配線を形成する部分のみを硬化さ
せて他の部分のレジストを除去する。ここでメタル配線
層５の上にポリソリコン１１を形成したのはパターニン
グ性を良好にするためのものでメタル配線層５としてＡ
又等を用いた場合には反射率が高いがポリシリコン１１
ではこの点が緩和される。
て第４図（ａｌのようにマスク、＜ターンＧこよりレジ
ストを露光してメタル配線を形成する部分のみを硬化さ
せて他の部分のレジストを除去する。ここでメタル配線
層５の上にポリソリコン１１を形成したのはパターニン
グ性を良好にするためのものでメタル配線層５としてＡ
又等を用いた場合には反射率が高いがポリシリコン１１
ではこの点が緩和される。
次に第４図（ｂｌに示すようにドライエツチングによっ
てポリシリコンＩｌ臭１１並びに人文のメタル配線層ｒ
４５をエツチングする。ポリシリコン膜のエツチングと
してはプラズマエツチングまたはりアクティブイオンエ
ツチング（以下ＲＩＥと記す）で行うことができる。プ
ラズマエツチングの場合はフレオンを用い、ＲＩＥの場
合には四塩炭（ＣＣ又ｄ）等を用いることができる。
てポリシリコンＩｌ臭１１並びに人文のメタル配線層ｒ
４５をエツチングする。ポリシリコン膜のエツチングと
してはプラズマエツチングまたはりアクティブイオンエ
ツチング（以下ＲＩＥと記す）で行うことができる。プ
ラズマエツチングの場合はフレオンを用い、ＲＩＥの場
合には四塩炭（ＣＣ又ｄ）等を用いることができる。
また、Ａ父よりなるメタル配線層５では塩素系のガスを
用いてＲＩＥでＡ又の除去を行うことができる。
用いてＲＩＥでＡ又の除去を行うことができる。
第４図（ｂｌでの実施例ではポリシリコン層５のエッチ
ャントとしてはＣＣｌ４を用いパワーを３００Ｗ、真空
度を０．０２５Ｔｏｒｒに選択して１分で８００人厚程
度のエツチングを行う。Ａ文よりなるメタル配線Ｎ１．
１はパワー４ｏｏｗテ真空度０．０６Ｔｏｒｒニおいて
１分間１０００人厚程度のエツチングを行い得る。
ャントとしてはＣＣｌ４を用いパワーを３００Ｗ、真空
度を０．０２５Ｔｏｒｒに選択して１分で８００人厚程
度のエツチングを行う。Ａ文よりなるメタル配線Ｎ１．
１はパワー４ｏｏｗテ真空度０．０６Ｔｏｒｒニおいて
１分間１０００人厚程度のエツチングを行い得る。
人文のエツチングはＲＩＢで行い 三塩化リン（ＰＣｌ
３）十三塩化ボ０７ （ＢＣＩ ３）”？ｌ’行うが本
発明ではポリシリコン層１１にオーババング部分１１ａ
、Ｉｌａを作るために人文をＲＩＥするときの真空度を
０．０２Ｔｏｒｒ程度に低下させて行った。
３）十三塩化ボ０７ （ＢＣＩ ３）”？ｌ’行うが本
発明ではポリシリコン層１１にオーババング部分１１ａ
、Ｉｌａを作るために人文をＲＩＥするときの真空度を
０．０２Ｔｏｒｒ程度に低下させて行った。
次に第４図（Ｃ１に示すようにレジスト１２を０２プラ
ズマ雰囲気中でドライ剥離する。
ズマ雰囲気中でドライ剥離する。
次に第４図（ｄｌに示すようにポリアミド溶液をポリシ
リコン層１１をも含めてスピンコードさせる。
リコン層１１をも含めてスピンコードさせる。
上記ポリアミド溶液としては粘度の低いものを用いて高
速回転でスピンコードし、加熱硬化させると一１μｍ厚
程度に第２の眉間絶縁層（ＰＳＧ）４上にポリイミド層
１４が形成される。ポリアミドまたは加熱した硬化した
ポリイミドはＰＳＧや人文に対しては密着性がよいが、
ポリシリコン層１１に対しては塗れ性が悪いためポリシ
リコン層１１の表面及び側面にはポリイミドが塗布形成
できずΔ父の配線パターン間のみにボリイミＨｉｔが充
填されるようになる。
速回転でスピンコードし、加熱硬化させると一１μｍ厚
程度に第２の眉間絶縁層（ＰＳＧ）４上にポリイミド層
１４が形成される。ポリアミドまたは加熱した硬化した
ポリイミドはＰＳＧや人文に対しては密着性がよいが、
ポリシリコン層１１に対しては塗れ性が悪いためポリシ
リコン層１１の表面及び側面にはポリイミドが塗布形成
できずΔ父の配線パターン間のみにボリイミＨｉｔが充
填されるようになる。
次にＡ文よりなるメタル配線層５上のポリシリコン層１
１を第４図（ｅｌの如く除去する。ポリシリコンｉｌｌ
の除去条件は第４図（ｂ）で述べたポリシリコン層のエ
ツチングと同じ条件でよい。
１を第４図（ｅｌの如く除去する。ポリシリコンｉｌｌ
の除去条件は第４図（ｂ）で述べたポリシリコン層のエ
ツチングと同じ条件でよい。
かくすれば、メタル配線層表面とポリイミド表面層が平
坦となるので更にこの上に絶縁層を形成し゛ζ第３のメ
タル配線層を形成してもよい。この場合表面が平らなの
で冒頭に述べたすべての弊害が除去される。
坦となるので更にこの上に絶縁層を形成し゛ζ第３のメ
タル配線層を形成してもよい。この場合表面が平らなの
で冒頭に述べたすべての弊害が除去される。
また、第４図＋ａ＋〜（ｅｌでは第１のメタル配線層間
にはポリイミド層１３が形成された状態として説明した
が、本発明は多層配線構造の半導体装置に限らず単層配
線構造の半導体装置においても第１図で述べた弊害を除
去できるものである。
にはポリイミド層１３が形成された状態として説明した
が、本発明は多層配線構造の半導体装置に限らず単層配
線構造の半導体装置においても第１図で述べた弊害を除
去できるものである。
（７）発明のりＪ果
以上、詳細に説明したように本発明によれは、配線パタ
ーンの腐蝕を防止し得るとともに段切れが生ぜずパター
ン精度が上げられる等、多くの特徴を有するものである
。
ーンの腐蝕を防止し得るとともに段切れが生ぜずパター
ン精度が上げられる等、多くの特徴を有するものである
。
第１図は従来の半導体装置のメタル配線部分の側断面図
、第２図は従来の多層配線用半導体装置のメタル配線部
分の側断面図、第３図は従来の多層配線用半導体装置の
配線パターン製作工程を説明するための側断面図、第４
図（ａｌ乃至（ｅｌは本発明の半導体装置の製造方法を
説明するためのメタル配線部分の側断面図である。 １・・・基板、 ２・・・酸化膜、 ３・・・第１のメ
タル配線、 ４・・・絶縁膜、 ５・・・第２のメタル
配線、 ７，１２・・・レジスト、８・・・ガラス基
板、 ９・・・クローム、１１・・・ポリシリコン層、
ｌｌａ・・・オーハハシグ部。
、第２図は従来の多層配線用半導体装置のメタル配線部
分の側断面図、第３図は従来の多層配線用半導体装置の
配線パターン製作工程を説明するための側断面図、第４
図（ａｌ乃至（ｅｌは本発明の半導体装置の製造方法を
説明するためのメタル配線部分の側断面図である。 １・・・基板、 ２・・・酸化膜、 ３・・・第１のメ
タル配線、 ４・・・絶縁膜、 ５・・・第２のメタル
配線、 ７，１２・・・レジスト、８・・・ガラス基
板、 ９・・・クローム、１１・・・ポリシリコン層、
ｌｌａ・・・オーハハシグ部。
Claims (1)
- 半導体装置のメタル配線構造において、絶縁層上にメタ
ル層を形成し、該メタル層上にポリシリコン層を形成し
て上記メタル層とポリシリコン層をエツチングによって
メタルパターンに対しポリシリコンパターンがオーババ
ングするようにバターニングし、上記パターニング層上
よりポリイミド屓を塗布形成した後に上記ポリシリコン
パターンを除去してメタル配線パターン間にポリイミド
”層を形成してなることを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17124982A JPS5961144A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17124982A JPS5961144A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5961144A true JPS5961144A (ja) | 1984-04-07 |
Family
ID=15919812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17124982A Pending JPS5961144A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961144A (ja) |
-
1982
- 1982-09-30 JP JP17124982A patent/JPS5961144A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61180458A (ja) | 半導体装置の製造方法 | |
| JPS5961144A (ja) | 半導体装置の製造方法 | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JPS6379347A (ja) | 半導体装置の製造方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPH0249017B2 (ja) | ||
| JPS59214228A (ja) | 半導体装置の製造方法 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| JPS59926A (ja) | アルミニウム膜の選択エツチング法 | |
| JPH02237137A (ja) | 半導体装置の製造方法 | |
| JPS61148837A (ja) | 配線形成方法 | |
| JPS59163838A (ja) | 半導体装置の製造方法 | |
| JPH02137329A (ja) | 多層配線用Ａｌ薄膜 | |
| JPS592351A (ja) | 半導体装置の製造方法 | |
| JPH0289318A (ja) | 多層配線半導体集積回路装置の製造方法 | |
| JPS6261334A (ja) | パタ−ンの形成方法 | |
| JPS61288445A (ja) | 半導体装置の製造方法 | |
| JPS61180456A (ja) | 半導体装置の製造方法 | |
| JPS6046049A (ja) | 半導体装置の製造方法 | |
| JPS59148348A (ja) | 半導体装置およびその製造方法 | |
| JPS58197853A (ja) | 半導体装置の製造方法 | |
| JPS5893330A (ja) | 半導体装置の製造方法 | |
| JPH02180017A (ja) | 層間絶縁膜の平坦化方法 |