JPH0319227A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に多層配線
構造におけるコンタクト部の配線層の製造方法に関する
。

〔従来の技術〕

従来、この種の段差上の配線層を形戒する方法は、第３
図（ａ）のように半導体基板１上に下層配線層２を形戊
後、絶縁膜３を下層配線層２の段差を緩和するため、塗
布絶縁膜等を用いて形或する。

その後、下層配線層２の所望の箇所にコンタクトホール
４を形或する為に絶縁膜３を異方性、等方性エッチング
を適宜施こして選択エッチングする。

更に第３図（ｂ）のように配線層９を全面に堆積する。

次に第３図（Ｃ）のようにフォトリソグラフィー技術を
用いて上層配線層９を所望の形状にパターニングしてい
た。ここで配線層形或の際の段差としては、下層配線層
による段差とコンタクトホール４による段差が存在する
。

〔発明が解決しようとする課題〕

上述した従来の段差上の配線層を形或する方法では、下
層配線層２による段差は、塗布絶縁膜等によりある程度
緩和可能であるが、コンタクトホール４の段差はコンタ
クトホールの形状を改良する（たとえば、異方性，等方
性エッチングによる２ステップエッチング）だけである
ので、微細化が進むとコンタクトホールのサイズが縮小
されコンタクトホールへの導電膜の入り込みが不充分に
なりコンタクトホール抵抗が増大するという欠点がある
。また下層配線層による段差も充分に平坦化されている
わけではないので、この段差部による配線抵抗の増大あ
るいは、断線を生じる欠点がある。

本発明の目的は、多層配線構造のコンタクト部における
配線抵抗の増大あるいは、断線を抑制，防止することの
できる半導体装置の製造方法を提供するものである。

〔課題を解決するための手段〕

本発明の段差上の配線層の形或方法では、配線層の形或
に際し、まず下層導電層上に絶縁膜な介して第１の導電
膜を堆積する工程と、そして第１の導電膜上に塗布膜を
塗布することによりほぼ平坦化する工程と、次に第１の
導電膜と塗布膜を少なくとも第１の導電膜の一部がエッ
チングされ絶縁膜が露出する程度にエッチング（エッチ
バック）する工程と、第１の導電膜上に残っている塗布
膜を全て除去する工程と、その後全面に第２の導電膜を
堆積し、第１と第２の導電膜で１つの配線層とし、所定
の形状にパターニングする工程によって構威されている
。

このような製造方法により、コンタクト部等の段部を第
１の導電膜が緩和し、第２の導電膜により所定の配線形
状を構成する。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図（ａ）〜（ｆ）は本発明の第１の実施例を説明す
る為の工程順に示した半導体基板の断面図である。

まず第１図（ａ）に示すように半導体基板１上にたとえ
ば、アルミニウムの下層配線層２及び絶縁膜３（層間絶
縁膜）を形成したのち、所望のところにコンタクトホー
ル４を形成する。この状態でコンタクトホール部の段差
及び下層配線による段差が存在する。

次に、第１図（ｂ）に示すように、たとえば、アルミニ
ウムで第１の導電膜５を形戒する。

次に、第１図（ｃ）に示すように、第１の導電膜５の上
に表面が平坦になるように塗布膜６（たとえばレジスト
）を形成する。

次に、第１図（ｄ）に示すように、塗布膜６と第１の導
電膜５を絶縁膜３が露出するまでエッチング（エッチバ
ック）する。ここで塗布膜６と第１の導電膜５のエッチ
ングレートは等しくしておく。

また、絶縁膜３が露出される前にエッチングを終えても
回路の動作に問題はないが、平坦化という点では若干劣
る。

次に第１図（ｅ）に示すように、残っている塗布膜６を
全て除去し、その後、同じくアルミニウムで第２の導電
膜７を形戒する。

次に第１図（ｆ）に示すようにフォトリングラフィー技
術を用いて第１の導電膜５と第２の導電膜７を選択的に
エッチングすることにより所望の配線パターンを形成す
る。ここで、フォトリソグラフィー技術に用いるレジス
トは省略している。

このように第１の実施例では第１の導電膜をレジストを
用いたエッチバックを行なうことにより段差部に第１の
導電膜を残し、その後第２の導電膜を形戒することによ
り、カバレージの良い配線層が得られる。

第２図は本発明の第２の実施例を説明するための工程順
に示した半導体基板の断面図である。

第２図（ａ）に示すように、下層導電層（拡散層）８の
形或された半導体基板ｌ上に絶縁膜３を形成した後、拡
散層８上の所定の箇所にコンタクトホール４を開孔する
。

次に第２図（ｂ）に示すように全面に第１の導電膜５を
たとえば、形成した後、第２図（ｃ）のように表面が平
坦になるように塗布膜６を形成する。

次に第２図（ｄ）に示すように、塗布膜６と第１の導電
膜５とを絶縁膜３が露出するまでエッチングし、さらに
残っている塗布膜６を全て除去し、その後、第２図（ｅ
）のように第２の導電膜７を形成し、第２図（ｆ）のよ
うに所定の形状にパターニンダする。

本実施例の第１の実施例との相違点は、■下層配線層が
拡散層になっていること、■第１の導電膜として、高融
点金属等のバリアメタルを用いていること、したがって
下層配線層による段差がなく、第２の導電膜の拡散層へ
の拡散が抑制されている。このように本実施例では、平
坦性とバリア性を同時に１つの膜で行なえる利点がある
。

〔発明の効果〕

以上説明したように本発明は、段差上に配線を形成する
際、配線層を２層に分け第１層目の導電膜を段差部のみ
に残すことによりカバレージの良い配線層を形成できる
。そのため、コンタクト部等の段差部における配線抵抗
の増加、あるいは断線を防止することができる効果があ
る。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）は本発明の第１の実施例を説明す
るための工程断面図、第２図（ａ）〜（ｆ）は、本発明
の第２の実施例を示す工程断面図、第３図は従来の半導
体装置の製造方法を説明する為の工程断面図である。 １・・・・・・半導体基板、２・・・・・・下層配線層
、３・・・・・・絶縁膜、４・・・・・・コンタクトホ
ール、５・・・・・・第１の導電膜、６・・・・・・塗
布膜、７・・・・・・第２の導電膜、８・・・・・・下
層導電層、９・・・・・・上層配線層。

Claims (1)

【特許請求の範囲】
1. 多層配線構造を有する半導体装置の製造方法において、
   下層導電層上に絶縁膜を介して第１の導電膜を全面に堆
   積する工程と、該第１の導電膜上に塗布膜を塗布する工
   程と、前記第１の導電膜と塗布膜を少なくとも第１の導
   電膜の一部がエッチングされ、前記絶縁膜が露出する程
   度にエッチングする工程と、前記絶縁膜上に残された前
   記塗布膜を全て除去する工程と、全面に第２の導電膜を
   堆積し、該第２の導電膜のみ、あるいは前記第１の導電
   膜と共に前記絶縁膜が露出するように所定の形状にパタ
   ーニングする工程とを含むことを特徴とする半導体装置
   の製造方法。