JPS60115246A - 集積回路上にパターン化された導電体の層を形成する方法 - Google Patents
集積回路上にパターン化された導電体の層を形成する方法Info
- Publication number
- JPS60115246A JPS60115246A JP59233042A JP23304284A JPS60115246A JP S60115246 A JPS60115246 A JP S60115246A JP 59233042 A JP59233042 A JP 59233042A JP 23304284 A JP23304284 A JP 23304284A JP S60115246 A JPS60115246 A JP S60115246A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- insulating material
- photoresist
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 30
- 239000004020 conductor Substances 0.000 title claims description 9
- 239000011810 insulating material Substances 0.000 claims description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 85
- 229910052751 metal Inorganic materials 0.000 description 69
- 239000002184 metal Substances 0.000 description 69
- 239000011521 glass Substances 0.000 description 24
- 230000008569 process Effects 0.000 description 13
- 239000000758 substrate Substances 0.000 description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 10
- 229910052737 gold Inorganic materials 0.000 description 10
- 239000010931 gold Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000009969 flowable effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- -1 zinc compounds Chemical class 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 150000003752 zinc compounds Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は絶縁材の層上に金属の層が配置され／、ｒ集積
回路に係る。
回路に係る。
背景技術
集積回路の製造に於ては、鋭敏な段差部をイｊづる不規
則な表面上に材料の層を配置覆る必要がある。かかる分
野に於て周期的に発生する問題は上述の如き段差部上に
連続的に延在する層を形成１゛ることである。当技術分
野に於ける多くの方法は、後に付着される層が中間層の
表面を適正に覆うよう、中間層を平滑にづるものである
ことが知られている。
則な表面上に材料の層を配置覆る必要がある。かかる分
野に於て周期的に発生する問題は上述の如き段差部上に
連続的に延在する層を形成１゛ることである。当技術分
野に於ける多くの方法は、後に付着される層が中間層の
表面を適正に覆うよう、中間層を平滑にづるものである
ことが知られている。
回路が二重レベルのメタリゼーションを使用するもので
ある場合には、第一の金属層は絶縁材層上に起１’Ｚ
’ｌる一連のストリップの形態を成している。第一の金
属層上には中間の絶縁材層が配置され、該絶縁材層上に
は第二の金属層が配置される。
ある場合には、第一の金属層は絶縁材層上に起１’Ｚ
’ｌる一連のストリップの形態を成している。第一の金
属層上には中間の絶縁材層が配置され、該絶縁材層上に
は第二の金属層が配置される。
中間の絶縁材層の無欠性を維持して二つの金ＦｆＡ層間
に短絡や信号供給が生じることを回避することが重要に
ある。また第一の金属層の突起により絶縁材層に発生さ
れる段差部上に第二の金ＷｉＡ層が連続的に延在してい
ることが重要である。当技術分野に於ては中間の絶縁材
層の表面を平滑にする多数の方法が知られているが、そ
れらの方法はいずれも長時間の処理及び／又は新規な装
置が必要とされるという欠点を有している。十分な処Ｉ
Ｉ Ｅ：程及び装置を用いた場合に於ても、二重レベル
のメタリゼーションが行われた回路は信頼性に関する問
題が生じ易いものである。
に短絡や信号供給が生じることを回避することが重要に
ある。また第一の金属層の突起により絶縁材層に発生さ
れる段差部上に第二の金ＷｉＡ層が連続的に延在してい
ることが重要である。当技術分野に於ては中間の絶縁材
層の表面を平滑にする多数の方法が知られているが、そ
れらの方法はいずれも長時間の処理及び／又は新規な装
置が必要とされるという欠点を有している。十分な処Ｉ
Ｉ Ｅ：程及び装置を用いた場合に於ても、二重レベル
のメタリゼーションが行われた回路は信頼性に関する問
題が生じ易いものである。
当技術分野に於て一般に使用されている方法は、集積回
路上に燐ドープされたガラスの厚い層をイ・］着させ、
次いでその表面を平滑にずべくガラスを加熱して流動化
させることである。通常の方法にてガラス層に接点孔が
形成され、回路の表面が金属の層にて覆われる。次いで
金属の層がエツチングにより部分的に除去され、第一の
金属層のための所望のパターンの金属ストリップが残さ
れる。
路上に燐ドープされたガラスの厚い層をイ・］着させ、
次いでその表面を平滑にずべくガラスを加熱して流動化
させることである。通常の方法にてガラス層に接点孔が
形成され、回路の表面が金属の層にて覆われる。次いで
金属の層がエツチングにより部分的に除去され、第一の
金属層のための所望のパターンの金属ストリップが残さ
れる。
次いで第一の金属層上に絶縁性の介在材お１が配置され
、該材料上に第二のレベルの金属が配置される。
、該材料上に第二のレベルの金属が配置される。
第一の金属層上に平準な表面を形成する一つの従来の方
法が、１９８２年に発行されたＩ１３ＭＴｅｃｈｎｉｃ
ａｌ Ｄ １ｓｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ 、
Ｖｏ！。
法が、１９８２年に発行されたＩ１３ＭＴｅｃｈｎｉｃ
ａｌ Ｄ １ｓｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ 、
Ｖｏ！。
２４、Ｎ０８９の第４８３９頁にＡ、Ｊ、Ｉ−ｔｏｅＱ
等により著された記事に開示されている。この方法に於
ては、金属ストリップが窒化物層に形成された幅の広い
孔内に配置さｔし、平滑な表面を形成すべく金属のいず
れかの側に形成された間隙を埋めるべく繰り返し充填工
程が行わすしる。
等により著された記事に開示されている。この方法に於
ては、金属ストリップが窒化物層に形成された幅の広い
孔内に配置さｔし、平滑な表面を形成すべく金属のいず
れかの側に形成された間隙を埋めるべく繰り返し充填工
程が行わすしる。
１９８３年に発行されたＩ Ｂ Ｍ Ｔ ｅｃｈｎｉｃ
ａｌＤ １ｓｃｌｏｓｕｒｅ （３ｕｌｌｅｔｉｎ 、
Ｖｏｌ、 ２５、Ｎｏ。
ａｌＤ １ｓｃｌｏｓｕｒｅ （３ｕｌｌｅｔｉｎ 、
Ｖｏｌ、 ２５、Ｎｏ。
１０の第５３０９頁にＧ、Ｔ、Ｃｈｉｕ等により著され
た他の一つの記事には、上述の方ン大の結果を出発点と
して使用づる２レベルメタ５ノビ−ジョンが示されてい
る。
た他の一つの記事には、上述の方ン大の結果を出発点と
して使用づる２レベルメタ５ノビ−ジョンが示されてい
る。
発明の開示
本弁明は、集積回路の下部要素上にｌｊラス又Ｉま他の
絶縁材の比較的厚い層が形成さｉｔ、第一の金属層が絶
縁材層中に効果的に埋設されるよう、算１−の金ｙＡ層
を受入れる溝が絶縁材層にＪｌ’を成さｔしる改０され
たメタリ１−ジョンプロレスに関するものである。次い
で第二の絶縁材層（よイ也の層が第一の金属層の比較的
平滑な表面上に付着さ１する。
絶縁材の比較的厚い層が形成さｉｔ、第一の金属層が絶
縁材層中に効果的に埋設されるよう、算１−の金ｙＡ層
を受入れる溝が絶縁材層にＪｌ’を成さｔしる改０され
たメタリ１−ジョンプロレスに関するものである。次い
で第二の絶縁材層（よイ也の層が第一の金属層の比較的
平滑な表面上に付着さ１する。
以下に添付の図を参照しつつ、本発明を実施（列につい
て詳細に説明する。
て詳細に説明する。
発明を実施するための最良の形態
本発明により解決される問題を明瞭に寸べく、表面にシ
リコンゲート１１２を右し絶縁材（ガラス）層１２０に
より覆われた基体１１０の断面を示１第１図を参照して
説明づる。第１図の紙面に垂直に延在する第一の金属リ
ード１４２の断面がシリコンゲート１１２の右側に図示
されている。
リコンゲート１１２を右し絶縁材（ガラス）層１２０に
より覆われた基体１１０の断面を示１第１図を参照して
説明づる。第１図の紙面に垂直に延在する第一の金属リ
ード１４２の断面がシリコンゲート１１２の右側に図示
されている。
金属リード１４２は中間の絶縁材層１５０により覆われ
ており、該絶縁材層は金属リード１４２の隅部に符号１
５５にて示された段差部をイラしく（＼る。図面を横切
って延在する第二のレベルの金属ストリップ１６０が段
差部１６°５として段差部１５５を再現している。段差
部１５５に於ては、絶縁材は比較的薄く、二つの金ｍ層
間に於’Ｃ）、Ｏ絡が生じたり容量性カップリングが生
じたりりることがある。段差部１５５に於ける隅部の如
き鋭敏な隅部に於て発生される高電場により不純物が静
電移動せしめられることがある。更に段差部１６５に於
ては、金属ストリップ１６０が不連続になって開回路状
態なることがある。
ており、該絶縁材層は金属リード１４２の隅部に符号１
５５にて示された段差部をイラしく（＼る。図面を横切
って延在する第二のレベルの金属ストリップ１６０が段
差部１６°５として段差部１５５を再現している。段差
部１５５に於ては、絶縁材は比較的薄く、二つの金ｍ層
間に於’Ｃ）、Ｏ絡が生じたり容量性カップリングが生
じたりりることがある。段差部１５５に於ける隅部の如
き鋭敏な隅部に於て発生される高電場により不純物が静
電移動せしめられることがある。更に段差部１６５に於
ては、金属ストリップ１６０が不連続になって開回路状
態なることがある。
適正に平滑であり且良好に形成された後続の層を容易に
形成し得るよう、集積回路の種々の部分の表面をより一
層平滑にするための多数の方法が当技術分野に於て採用
されている。
形成し得るよう、集積回路の種々の部分の表面をより一
層平滑にするための多数の方法が当技術分野に於て採用
されている。
種々の層の厚さは、適当な絶縁マージンを設けたり金属
に対しては十分な電気伝送容量を与えることの如き多数
の考慮すべき点により指示される。
に対しては十分な電気伝送容量を与えることの如き多数
の考慮すべき点により指示される。
各層は勝手気侭に薄くされてはならないので、後続の層
のための適正なベースを与えるためには、下層の上面を
より一層平滑に（より一層平面的に）づる必要がある。
のための適正なベースを与えるためには、下層の上面を
より一層平滑に（より一層平面的に）づる必要がある。
上述のプロセスは以下の如く要約される。
（ａ）燐ドープされた再溶融ガラスの如き絶縁材の比較
的厚い層を付着させ、 （ｂ）回路の下部要素まで絶縁材を貫通して開けられる
べき接点のパターンにて７オトレジストを付着させ、感
光し、現像し、 （Ｃ）絶縁材を部分的に貫通する接点孔をプラズマ１ツ
チングにより形成し、 （ｄ）接点用フォトレジストを除去し、（ｅ）絶縁材を
加熱してその密度を増大させ、また接点孔のエツジを清
らかにし、 （ｆ）金属が付着されるべき領域に於て絶縁材内へエツ
チング加工することを可能にするパターンにてメタリゼ
ーションフォトレジストを付若し、感光し、現像し、 （Ｑ）プラズマエツチング及びウェット１ツヂングの組
合せにて第一の金属層の所望の位置に対応するパターン
の溝を絶縁材に形成し、 （ｈ）接点孔に酸化物が存在しなくなるよう、接点孔が
基体まで加工されるまで１ツヂングによる溝の加工を継
続し、 （１）ウェハの表面上に蒸着又はスパッタリングにより
金属を付着させ、 （Ｊ）メタリゼーションフォトレジストを除去し、これ
により構外の部分に位置づる金Ｔｆ６層を除去し絶縁材
に形成された溝内に第一の金Ｗｉ層を埋設された状態に
残存させる。
的厚い層を付着させ、 （ｂ）回路の下部要素まで絶縁材を貫通して開けられる
べき接点のパターンにて７オトレジストを付着させ、感
光し、現像し、 （Ｃ）絶縁材を部分的に貫通する接点孔をプラズマ１ツ
チングにより形成し、 （ｄ）接点用フォトレジストを除去し、（ｅ）絶縁材を
加熱してその密度を増大させ、また接点孔のエツジを清
らかにし、 （ｆ）金属が付着されるべき領域に於て絶縁材内へエツ
チング加工することを可能にするパターンにてメタリゼ
ーションフォトレジストを付若し、感光し、現像し、 （Ｑ）プラズマエツチング及びウェット１ツヂングの組
合せにて第一の金属層の所望の位置に対応するパターン
の溝を絶縁材に形成し、 （ｈ）接点孔に酸化物が存在しなくなるよう、接点孔が
基体まで加工されるまで１ツヂングによる溝の加工を継
続し、 （１）ウェハの表面上に蒸着又はスパッタリングにより
金属を付着させ、 （Ｊ）メタリゼーションフォトレジストを除去し、これ
により構外の部分に位置づる金Ｔｆ６層を除去し絶縁材
に形成された溝内に第一の金Ｗｉ層を埋設された状態に
残存させる。
この段階に於てはウェハは従来の方法にＪ、り得られる
表面よりもかなり平滑な表面を有し、該表向上に中間の
絶縁材の付着が行われてよい状態にある。
表面よりもかなり平滑な表面を有し、該表向上に中間の
絶縁材の付着が行われてよい状態にある。
第２図に於て、第２Δ図はシリコンゲート１１２が図に
は示されていないゲート酸化物により分前された基体１
１０上に位置された集積回路の一部の断面を示している
。絶縁材層１２０は燐ドープされた再溶融ガラスの層で
あってよい。絶縁材層１２０にはゲート１１２の上方に
僅かに隆起した部分が存在しており、上述の流動性を右
する絶縁材を厚く適用する方法の平滑化効果が示されて
いる。
は示されていないゲート酸化物により分前された基体１
１０上に位置された集積回路の一部の断面を示している
。絶縁材層１２０は燐ドープされた再溶融ガラスの層で
あってよい。絶縁材層１２０にはゲート１１２の上方に
僅かに隆起した部分が存在しており、上述の流動性を右
する絶縁材を厚く適用する方法の平滑化効果が示されて
いる。
第２１３図は接点孔の第一の段階の１ツチング工程が行
われた後に於ける第２Ａ図に示された回路の部分と同一
の部分を示している。フオトレジス）−ＦＰ１１３０が
ガラス層１２０上に（＝Ｊ着されており、接点孔１２２
がウェットエツチング又はプラズマエツチングによりガ
ラス層１２０内まで部分的に加工されている。接点孔１
２２は符号１２１【て示された底面を有しており、符号
１２３にて示された幅を有している。
われた後に於ける第２Ａ図に示された回路の部分と同一
の部分を示している。フオトレジス）−ＦＰ１１３０が
ガラス層１２０上に（＝Ｊ着されており、接点孔１２２
がウェットエツチング又はプラズマエツチングによりガ
ラス層１２０内まで部分的に加工されている。接点孔１
２２は符号１２１【て示された底面を有しており、符号
１２３にて示された幅を有している。
接点孔形成プロセスの最初の段階後に加工は、フォトレ
ジスト層１３０が除去され、ガラスの密度を増大させま
た第３Ａ図に示されている如く接点孔１２２の丸味を帯
びた１ツジ１１９をりえるべくガラスが加熱される。第
一のレベルの金属が配置される絶縁材はガラスｅある必
要はなく、絶縁材としてガラス以外の絶縁材が選定され
る場合には稠密化工程は省力される。また丸味を帯びＩ
こエツジ１１９が必ずしも形成される必要はないが、導
電体に鋭敏な隅部が形成されることを回Ｘするためには
丸味を帯びたエツジが設けられることが好ましい。
ジスト層１３０が除去され、ガラスの密度を増大させま
た第３Ａ図に示されている如く接点孔１２２の丸味を帯
びた１ツジ１１９をりえるべくガラスが加熱される。第
一のレベルの金属が配置される絶縁材はガラスｅある必
要はなく、絶縁材としてガラス以外の絶縁材が選定され
る場合には稠密化工程は省力される。また丸味を帯びＩ
こエツジ１１９が必ずしも形成される必要はないが、導
電体に鋭敏な隅部が形成されることを回Ｘするためには
丸味を帯びたエツジが設けられることが好ましい。
第３Ａ図に示されている如く）Ａ１〜レジメ１−１３２
の新たな層が１１着される。第３Ａ図に於（番、未金属
パターンの二つの部分が几１２４及び’ｌ ２ （３と
して断面にて示されている。」法１３３をイ１りる孔１
２６は、それに配置されるべき金属が接点７Ｌ１２２を
貫通ずる接点要素と電気的に接触するよう、接点孔１２
２の上方に設Ｇ〕られている。（１法１３４を有する孔
１２４はその領域に接点を有してはいない。
の新たな層が１１着される。第３Ａ図に於（番、未金属
パターンの二つの部分が几１２４及び’ｌ ２ （３と
して断面にて示されている。」法１３３をイ１りる孔１
２６は、それに配置されるべき金属が接点７Ｌ１２２を
貫通ずる接点要素と電気的に接触するよう、接点孔１２
２の上方に設Ｇ〕られている。（１法１３４を有する孔
１２４はその領域に接点を有してはいない。
第３Ｂ図は上述のプラズマエツチング工程（ＣＩ）が終
了した後に於ける同一の領域を示している。
了した後に於ける同一の領域を示している。
孔１２６及び１２２は孔１２２′として示された接点部
分が基体１１０の近傍まで形成されるまでプラズマエツ
チングされている。この例に於ては、７ｔ １２２は第
−又は第二のエツチング工程に於て基体１１０までは形
成されなかったが、この制限は大抵の場合本発明の方法
の実施にとって必須ではない。プラズマエツチングが採
用される場合には、基体１１０が長時間プラズマに曝さ
れるとその基体がプラズマにより加工されてしまうとい
う危険がある。ＣＭＯＳプロセスに於ては、ガラスより
の燐が露呈されたＰ＋ 基体を汚染するという更に伯の
危険がある。
分が基体１１０の近傍まで形成されるまでプラズマエツ
チングされている。この例に於ては、７ｔ １２２は第
−又は第二のエツチング工程に於て基体１１０までは形
成されなかったが、この制限は大抵の場合本発明の方法
の実施にとって必須ではない。プラズマエツチングが採
用される場合には、基体１１０が長時間プラズマに曝さ
れるとその基体がプラズマにより加工されてしまうとい
う危険がある。ＣＭＯＳプロセスに於ては、ガラスより
の燐が露呈されたＰ＋ 基体を汚染するという更に伯の
危険がある。
基体に損傷が及ぶ虞れを回避すべく、プラズマエツチン
グが停止され、孔がウェットエツチング工程により仕上
げられるが、伯のプラズマや基体を使用し改良された制
御装置を使用すればかかる注意は不必要になる。第３Ｃ
図は仕上げられた孔を示している。この段階に於ける孔
１２２は基体１１０まで貫通しており、孔の底部より酸
化物を除去すべくウェットエツチング工程が使用される
。
グが停止され、孔がウェットエツチング工程により仕上
げられるが、伯のプラズマや基体を使用し改良された制
御装置を使用すればかかる注意は不必要になる。第３Ｃ
図は仕上げられた孔を示している。この段階に於ける孔
１２２は基体１１０まで貫通しており、孔の底部より酸
化物を除去すべくウェットエツチング工程が使用される
。
またこの工程はフＡトレジスト１３２をアンダーカット
し、その結果孔１２６及び１２４のガラス層の上部エツ
ジにアンダーカッ１〜１３６が形成される。これらのア
ンダーカット１３６は孔１２４及び１２６のエツジに於
て金属層を強制的に分断することによって第一の金属層
の除去を容易にりる。
し、その結果孔１２６及び１２４のガラス層の上部エツ
ジにアンダーカッ１〜１３６が形成される。これらのア
ンダーカット１３６は孔１２４及び１２６のエツジに於
て金属層を強制的に分断することによって第一の金属層
の除去を容易にりる。
接点孔を形成覆るための第一の１ツヂング、所定量の材
料を除去するための第二のエツチング、及び仕上エツチ
ングの相対的深さは特定の設８１次第である。第一の金
ｍ層のための溝は下方の複数個の電気要素が互に連結さ
れるほど深く形成されてはならないが、溝が深く形成さ
れても問題にはならない回路も存在する。
料を除去するための第二のエツチング、及び仕上エツチ
ングの相対的深さは特定の設８１次第である。第一の金
ｍ層のための溝は下方の複数個の電気要素が互に連結さ
れるほど深く形成されてはならないが、溝が深く形成さ
れても問題にはならない回路も存在する。
第３Ｄ図は第一の金属層が付着された後に於番ノる同一
の領域を示している。金ｌｉ１層１４０がつ」ハの溝外
の領域を覆っており、金属層１４１及び１４２が溝内に
充填されている。金属Ｐ１４０の厚さがフォトレジスト
１３２の厚さよりも大きし）場合にも、金属Ｗｉ１４０
を良好に除去し得ることが分かった。フォトレジスト１
３２の−り面及び側面が金属により覆われている場合で
あっても、除去剤がアンダーカット１３６を通過するこ
とができる。現在の実施に使用されている寸法につむ）
では、金属がアンダーカットの下方の領域へ良好に侵入
することができないので、アンダーカットの１Ｊ法が０
．５ミク［：１ン以上である場合には、蒸着又はスパッ
タリングによって金属を付着さゼることが困難であり、
従ってアンダーカット１３６の下方の溝のエツジに段差
部が発生することが分力１っている。フォトレジスト１
３２に形成された種々の孔のエツジは種々の垂直度にて
示されており、これらの名目上は垂直な表面の品質がそ
れほど重要ではないことが視覚的に示されている。
の領域を示している。金ｌｉ１層１４０がつ」ハの溝外
の領域を覆っており、金属層１４１及び１４２が溝内に
充填されている。金属Ｐ１４０の厚さがフォトレジスト
１３２の厚さよりも大きし）場合にも、金属Ｗｉ１４０
を良好に除去し得ることが分かった。フォトレジスト１
３２の−り面及び側面が金属により覆われている場合で
あっても、除去剤がアンダーカット１３６を通過するこ
とができる。現在の実施に使用されている寸法につむ）
では、金属がアンダーカットの下方の領域へ良好に侵入
することができないので、アンダーカットの１Ｊ法が０
．５ミク［：１ン以上である場合には、蒸着又はスパッ
タリングによって金属を付着さゼることが困難であり、
従ってアンダーカット１３６の下方の溝のエツジに段差
部が発生することが分力１っている。フォトレジスト１
３２に形成された種々の孔のエツジは種々の垂直度にて
示されており、これらの名目上は垂直な表面の品質がそ
れほど重要ではないことが視覚的に示されている。
金属層１４１は比較的平滑に対応する溝を充填しており
、ガラス層１２０の表面よりも僅ｆ’Ｘにイ氏い点まで
隆起している。一方金属層１４２は接点孔１２２の深さ
が大きいことに対応してその上面が僅かに下がっている
。この金属層１４２の、１１ｆｉｊが厳密に平坦である
必要はなく、またこの金属層の上面にガラス層１２０よ
りも低いリヒスがＪｒ、 ｌ戊される必要もない。除去
剤が）Ａトレジストをｖ１通し得る限り金属層１４２は
ガラス１Ｐ１１２０Ｊ、りも僅かに上方へ突出していて
もよく、その場合にも従来の方法の場合に比してつ１ハ
の表面が平滑になる。
、ガラス層１２０の表面よりも僅ｆ’Ｘにイ氏い点まで
隆起している。一方金属層１４２は接点孔１２２の深さ
が大きいことに対応してその上面が僅かに下がっている
。この金属層１４２の、１１ｆｉｊが厳密に平坦である
必要はなく、またこの金属層の上面にガラス層１２０よ
りも低いリヒスがＪｒ、 ｌ戊される必要もない。除去
剤が）Ａトレジストをｖ１通し得る限り金属層１４２は
ガラス１Ｐ１１２０Ｊ、りも僅かに上方へ突出していて
もよく、その場合にも従来の方法の場合に比してつ１ハ
の表面が平滑になる。
第３Ｅ図はフォトレジスト１３２が除去され、それと共
に金属層１４０が除去された後に於【ノる同一の領域を
示している。この金ｍ層の除ムプＩ−１セスは、フォト
レジストの孔の垂直面の品質が−てれほど重要ではない
という点に於て、周知の従来のレジストにより補助され
た金属層除去ブ１１ ｔ？スとは異なっており、この金
属層除去工程は従来σ）工程はど細心の注意を要するも
のでもなく、：Ｊ、／：：重要なものではない。中間の
絶縁材層１５０１ｆｉ ）Ｊラス層１２０及び全組１４
１．１４２上にイ」名されている。絶縁材Ｗ！Ｊ１５０
は流動性ガラスの他の一つの層であってよく、又は他の
任意の適ソ１な絶縁材であってもよい。第３Ｅ図は本発
明の方法により形成された比較的小さい段差部をホしで
Ｊ３す、該段差部は従来の方法の場合に生じる金属層の
仝厚にほぼ等しい段差部よりもはるかに小さい。
に金属層１４０が除去された後に於【ノる同一の領域を
示している。この金ｍ層の除ムプＩ−１セスは、フォト
レジストの孔の垂直面の品質が−てれほど重要ではない
という点に於て、周知の従来のレジストにより補助され
た金属層除去ブ１１ ｔ？スとは異なっており、この金
属層除去工程は従来σ）工程はど細心の注意を要するも
のでもなく、：Ｊ、／：：重要なものではない。中間の
絶縁材層１５０１ｆｉ ）Ｊラス層１２０及び全組１４
１．１４２上にイ」名されている。絶縁材Ｗ！Ｊ１５０
は流動性ガラスの他の一つの層であってよく、又は他の
任意の適ソ１な絶縁材であってもよい。第３Ｅ図は本発
明の方法により形成された比較的小さい段差部をホしで
Ｊ３す、該段差部は従来の方法の場合に生じる金属層の
仝厚にほぼ等しい段差部よりもはるかに小さい。
第４Ａ図乃至第４Ｃ図はそれぞれ第２Ｂ図の線４Ａ−４
Ａ、第３Ｂ図の線４Ｂ−４８、第３Ｅ図の線４Ｇ−４０
に沿う断面を示している。これら第４Δ図乃至第４ｃ図
は接点溝や金属層をシリコンゲート１１２へ向けて見た
場合の断面を示しでいる。特に第４Ａ図は基体１１０及
び第２８図の紙面に垂直な寸法１２５を有する孔１２２
が部分的に形成されたガラス層１２０を示している。第
２Ｂ図及び第４Ａ図に示された寸法１２３及び１２５は
実質的に等しいが、この接点孔の形状は任意の適宜な形
状であってよい。
Ａ、第３Ｂ図の線４Ｂ−４８、第３Ｅ図の線４Ｇ−４０
に沿う断面を示している。これら第４Δ図乃至第４ｃ図
は接点溝や金属層をシリコンゲート１１２へ向けて見た
場合の断面を示しでいる。特に第４Ａ図は基体１１０及
び第２８図の紙面に垂直な寸法１２５を有する孔１２２
が部分的に形成されたガラス層１２０を示している。第
２Ｂ図及び第４Ａ図に示された寸法１２３及び１２５は
実質的に等しいが、この接点孔の形状は任意の適宜な形
状であってよい。
第４Ｂ図は孔１２２がほぼ基体１１０まで形成された状
態の断面を示しており、溝の底面１３１は第３Ｂ図の紙
面に垂直に無限に延在する二つの線として表れている。
態の断面を示しており、溝の底面１３１は第３Ｂ図の紙
面に垂直に無限に延在する二つの線として表れている。
第４Ｃ図は中間の絶縁材の付着工程の終了時に於ける第
３Ｅ図の断面を示しており、金属層１４２が孔１２２を
充填し溝に沿って延在している。
３Ｅ図の断面を示しており、金属層１４２が孔１２２を
充填し溝に沿って延在している。
本発明は、ＡＭＳ２０００リアクタを用い一１１７００
ＯＡの７％燐含有シリコンガラスを伺看し、フォトレジ
ストに接点パターンを適用し、その接点パターンをＴｅ
ａａ１７０３ブラズ′マ第４ニリイド、１−ツチャを用
いて約７０００人の深さＪ、で」−ツブングし、フォト
レジストを除去することにより実熱された。
ＯＡの７％燐含有シリコンガラスを伺看し、フォトレジ
ストに接点パターンを適用し、その接点パターンをＴｅ
ａａ１７０３ブラズ′マ第４ニリイド、１−ツチャを用
いて約７０００人の深さＪ、で」−ツブングし、フォト
レジストを除去することにより実熱された。
厚さ２２０００人の５Ｎｐｌｅｙｌ ４５０−） 、１
１− Ｌ／シストの層が付着され、第一の金属層のため
の満パターンにて感光され現像された。第一の金ＩｆＪ
Ｘ Ｆｆ４のための溝が”ｊ ｅｇａｌ ７０３プラズ
′マオキＪイ１ζ土ツチヤを用いてＦｒ［０１１１−１
０２に［ｌｌｉに６ｏＯｏ人の深さまでエツチング加工
され、これと同時に接点より６０００人の追加の材料が
除去され／ＣＱエツチング加工された溝を１ｏｏｏｏ人
の深さにまで仕上げるべく、次いで２４℃に於又７対１
にて水に緩衝されたフッ化水素より成る混合物が使用さ
れ、これと同時に接点孔の仕上及び洗浄が行われた。次
いで厚さｉ ｏｏｏｏ△のアルミニウム層がフォトレジ
ストに密に接触した状態にてウェハ上にスパッタリング
により付着された。
１− Ｌ／シストの層が付着され、第一の金属層のため
の満パターンにて感光され現像された。第一の金ＩｆＪ
Ｘ Ｆｆ４のための溝が”ｊ ｅｇａｌ ７０３プラズ
′マオキＪイ１ζ土ツチヤを用いてＦｒ［０１１１−１
０２に［ｌｌｉに６ｏＯｏ人の深さまでエツチング加工
され、これと同時に接点より６０００人の追加の材料が
除去され／ＣＱエツチング加工された溝を１ｏｏｏｏ人
の深さにまで仕上げるべく、次いで２４℃に於又７対１
にて水に緩衝されたフッ化水素より成る混合物が使用さ
れ、これと同時に接点孔の仕上及び洗浄が行われた。次
いで厚さｉ ｏｏｏｏ△のアルミニウム層がフォトレジ
ストに密に接触した状態にてウェハ上にスパッタリング
により付着された。
フォトレジストが超音波撹拌されたアセトン中にて除去
され、これと同時に余分の金属が除去された。金属が溝
に良好に進入していない領域に於ては、２００ＯＡの最
悪の値を有する金属−ガラス間段差部が存在していた。
され、これと同時に余分の金属が除去された。金属が溝
に良好に進入していない領域に於ては、２００ＯＡの最
悪の値を有する金属−ガラス間段差部が存在していた。
大抵の段差部はかなり小さくなる。接点の窪みは約７０
００Ａであり、流動性ガラスより平Ｗ１な肩部が得られ
た。
００Ａであり、流動性ガラスより平Ｗ１な肩部が得られ
た。
本発明の使用は如何なる意味に於ても二重金属型の集ｆ
ａ回路に限定されるものではない。一つの非常に重要な
用途は単−又は二重のレベルのメタリゼーションのため
の高品質の非常に幅の狭い金属ストリップを設各プるこ
とである。
ａ回路に限定されるものではない。一つの非常に重要な
用途は単−又は二重のレベルのメタリゼーションのため
の高品質の非常に幅の狭い金属ストリップを設各プるこ
とである。
現在のところでは処理の変動に基因して２ミクＬ１ン又
はそれ以下の距離にて互に隔置された複数個の金属線を
製造することは困難である。現在採用されている一つの
方法は、ウェハ上に金属をスパッタリングにより付着し
、フォトレジストの薄い線にて所望のパターンを覆い、
所望の線以外の部分の不要な金属をエツチングにより除
去覆ることである。フォトレジストの変動、金属の不均
一性、エツチングプロセスの速度により腐蝕され又は破
断された金属線が発生される。本発明の方法によれば、
制限はエツチングプロセスではなくステッピングマシン
である。現在市販されている装置によれば、１ミクロン
の線及び０．５ミクＩ］ンの間隔を含む１．５ミクロン
のピッチにて金属線を配置することができる。
はそれ以下の距離にて互に隔置された複数個の金属線を
製造することは困難である。現在採用されている一つの
方法は、ウェハ上に金属をスパッタリングにより付着し
、フォトレジストの薄い線にて所望のパターンを覆い、
所望の線以外の部分の不要な金属をエツチングにより除
去覆ることである。フォトレジストの変動、金属の不均
一性、エツチングプロセスの速度により腐蝕され又は破
断された金属線が発生される。本発明の方法によれば、
制限はエツチングプロセスではなくステッピングマシン
である。現在市販されている装置によれば、１ミクロン
の線及び０．５ミクＩ］ンの間隔を含む１．５ミクロン
のピッチにて金属線を配置することができる。
第５図は基体５０２上に配置されたガラス絶縁材５０４
中に埋設された一対の金属線５１０及び５１２の断面を
示している。これらの金属線は０゜６ミクロンの厚さ５
１４を有し、１．０ミク［１ンの幅５２０を有している
。これらの金属線は０゜５ミクロンの間隔５２１だ番プ
互に隔置され−Ｃいる。
中に埋設された一対の金属線５１０及び５１２の断面を
示している。これらの金属線は０゜６ミクロンの厚さ５
１４を有し、１．０ミク［１ンの幅５２０を有している
。これらの金属線は０゜５ミクロンの間隔５２１だ番プ
互に隔置され−Ｃいる。
金属のための孔が１．０ミクロンの厚さ５１５にてフォ
トレジスト５０６を貴通して形成されている。図示の断
面は上述の如く処理される段差部や接点を有しない領域
の断面である。許容されるアンダーカットの程度及び基
体に及ぼされる１１傷の危険性に応じて、ウエットエツ
ーチング又はプラズマ１ツヂングのいずれか又はそれら
の組合せが採用されてよい。
トレジスト５０６を貴通して形成されている。図示の断
面は上述の如く処理される段差部や接点を有しない領域
の断面である。許容されるアンダーカットの程度及び基
体に及ぼされる１１傷の危険性に応じて、ウエットエツ
ーチング又はプラズマ１ツヂングのいずれか又はそれら
の組合せが採用されてよい。
本発明は鋭敏な解像度を得るべく電子ビームにによる感
光及び／又は複層のフォトレジストにて実施されてもよ
い。・ 本発明の方法はアルミニウムに限定されるものではなく
、亜鉛化合物、ニッケル合金、鉄合金、金、タングステ
ン、又はタンタルの如き任意の多数の金属との関連で使
用されてよい。また本発明はポリシリコン、ポリサイド
、又はシリサイドの如き非金属導電体との関連で使用さ
れてもよい。
光及び／又は複層のフォトレジストにて実施されてもよ
い。・ 本発明の方法はアルミニウムに限定されるものではなく
、亜鉛化合物、ニッケル合金、鉄合金、金、タングステ
ン、又はタンタルの如き任意の多数の金属との関連で使
用されてよい。また本発明はポリシリコン、ポリサイド
、又はシリサイドの如き非金属導電体との関連で使用さ
れてもよい。
導電体は処理工程の他の部分との熱的及び他の両立性に
ついての考慮すべき点に応じて選定される。
ついての考慮すべき点に応じて選定される。
以上に於ては本発明を特定の実施例についで詳細に説明
したが、本発明はかかる実施例に限定されるものではな
く、本発明の範囲内にて種々の実施例が可能であること
は当業者にとって明らかであろう。
したが、本発明はかかる実施例に限定されるものではな
く、本発明の範囲内にて種々の実施例が可能であること
は当業者にとって明らかであろう。
第１図は従来の二重レベル回路の断面図である。
第２Ａ図及び第２Ｂ図は電気接点のための孔を形成する
予備的１稈を示す断面図である。 第３Ａ図、第３Ｂ図、第３Ｃ図、第３Ｄ図、第３Ｅ図は
、それぞれ本発明の方法の種々の］−程を示す断面図で
ある。 第４Ａ図、第４Ｂ図、第４ｃ図はそれぞれ第２Ｂ図の線
４／１４Ａ、第３Ｂ図の４ Ｂ−４１３、第３Ｅ図の線
４Ｃ−４０に沿う断面図である。 第５図は本発明の小ピツチの実施例の断面図である。 １１０・・・基体、１１２・・・シリコンゲート、１１
９・・・丸味を帯びたエツジ、１２ｏ・・・絶縁材（ガ
ラス）層、１２１・・・底面、１２２・・・接点孔、１
２４．１２６・・・孔、１３０・・・フォトレジストｌ
ｉｄ、１３２・・・フォトレジスト、１３６・・・アン
ダーカット、１４０．１４１・・・金属層、１４２・・
・金属リード（金属層）、１５０・・・中間の絶縁材層
、１５５・・・段差部、１６０・・・金属ストリップ、
７６５・・・段差部。 ５０２・・・基体、５０４・・・絶縁材、５０６・・・
フォトレジスト、５１０．５１２・・・金属線特許出願
人 ユナイテッド・テクノ１」シーズ・コーポレイショ
ン 代 理 人 弁 理 士 明 石 昌 毅図面のｉ’Ｔ
Ｉ：！：（内賓（二女更なし）ＦＩＧ、２Ａ 〃２ ＦＩＧ、ＪＣ ＦＩＧ、、３Ｄ （方式）（自 発） 手続補正書 昭和５９年１２月１７日 １、事件の表示 昭和５９年特許願第２３３０４２８２
、発明の名称 集積回路上にパターン化された導電体の
層を形成する方法 ３、補正をする者 事件との関係 特許出願人 住 所 アメリカ合衆国コネチカット州、ハートフォー
ド、フィナンシャル・ブラザ １ 名 称 ユナイテッド・チクノロシーズ・コーポレイシ
ョン４、代理人 居 所 〒１０４東京都中央区新川１丁目５１ｔ１９号
茅場町長岡ビル３階 電話５５１−４１７１６、補正の
対象 図面、優先権証明書及び訳文７、補正の内容 別
紙の通り
予備的１稈を示す断面図である。 第３Ａ図、第３Ｂ図、第３Ｃ図、第３Ｄ図、第３Ｅ図は
、それぞれ本発明の方法の種々の］−程を示す断面図で
ある。 第４Ａ図、第４Ｂ図、第４ｃ図はそれぞれ第２Ｂ図の線
４／１４Ａ、第３Ｂ図の４ Ｂ−４１３、第３Ｅ図の線
４Ｃ−４０に沿う断面図である。 第５図は本発明の小ピツチの実施例の断面図である。 １１０・・・基体、１１２・・・シリコンゲート、１１
９・・・丸味を帯びたエツジ、１２ｏ・・・絶縁材（ガ
ラス）層、１２１・・・底面、１２２・・・接点孔、１
２４．１２６・・・孔、１３０・・・フォトレジストｌ
ｉｄ、１３２・・・フォトレジスト、１３６・・・アン
ダーカット、１４０．１４１・・・金属層、１４２・・
・金属リード（金属層）、１５０・・・中間の絶縁材層
、１５５・・・段差部、１６０・・・金属ストリップ、
７６５・・・段差部。 ５０２・・・基体、５０４・・・絶縁材、５０６・・・
フォトレジスト、５１０．５１２・・・金属線特許出願
人 ユナイテッド・テクノ１」シーズ・コーポレイショ
ン 代 理 人 弁 理 士 明 石 昌 毅図面のｉ’Ｔ
Ｉ：！：（内賓（二女更なし）ＦＩＧ、２Ａ 〃２ ＦＩＧ、ＪＣ ＦＩＧ、、３Ｄ （方式）（自 発） 手続補正書 昭和５９年１２月１７日 １、事件の表示 昭和５９年特許願第２３３０４２８２
、発明の名称 集積回路上にパターン化された導電体の
層を形成する方法 ３、補正をする者 事件との関係 特許出願人 住 所 アメリカ合衆国コネチカット州、ハートフォー
ド、フィナンシャル・ブラザ １ 名 称 ユナイテッド・チクノロシーズ・コーポレイシ
ョン４、代理人 居 所 〒１０４東京都中央区新川１丁目５１ｔ１９号
茅場町長岡ビル３階 電話５５１−４１７１６、補正の
対象 図面、優先権証明書及び訳文７、補正の内容 別
紙の通り
Claims (1)
- 【特許請求の範囲】 集積回路」ニにパターン化された導電体の層を形成する
方法にして、 少なくとも一つの下層上に成る予め定められた絶縁材厚
さの第一の絶縁材層を付着させる過程と、前記絶縁材層
上に成る予め定められた厚さを有する導電体フォトレジ
ストの層を１１着さ仕る過程ど、 前記フォトレジストに少なくとも一つの導電体孔及び前
記少なくとも一つの導電体孔外の前記フォトレジストの
残りの部分を形成すべく前記導電体フォトレジストを感
光し現像づる過程と、前記少なくとも一つの導電体孔の
下方に存在づる前記絶縁材の部分を成る予め定められた
溝深さまで除去し、これにより前記絶縁材中に第−及び
第二の側面を有する少なくとも一つの溝を形成する過程
と、 Ｓ電体の層がその一部が前記溝内に侵入して前記第−及
び第二の側面に当接し且前記導電体の層が前記少なくと
も一つの溝と前記フォトレジストの前記残りの部分との
間に於て不連続状態になるよう、前記予め定められた溝
深さに実質的に等しい成る予め定められた導電体厚さを
有する導電体の層を前記集積回路上に付着させろ過程と
、前記フォトレジストの前記残りの部分を化学的に除去
し、これにより前記絶縁材層上に形成された前記少なく
とも一つの溝内に埋設された状態にてパターン化された
ｓＮ体の層を形成リ−る過程と、を含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/548,465 US4508815A (en) | 1983-11-03 | 1983-11-03 | Recessed metallization |
| US548465 | 1983-11-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60115246A true JPS60115246A (ja) | 1985-06-21 |
| JP2583408B2 JP2583408B2 (ja) | 1997-02-19 |
Family
ID=24188954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59233042A Expired - Lifetime JP2583408B2 (ja) | 1983-11-03 | 1984-11-05 | 集積回路上にパターン化された導電体の層を形成する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4508815A (ja) |
| EP (1) | EP0140817B1 (ja) |
| JP (1) | JP2583408B2 (ja) |
| DE (2) | DE140817T1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177337B1 (en) | 1998-01-06 | 2001-01-23 | International Business Machines Corporation | Method of reducing metal voids in semiconductor device interconnection |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0127689B1 (de) * | 1983-05-19 | 1987-08-26 | Ibm Deutschland Gmbh | Verfahren zum Herstellen von gedruckten Schaltungen mit in das Isolierstoffsubstrat eingebetteten metallischen Leiterzugstrukturen |
| US4744858A (en) * | 1985-03-11 | 1988-05-17 | Texas Instruments Incorporated | Integrated circuit metallization with reduced electromigration |
| US4681795A (en) * | 1985-06-24 | 1987-07-21 | The United States Of America As Represented By The Department Of Energy | Planarization of metal films for multilevel interconnects |
| US4662064A (en) * | 1985-08-05 | 1987-05-05 | Rca Corporation | Method of forming multi-level metallization |
| US4624739A (en) * | 1985-08-09 | 1986-11-25 | International Business Machines Corporation | Process using dry etchant to avoid mask-and-etch cycle |
| US4789648A (en) * | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
| DE3684298D1 (de) * | 1986-01-09 | 1992-04-16 | Ibm | Verfahren zur herstellung eines kontakts unter verwendung der erweichung zweier glasschichten. |
| US4753866A (en) * | 1986-02-24 | 1988-06-28 | Texas Instruments Incorporated | Method for processing an interlevel dielectric suitable for VLSI metallization schemes |
| US4689113A (en) * | 1986-03-21 | 1987-08-25 | International Business Machines Corporation | Process for forming planar chip-level wiring |
| JPH0682658B2 (ja) * | 1987-04-29 | 1994-10-19 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 半導体装置およびその製造方法 |
| US5034347A (en) * | 1987-10-05 | 1991-07-23 | Menlo Industries | Process for producing an integrated circuit device with substrate via hole and metallized backplane |
| IT1225624B (it) * | 1988-10-20 | 1990-11-22 | Sgs Thomson Microelectronics | Procedimento per formare contatti metallo-semiconduttore autoallineatiin dispositivi integrati contenenti strutture misfet |
| EP0375255A3 (en) * | 1988-12-21 | 1991-09-04 | AT&T Corp. | Method for reducing mobile ion contamination in semiconductor integrated circuits |
| US5112448A (en) * | 1989-11-28 | 1992-05-12 | The Boeing Company | Self-aligned process for fabrication of interconnect structures in semiconductor applications |
| US5413966A (en) * | 1990-12-20 | 1995-05-09 | Lsi Logic Corporation | Shallow trench etch |
| US5290396A (en) * | 1991-06-06 | 1994-03-01 | Lsi Logic Corporation | Trench planarization techniques |
| JP2740050B2 (ja) * | 1991-03-19 | 1998-04-15 | 株式会社東芝 | 溝埋込み配線形成方法 |
| US5225358A (en) * | 1991-06-06 | 1993-07-06 | Lsi Logic Corporation | Method of forming late isolation with polishing |
| US5248625A (en) * | 1991-06-06 | 1993-09-28 | Lsi Logic Corporation | Techniques for forming isolation structures |
| US5252503A (en) * | 1991-06-06 | 1993-10-12 | Lsi Logic Corporation | Techniques for forming isolation structures |
| US5245213A (en) * | 1991-10-10 | 1993-09-14 | Sgs-Thomson Microelectronics, Inc. | Planarized semiconductor product |
| JP2885616B2 (ja) * | 1992-07-31 | 1999-04-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
| CN1656612A (zh) * | 2002-05-23 | 2005-08-17 | 肖特股份公司 | 用于高频的玻璃材料 |
| US20060244151A1 (en) * | 2005-05-02 | 2006-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Oblique recess for interconnecting conductors in a semiconductor device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5224084A (en) * | 1975-08-19 | 1977-02-23 | Matsushita Electric Ind Co Ltd | Semiconductor manufacturing rpocess |
| JPS533773A (en) * | 1976-06-30 | 1978-01-13 | Ibm | Method of etching substrate |
| JPS56110229A (en) * | 1980-02-06 | 1981-09-01 | Nec Corp | Manufacture of semiconductor device |
| JPS5825229A (ja) * | 1981-08-08 | 1983-02-15 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS6010755A (ja) * | 1983-06-30 | 1985-01-19 | Sharp Corp | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4070501A (en) * | 1976-10-28 | 1978-01-24 | Ibm Corporation | Forming self-aligned via holes in thin film interconnection systems |
| JPS56114319A (en) * | 1980-02-14 | 1981-09-08 | Fujitsu Ltd | Method for forming contact hole |
| DE3175488D1 (en) * | 1981-02-07 | 1986-11-20 | Ibm Deutschland | Process for the formation and the filling of holes in a layer applied to a substrate |
| US4564997A (en) * | 1981-04-21 | 1986-01-21 | Nippon-Telegraph And Telephone Public Corporation | Semiconductor device and manufacturing process thereof |
| US4439270A (en) * | 1983-08-08 | 1984-03-27 | International Business Machines Corporation | Process for the controlled etching of tapered vias in borosilicate glass dielectrics |
-
1983
- 1983-11-03 US US06/548,465 patent/US4508815A/en not_active Expired - Lifetime
-
1984
- 1984-10-30 EP EP84630163A patent/EP0140817B1/en not_active Expired
- 1984-10-30 DE DE198484630163T patent/DE140817T1/de active Pending
- 1984-10-30 DE DE8484630163T patent/DE3482225D1/de not_active Expired - Fee Related
- 1984-11-05 JP JP59233042A patent/JP2583408B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5224084A (en) * | 1975-08-19 | 1977-02-23 | Matsushita Electric Ind Co Ltd | Semiconductor manufacturing rpocess |
| JPS533773A (en) * | 1976-06-30 | 1978-01-13 | Ibm | Method of etching substrate |
| JPS56110229A (en) * | 1980-02-06 | 1981-09-01 | Nec Corp | Manufacture of semiconductor device |
| JPS5825229A (ja) * | 1981-08-08 | 1983-02-15 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS6010755A (ja) * | 1983-06-30 | 1985-01-19 | Sharp Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177337B1 (en) | 1998-01-06 | 2001-01-23 | International Business Machines Corporation | Method of reducing metal voids in semiconductor device interconnection |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0140817B1 (en) | 1990-05-09 |
| EP0140817A2 (en) | 1985-05-08 |
| JP2583408B2 (ja) | 1997-02-19 |
| DE3482225D1 (de) | 1990-06-13 |
| DE140817T1 (de) | 1985-09-12 |
| US4508815A (en) | 1985-04-02 |
| EP0140817A3 (en) | 1987-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60115246A (ja) | 集積回路上にパターン化された導電体の層を形成する方法 | |
| EP0892428B1 (en) | Method of producing low resistance contacts between integrated circuit metal levels and structure produced thereby. | |
| TW578195B (en) | A single step electroplating process for interconnect via fill and metal line patterning | |
| JPS6135537A (ja) | 半導体装置の製造方法 | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| US6110824A (en) | Wire shape conferring reduced crosstalk and formation methods | |
| JPH03220751A (ja) | インターレベル・コンタクトを製造する方法、および半導体構造 | |
| US7608538B2 (en) | Formation of vertical devices by electroplating | |
| JPS63313837A (ja) | 埋込み多重レベル間相互接続体装置 | |
| US5953625A (en) | Air voids underneath metal lines to reduce parasitic capacitance | |
| US6455412B1 (en) | Semiconductor contact via structure and method | |
| TW311249B (en) | Multi-layered tungsten depositions for contact hole filling | |
| US5296407A (en) | Method of manufacturing a contact structure for integrated circuits | |
| JPH0530067B2 (ja) | ||
| JPH05109708A (ja) | 半導体装置及びその製造方法 | |
| JPS62229959A (ja) | 超大規模集積回路の多層金属被膜構造物における層間絶縁体中の通路または接触穴の充填方法 | |
| TW410434B (en) | Structure of multilevel interconnects in semiconductor device and its manufacturing method | |
| KR100242434B1 (ko) | 반도체 장치의 콘택 형성방법 | |
| TW200406042A (en) | Method of reducing voiding in copper interconnects with copper alloys in the seed layer | |
| JPS6297353A (ja) | Ｖｌｓｉデバイス用の平面状金属相互接続 | |
| JPS63274159A (ja) | 半導体装置およびその製造方法 | |
| EP0228183A2 (en) | Method for manufacturing semiconductor device | |
| JPS6146051A (ja) | 配線方法 | |
| TW531791B (en) | Formation method of metal-insulator-metal semiconductor structure | |
| JPS5858744A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |