JPS6135537A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6135537A
JPS6135537A JP15148285A JP15148285A JPS6135537A JP S6135537 A JPS6135537 A JP S6135537A JP 15148285 A JP15148285 A JP 15148285A JP 15148285 A JP15148285 A JP 15148285A JP S6135537 A JPS6135537 A JP S6135537A
Authority
JP
Japan
Prior art keywords
depositing
coating
contact hole
semiconductor device
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15148285A
Other languages
English (en)
Other versions
JPH0680737B2 (ja
Inventor
ケンドール　エス．ウイリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS6135537A publication Critical patent/JPS6135537A/ja
Publication of JPH0680737B2 publication Critical patent/JPH0680737B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野Ｊ 本発明は、半導体集積回路装置のためのコンタクト及び
相互接続に関するものであり、更に詳細には、絶縁体被
膜中の孔を通して作製された金属コンタクトを採用して
、ＭＯ８超Ｌ’しＩ装置の製造方法の関するもので当る
。
［従来の技術］ 例えば、（、Ｒ，１ｙｌｏｈａｎ　　Ｒａｏに対して発
行され、テギサス・インスツルメンツ社へ■渡された米
田特清ｉ１，０５５．４４４Ｊ３及び第４，３８８，１
２１号に述べられたように、ダイナミック型ＲＡＭのよ
うなＭＯ３超１−８１装買を製造りる場合には、絶縁性
被膜としてリン硅酸ガラスを用い、その絶縁体中に孔を
ニップし、次に加熱によって（「高密度化」シ）絶縁体
をフローさせて側壁に傾斜をもたＵることによって、そ
の絶縁体下のシリコンや他の層へのコンタク１−を作製
することが実際には行われる。これによって、堆積され
る金属は断線なしで傾斜をもった側壁上を被覆する。し
かし、例えば１メガピッ１〜程度の大ぎさのＤＲＡＭに
必要とされるような非常に高密度の集積密度を有する装
置の製造においては、空間の節約のために、傾斜をもっ
た側壁のかわりに、乗直な側壁のコンタクトホールを作
製することが必要である。従来のスパッタ蒸着や真空源
むによってでは、コンタクトボールが金属で埋められな
いので、コンタクトの中に空孔が発生しつる。
すなわち、ステップカバレッジ特性が不良で、金属が端
部にかかる部分においてクラックが発生しうる。このス
テップカバレッジの問題をさけるために、ＣＶＤすなわ
ち気相堆積法による金属を用いる方法が提案された。こ
の方法は等方向な堆積法であるため、ずべての表面を等
しく　Ｖ　’；’ｌ　１’ることができる。゛しかじ、
ＣＶＤによる金属の性質は、配線に用いる主要導電体と
するには不十分である。
別の問題点は、最小寸法が究極的に、２ミクロン、の範
囲になってくると、相互接続中の金属が大幅に減少りる
ため、電気Ｂ動（エレクトロマイグレーション）の発生
１．［立が増大し、相互１！１続が容易に１１皮壊され
てしまう。工１ツクトロマイグレーションは小さいη電
体中に高密度の電流が流れることから生じ、絶縁層とし
”（用いられるリン硅酸ガラス等のようにリンを含む物
質との接触が金属の腐食の原因となる。′ ［発明が解決しようとする問題点］ 本発明の主たる目的は、特に非常に微小な寸法をイテす
る超１−３１装置のような半導体集積回路装置へのコン
タクトを作製するだめの進歩した方法を得ることである
。別の１つの目的はｉ！１１！積密度の実密度路装侃に
対してイｊ用なコンタクト法であって、垂直な側壁を有
するコンタク！・ホールを絶縁物層中に形成することを
特徴とする方法を得ることである。更に他の目的は、コ
ンタクトホールの側壁に傾斜を与えるための高温度操作
を必要としないコンタクト法を得ることである。更に他
の目的は、エレクトロマイグレーションと化学的腐食の
有害な効果を最小にすることである。
［問題点を解決づるための手段〕 本発明の１つの実施例に従えば、ＭＯ８超Ｓｔ　　＋半
導体装置のためのコンタクトと相’４１１ｃ続に、絶縁
被ｌｌ５ｊ中のコンタクトホールが用いられる。
このコンタクトホールは、傾斜した側壁でなく、垂直な
側壁を右しでいる。ＣＶＤ法による第一の金属配線が形
成され、ＩＩ！す壁には一様な厚さでこの第一の金属が
被着される。次にこの第一の金属が異方性エツチングに
よってエッチされ、金属の側壁が残される。スパッタ蒸
着や真空蒸着によって第二の金属配線形成が行われ、よ
り密でエレクトロマイグレーションに高い耐性を有する
被膜が形成される。この金属層とシリコン基板との間、
更にこの金属配線と絶縁体との間には高融点金属層を挿
入することが望ましい６俊者は特に絶縁体がリンを含む
ことが多いために有効である。
［実施例］ 本発明の特長と考えられる新規な特徴については特許請
求の範囲に述べた。しかし本発明それ自体の内容につい
ては、本発明の他の特徴やその利点と共に、以下の図面
を参照した詳細な説明から最も良く理解されるであろう
。
第１図を参照すると、垂直な側壁をもつ孔にコンタク１
−を作成する１つの方法が示されている。
代表的にはＰ　３’ｌシリコンであるような基板１０に
は、表面にＮ＋領域１１が含まれており、その上にはリ
ン硅酸ガラスのような比較的厚い酸化物被膜１２が設け
られている。通常このガラスは［フロー−１されること
によ−ってなめらかな上表面につくられている。この被
膜１２中に、反応性イオンエツヂング（ＲＩＥ）工程等
の異方性エツチングによって垂直な側壁をもつ孔１３が
形成される。
この孔１３の側壁は、等方性であるＣＶＤ工程によって
孔の側壁と共に絶縁体１２の上にも、基板の全表面上を
一様な厚さの被膜ておお）゛第一の堆積工程によって、
物質１４（ここではアルミニウム）で被覆される。次に
この金属１４は異方性エッチによって選択的に除去され
、側壁上には残存し、ｊ（！！縁体１２の上からは除去
きれる。次にスパッタ蒸着等の方法によってアルミニウ
ム（または伯の金属）の被膜がとりつけられ、その後こ
の被膜はパターン加工されて相互接続ストリップ１５が
形成される。
第２図には、垂直な側壁を有するコンタクトを作製する
別の方法が示されている。この溝道は、例えば選択的に
堆積させたタングステンを含む薄い層１６がアルミニウ
ムやその他の金１．ｆ４１４（及び１５）とＮ“シリコ
ンとの間の障壁となっている点を除いて第１図の４ｔ’
ｉ造と同一である。この障壁は、薄い（通常は砒素を注
入された）領域１１を突抜ける等によって生ずる基板に
対する不利な効果からアルミニウムを阻止するための一
乙のである。その層１６はまた、コンタクトの導電串の
改善にも寄与する。ずなわちいく分整流性のあるコンタ
クトをオ″−ミック性でより低い抵抗値のものとするこ
とができる。
第３図には、本発明の概念の別の実施例が示されている
。７Ｌ１３をＦ１１２の表面レベルまで埋めるために、
Ｆｉ１７，１８．１９が逐次的に用いられる。この構造
を採用する理由は、選択的なタングスデンの反応がＪ５
よそ２０００人のＪ（ｉ梢で停止してしまうからである
。孔１３は完全に埋められることがｔ１２ましいが、こ
のことは１回の１１を栢だけでは不可能である。従って
、まｆＣＶＤ法によって多結晶シリコンのｆｆ”ｉ１７
がどりっ【）られ、次にｙノ：方性エッチによって側壁
上の多結晶シリコンを残してエッチし、クンゲステンの
層１８を選択的にＩｆｆ偵さける（すなわらタングステ
ンはシリコン１７十にのみＪｌ［偵し、酸化シリコン上
にはＪ（１，７４１しない）ごどにＪ：ってエツチング
が不要となる。次に多結晶シリコンの別のｌ１９ｉ１９
をどりっけ、別の貸方性エッチを行い、次にタングステ
ンの別の層２０を選択的に」ａ槓させる（異方性エッチ
は不要である）。ここに示した層の？ｉ　Ｉｒ：＆単な
る一つの例であって、コンタクトホールの深さと幅にＪ
、って変る。上のタングステンｌｆｆ１２０は、アルミ
ニウムとリンを含む１０縁休との間の障壁どして働くよ
うにアルミニウム層１６の下の所定の場所に残される。
第４図を！、ζ照す°ると、本発明の一実施例が示され
ている。これは、障Ｅｉ　ｅ　２１がアルミニウムスト
リップ１５の下側すべてに拡がって１１３す、コンタク
トど相互接続を絶縁体１２の高いリン濃度の効果から保
護するようになっている点を除いて、第２図のものど間
柱である。この障壁１ｆｍ　２１は例えばＣＶＤ法でｉ
［ｆｌｉ’ｉ　Ｌ／たタングステンを○んでいる。この
層は、ＣＶＤ金屈１４の異方性エッチの後で、金屈１５
のスパッタ蒸着または真空蒸着の前にｉｌｌ梢され、こ
れら両層２１ど１５は１６１時にパターン加工され、従
ってＦ１２１はコンタクト及び相互接続の下にのみ存在
することになる。
アルミニウムの層１４と１５とを同時に堆Ｊ、ｌ′ｊシ
ない理由は、コンタクトホールの側壁に傾斜を持　。
たせる必要がないということである。従って、壁面を１
１１斜させるための８温操作（高密度仙もしくはフロー
と呼ぶ）の必要がない。更に、側壁を傾斜したものにす
るために提案された特殊なエツチングの必要もない。特
性の劣るＣＶＤアルミニウムは、エレクトロマイグレー
ションに関する問題を危険の少ないコンタ−クトホール
中にのみ残存する。］ンタク１−は水毒中でシンターで
き尋電度を改善できる。更に／あるいは例えばレーザな
どで選択的に加熱され、望みの場所にのみコンタクトを
形成刃ることを特殊なプログラムとして行うこともでき
る。ＣＶＤ金屈１４はスパッタ蒸着や真空蒸菅よりもＪ
：り小ざい孔の中を埋めるようにＪ１ｆ栢できるため、
コンタクトの大きさを小さいものとすることができる。
本発明は、ここにで−びだした特定の実ＩＪｌ！ｉ例に
関して説明してきたが、この説明は本発明を制約り“る
ものでにＬない。本発明のその他の実施例と共に、ここ
に示した実施例に対する台杆のｐ１正が可能であること
（、Ｌ、本説明から当業者に１ま明らがであろう。従っ
仁特：１′１請求の１１（ｊ聞は、そのような実施例や
ｔ（正のりへ′Ｃを本発明の第四に含むもＵ）として解
釈されるべさである。
【図面の簡単な説明】
第１ｉ／１は、本発明の一つの実施例に従っＩ〔、半導
体装Ｃ′？への＝ｌンタク１〜のｒ広面（しく弐図であ
る。 第２図は、本発明の曲の一実施例に従った、半導体装置
へのコンタクトの断面模式図である。 第３は１は、本発明の更に他の一実施例に従った、半導
体装置ｍへのコンタクトの断面模式図である。 ｍ４図は、本発明の更に他の一実施例に従っ１＝、半導
体装置へのコンタクトの断面模式図である。 参照符号 １０・・・・・・半導体基板、１１・・・・・・Ｎ十領
域、１２・・・・・・絶縁被膜、１３・・・・・・コン
タクトボール。 １４・・・・・・第一の導電１１被膜、１５・・・・・
・配線ストリップ、１６・・・・・・障壁居、１７・・
・・・・多結晶シリコン　ｈ３．１８・・・・・・タン
グステン層、１９・・・・・・多結晶シリコン層、２ｏ
・・・・・・タングステン層、２１・・・・・・陣檗層
。

Claims (16)

    【特許請求の範囲】
  1. （１）半導体装置作製法であつて、以下の工程、半導体
    母材の表面上へ、絶縁体被膜を堆積すること、 上記堆積物中に、本質的に垂直な側壁を有するコンタク
    トホールを形成すること、 等方性の堆積法によつて、上記表面上に第一の導電性被
    膜を堆積し、それによつて上記側壁を被覆し、更に異方
    性エッチングによつて上記第一の被膜をエッチし、側壁
    上の被覆を残すこと、上記コンタクトホール中を本質的
    に埋めるように、上記表面上に第二の導電性被膜を堆積
    し、更に上記第二の導電性被膜をパターン加工すること
    によつて、上記表面上に、上記コンタクトホール中へ延
    びる導電性細線（ストリップ）を残すこと、を含む、方
    法。
  2. （２）特許請求の範囲第１項の方法であつて、上記半導
    体母材がシリコンであり、上記絶縁体被膜がリン硅酸ガ
    ラス（ＰＳＧ）であり、上記第一及び第二の導電性被膜
    が金属である、方法。
  3. （３）特許請求の範囲第１項の方法であつて、上記第一
    の導電体の堆積の前に、障壁層を堆積する工程を含む、
    方法。
  4. （４）特許請求の範囲第３項の方法であつて、上記障壁
    層が高融点金属である、方法。
  5. （５）特許請求の範囲第４項の方法であつて、上記コン
    タクトホール中を除く上記表面上から上記障壁層を除去
    する工程を含む、方法。
  6. （６）特許請求の範囲第４項の方法であつて、上記導電
    体ストリップの下と上記コンタクトホール中とを除く上
    記表面上から上記障壁層を除去する工程を含む、方法。
  7. （７）特許請求の範囲１項の方法であつて、上記第一の
    導電体を堆積する工程が気相堆積法である、方法。
  8. （８）特許請求の範囲第７項の方法であつて、上記第二
    の導電体を堆積する工程が、蒸着法またはスパッタ蒸着
    法である、方法。
  9. （９）特許請求の範囲第１項の方法であつて、第一の導
    電体を堆積する上記工程の後に、上記第二の導電体被膜
    を堆積する上記工程の前に、交互に異なる導電性物質を
    堆積する複数個の工程を含む、方法。
  10. （１０）特許請求の範囲第９項の方法であつて、上記第
    二の導電体がアルミニウムであり、上記第一の導電体が
    多結晶シリコンであり、上記交互に異なる導電体が高融
    点金属と多結晶シリコンとである、方法。
  11. （１１）特許請求の範囲１０項の方法であつて、交互に
    異なる導電体を堆積する上記工程が上記コンタクトホー
    ルを本質的に埋めるように機能する、方法。
  12. （１２）半導体装置であつて： 半導体母材の表面中の１つの領域， 上記表面上の絶縁体被膜であつて、上記領域上にコンタ
    クトホールを有し、上記コンタクトホールが本質的に垂
    直な側壁を有するような、絶縁体被膜， 絶縁体被膜の表面上を除き上記側壁上へ気相堆積法で堆
    積された第一の金属被膜， 上記表面上を、上記絶縁体上を延びて、上記第一の被膜
    上の上記コンタクトホール中へ延びる金属ストリップ， を含む、半導体装置。
  13. （１３）特許請求の範囲１２項の半導体装置であつて、
    上記半導体がシリコンであり、上記絶縁体がリン硅酸ガ
    ラスであり、上記第一の被膜が金属であり、上記金属ス
    トリップが上記第一の被膜と同じ金属を含んでいる、半
    導体装置。
  14. （１４）特許請求の範囲第１２項の半導体装置であつて
    、上記第一の被膜と上記表面中の上記領域との間に挿入
    された障壁層を含む、半導体装置。
  15. （１５）特許請求の範囲第１４項の半導体装置であつて
    、上記障壁層が高融点金属である、半導体装置。
  16. （１６）特許請求の範囲１２項の半導体装置であつて、
    異なる導電体の交互層が、上記コンタクトホールを本質
    的に埋めるように上記側壁を被覆している半導体装置。
JP60151482A 1984-07-11 1985-07-11 半導体装置の製造方法 Expired - Lifetime JPH0680737B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US630471 1984-07-11
US06/630,471 US4720908A (en) 1984-07-11 1984-07-11 Process for making contacts and interconnects for holes having vertical sidewalls

Publications (2)

Publication Number Publication Date
JPS6135537A true JPS6135537A (ja) 1986-02-20
JPH0680737B2 JPH0680737B2 (ja) 1994-10-12

Family

ID=24527311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60151482A Expired - Lifetime JPH0680737B2 (ja) 1984-07-11 1985-07-11 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US4720908A (ja)
JP (1) JPH0680737B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0627732U (ja) * 1991-12-24 1994-04-12 三機工業株式会社 ベルト駆動ローラコンベヤ

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924287A (en) * 1985-01-20 1990-05-08 Avner Pdahtzur Personalizable CMOS gate array device and technique
US5045916A (en) * 1985-01-22 1991-09-03 Fairchild Semiconductor Corporation Extended silicide and external contact technology
US4843453A (en) * 1985-05-10 1989-06-27 Texas Instruments Incorporated Metal contacts and interconnections for VLSI devices
US5084413A (en) * 1986-04-15 1992-01-28 Matsushita Electric Industrial Co., Ltd. Method for filling contact hole
US5329152A (en) * 1986-11-26 1994-07-12 Quick Technologies Ltd. Ablative etch resistant coating for laser personalization of integrated circuits
JPS63148646A (ja) * 1986-12-12 1988-06-21 Toshiba Corp 半導体装置
IL81849A0 (en) * 1987-03-10 1987-10-20 Zvi Orbach Integrated circuits and a method for manufacture thereof
CA1306072C (en) * 1987-03-30 1992-08-04 John E. Cronin Refractory metal - titanium nitride conductive structures and processes for forming the same
IL82113A (en) * 1987-04-05 1992-08-18 Zvi Orbach Fabrication of customized integrated circuits
US5055908A (en) * 1987-07-27 1991-10-08 Texas Instruments Incorporated Semiconductor circuit having metallization with TiW
US4937657A (en) * 1987-08-27 1990-06-26 Signetics Corporation Self-aligned metallization for semiconductor device and process using selectively deposited tungsten
US4963511A (en) * 1987-11-30 1990-10-16 Texas Instruments Incorporated Method of reducing tungsten selectivity to a contact sidewall
JP2585662B2 (ja) * 1987-12-23 1997-02-26 株式会社日立製作所 ヘテロ接合バイポーラトランジスタの製造方法
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
US4898841A (en) * 1988-06-16 1990-02-06 Northern Telecom Limited Method of filling contact holes for semiconductor devices and contact structures made by that method
EP0347238B1 (en) * 1988-06-17 1993-10-20 Ngk Insulators, Ltd. Minutely patterned structure, and method of producing the same
US5110762A (en) * 1988-07-07 1992-05-05 Kabushiki Kaisha Toshiba Manufacturing a wiring formed inside a semiconductor device
FR2634317A1 (fr) * 1988-07-12 1990-01-19 Philips Nv Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions
US5008730A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Contact stud structure for semiconductor devices
US5008216A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Process for improved contact stud structure for semiconductor devices
KR930004295B1 (ko) * 1988-12-24 1993-05-22 삼성전자 주식회사 Vlsi 장치의 n+ 및 p+ 저항영역에 저저항 접속방법
US4924294A (en) * 1989-03-01 1990-05-08 The Boeing Company Structure and method for selectively producing a conductive region on a substrate
US5070391A (en) * 1989-11-30 1991-12-03 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure and method
US4976809A (en) * 1989-12-18 1990-12-11 North American Philips Corp, Signetics Division Method of forming an aluminum conductor with highly oriented grain structure
US5213999A (en) * 1990-09-04 1993-05-25 Delco Electronics Corporation Method of metal filled trench buried contacts
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
US5270254A (en) * 1991-03-27 1993-12-14 Sgs-Thomson Microelectronics, Inc. Integrated circuit metallization with zero contact enclosure requirements and method of making the same
US5243222A (en) * 1991-04-05 1993-09-07 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
TW520072U (en) * 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
US5461005A (en) * 1991-12-27 1995-10-24 At&T Ipm Corp. Method of forming silicide in integrated circuit manufacture
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5393700A (en) * 1994-04-22 1995-02-28 Chartered Semiconductor Manufacturing Pte Ltd. Methods to fabricate large highly reflective metal reflector plates for applications in game chips or similar virtual image projection use
KR970007967B1 (en) * 1994-05-11 1997-05-19 Hyundai Electronics Ind Fabrication method and semiconductor device
US5847460A (en) * 1995-12-19 1998-12-08 Stmicroelectronics, Inc. Submicron contacts and vias in an integrated circuit
US6111319A (en) 1995-12-19 2000-08-29 Stmicroelectronics, Inc. Method of forming submicron contacts and vias in an integrated circuit
US6420786B1 (en) 1996-02-02 2002-07-16 Micron Technology, Inc. Conductive spacer in a via
KR100470923B1 (ko) * 1997-05-16 2005-05-10 매그나칩 반도체 유한회사 반도체장치의금속배선형성방법
US6436814B1 (en) * 2000-11-21 2002-08-20 International Business Machines Corporation Interconnection structure and method for fabricating same
JP2003068848A (ja) * 2001-08-29 2003-03-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2003115535A (ja) * 2001-10-04 2003-04-18 Hitachi Ltd 半導体集積回路装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923544A (ja) * 1982-07-30 1984-02-07 Toshiba Corp 半導体装置の製造方法
JPS5999718A (ja) * 1982-11-30 1984-06-08 Toshiba Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4291322A (en) * 1979-07-30 1981-09-22 Bell Telephone Laboratories, Incorporated Structure for shallow junction MOS circuits
JPS592352A (ja) * 1982-06-28 1984-01-07 Toshiba Corp 半導体装置の製造方法
US4507853A (en) * 1982-08-23 1985-04-02 Texas Instruments Incorporated Metallization process for integrated circuits
DE3314879A1 (de) * 1983-04-25 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen
US4532702A (en) * 1983-11-04 1985-08-06 Westinghouse Electric Corp. Method of forming conductive interconnection between vertically spaced levels in VLSI devices
US4589196A (en) * 1984-10-11 1986-05-20 Texas Instruments Incorporated Contacts for VLSI devices using direct-reacted silicide

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923544A (ja) * 1982-07-30 1984-02-07 Toshiba Corp 半導体装置の製造方法
JPS5999718A (ja) * 1982-11-30 1984-06-08 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0627732U (ja) * 1991-12-24 1994-04-12 三機工業株式会社 ベルト駆動ローラコンベヤ

Also Published As

Publication number Publication date
US4720908A (en) 1988-01-26
JPH0680737B2 (ja) 1994-10-12

Similar Documents

Publication Publication Date Title
JPS6135537A (ja) 半導体装置の製造方法
CA1286795C (en) Fabrication of interlayer conductive paths in integrated circuits
KR100303873B1 (ko) 집적회로구조물의하부패턴화된금속층과전기적으로연결되는비아에저저항성알루미늄플러그를형성하는방법
US6171964B1 (en) Method of forming a conductive spacer in a via
US5284799A (en) Method of making a metal plug
US5847461A (en) Integrated circuit structure having contact openings and vias filled by self-extrusion of overlying metal layer
JPS6110256A (ja) 集積回路の接点孔への相互接続線の自動位置決め方法
US6051880A (en) Base layer structure covering a hole of decreasing diameter in an insulation layer in a semiconductor device
US5677238A (en) Semiconductor contact metallization
US5395795A (en) Method for fabricating a semiconductor device
US5852328A (en) Semiconductor device and method of manufacturing the same
JPH0332215B2 (ja)
US6093968A (en) Germanium alloy contact to a silicon substrate
JP2616402B2 (ja) 半導体装置の製造方法
WO1987002828A1 (en) Glass intermetal dielectric
US5006916A (en) Vertical-walled contacts for VLSI semiconductor devices
JPS614244A (ja) 半導体装置の製造方法
JPH0325931A (ja) 配線形成方法
US6812136B2 (en) Method of making a semiconductor device having a multilayer metal film of titanium/titanium nitride/tungsten/tungsten carbide
JPS6213050A (ja) 半導体装置の製造方法
JPH08139190A (ja) 半導体装置の製造方法
KR100352304B1 (ko) 반도체 장치 및 그 제조 방법
JP2739829B2 (ja) 半導体装置の製造方法
US20060244151A1 (en) Oblique recess for interconnecting conductors in a semiconductor device
JPH0786209A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term