JPS5824949B2 - 半導体装置の絶縁膜エッチング方法 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体基板上に形成された絶縁膜のエツチング
方法に関し、主にＭＯＳトランシタを組み込んだ半導体
装置において、各トランジスタ間等を電気的接続するＡ
Ａ配線の断線を防止し、信頼性の向上を図ることを目的
とした絶縁膜のエツチング方法である。

一般にＩＣ及びＬＳＩ等の半導体装置の製造工程におい
て、半導体基板に組み込まれた各回路素子を相互に電気
的接続するため、半導体基板表面を被っている絶縁膜を
−°部除去して電極導出端とし、該電極導出端から絶縁
膜を跨いでＡ７等の導体を設けることによって回路素子
相互間の配線及び外部端子への電気信号の入出力導線が
設けられている。

ここで半導体基板を被っている絶縁膜の一部を除去する
際、従来からフォトリン技術及びエツチング技術に依っ
ているが、エツチングによって形成され４絶縁膜の側壁
は、第１図に示す如く絶縁膜１の上面に対して極めて急
峻な形状となり、特に第２図に示す如くオーバエツチン
グやエツチング速度が絶縁膜１の厚さ方向に対する方■
、が広がり方向の速度Ｖｐよりも大きい場合には、更に
顕著に現われる。

両図で２は半導体基板、３はホトレジスト層である。

上記のように急峻な側壁を備えた絶縁膜に沿ってＡｔ蒸
着等による配線を形成した場合、側壁エツジのために配
線が断線し易く、装置の動作を不安定なものにさせると
共に信頼性を著しく低下させ、また装置の歩留りをも悪
化させる。

上記のような問題に対して、絶縁膜のエツチング側壁に
傾斜を形成して段差の変化を滑らかにするテーパーエツ
チングも提案されている。

例えば、ホトレジスト層と絶縁膜との被着界面に対して
濡れの良好なエツチング液、即ち：）被着界面方向への
絶縁膜のエツチング速度が厚さ方向のエツチング速度よ
り大きいエツチング液を適用する方法、ｉｉ ） ２種
類のエツチング液を使用して、まず始めに通常のエツチ
ング液を使用して第３図の破線で示す第１のエツチング
を行ない、続いて１）の方法で使用したエツチング液を
使用してホトレジストと絶縁膜の界面を選択的にエツチ
ングする方法、或いは１１１）第４図に示す如く絶縁膜
１ａ（例えばＳｉＯ□）の上に更にエツチング速度の大
きい絶縁膜１ｂ（例えばリンガラス）を形成して２層構
造とし、ホトレジスト３をマスクとしてエツチングする
方法がある。

しかしいずれのテーパーエツチング方法も寸法制御が困
難であり、複雑な処理工程を要し、また絶縁膜やエツチ
ング液に対する制限がある等のために実用化するには問
題があった。

本発明は簡単な工程を付加するのみで上記従来方法にお
ける問題点を解決して、絶縁膜のエツチング側壁におけ
る段差を滑らかにするエツチング方法を提供するもので
、次に実施例を挙げて詳細に説明する。

第５．１１ ａにおいて２はシリコン半導体基板で、該
半導体基板２には従来公知の技術を適用してＭＯ８斗ラ
ンうスタ等の回路素子が組み込まれ、基板表面がＳｉＯ
２等の絶縁膜１で被覆されている。

該絶縁膜１上には更にホトレジスト３が均一に塗布され
、半導体基板に組み込まれた回路素子のパターンを考慮
したパターンが露光されて現像処理され、絶縁膜１上に
ホトレジストのマスクが形成されている。

該ホトレジスト層３をマスクとして上記半導体基板２は
エツチング液に晒され、第５図すに示す如く絶縁膜１は
ホトレジスト層３のパターンに対応した形状に第１のエ
ツチングが施こされる。

上記第１のエツチング処理が行われた後、続いて再度ホ
トレジスト層３が現像される。

該現像工程では、ホトレジスト層３のパターンエツジ部
３ａが、上記露光時に受けた光のまわり込み等によって
幾分現像され易くなっており、第５図Ｃに示す如くエツ
ジ部３ｂが幅ｔだけ移動して、ホトレジストのエツチン
グ孔を拡張させる。

そのため第５図すの前工程でホトレジスト層３に被われ
ていた絶縁膜１の側壁端１Ａは第５図Ｃに示す如く露出
される。

この状態で絶縁膜１の側壁端１人は極めて急峻な形状に
なっている。

尚上記ホトレジストのシフト幅ｔは時間及び温度等の現
像条件によって変化し得るものであるが、通常のＩＣ。

ＬＳＩ等の半導体装置に適用する場合ｔ＝１．６〜２．
０μｍ程度が最も好ましい。

次に上記再度の現像処理が施こされたホトレジスト層３
をマスクとして半導体基板２が再びエツチング液に晒さ
れ、第２のエツチング工程が施こされる。

該第２のエツチング工程では絶縁膜１の露出した側壁１
Ａが順次エツチング除去され、急峻なエツジ部が選択的
なエツチングにより除去されて滑らかになり、第５図ｄ
及びｅのような傾斜をもった絶縁膜のエツチング側壁Ｉ
Ｂ、ＩＢ’が形成される。

マスク用ホトレジスト３が除去された後上記第２のエツ
チング工程により形成された滑らかな平面をもった絶縁
膜ＩＢ、ＩＢ’に添ってＭ蒸着等の導体が被着され、半
導体基板の回路素子間を電気的接続する配線が形成され
る。

第６図はテーパーエツチングが最も困難であるとされて
いる低温ＣＶＤ成長によって形成された５ｉ０２膜１に
、本発明を実施した場合のエツチング結果を示している
。

図から明らかなようにＳｉＯ□膜１はＳｉ基板２から段
差を伴うことなく滑らかに変化している。

上記５ｉ０２膜の実験条件は、ＣＶＤ ＳｉＯ２膜の厚
さ１，２８ｍ１ホトレジスト層はポジタイプのレジスト
で約１μｍの厚さ、露光方法はプロジェクション方式、
エツチング液は第１及び第２エッチング工程共にＨＦ＋
ＮＨ４Ｆ系バッファ液を使用した。

尚、上記工程で適用したプロジェクション方式の露光は
、コン、タクト方式に比べて端部でより薄くなり、ホト
レジスト層の現像によるシフト幅が大きく、本発明によ
る絶縁膜のテーパー形状がより効果的に現われる。

上記本発明によれば、半導体基板上を被う絶縁膜をエツ
チングする方法において、ホトレジスト層をマスクとし
て絶縁膜を第１のエツチング処理し、続いて新たなマス
クを使用することなく、上記ホトレジストのパターニン
グ時に光の回り込みによって生じた変化を利用してレジ
ストパターンのエツジ部を除くべく、上記ホトレジスト
層ターンをシフトさせ、その後絶縁膜に第２回目のエツ
チング処理を施こすことにより、絶縁膜のエツチングに
よって形成された側壁は、段差なく滑らかな傾斜をもっ
て形成されるため、絶縁膜上に設けられる導体は安定に
且つ堅固に被着され、断線等の不慮の事故発生原因を除
去することができる。

従って得られた半導体装置の歩留りを高め、装置の信頼
性及び耐久性の向上を図ることができる。

また工程は従来の１回のエツチングに比べてホトレジス
ト層の現像及び第２回のエツチングが付加されるのみで
あり、複雑な処理工程を追加することなくすぐれた効果
を得る。

更にレジストのパターンシフトに際しても、別途マスク
を使用する必要がないため作業に手間が掛らないだけで
はなく、パターン設計時にパターン合せのマージンを取
る必要がないため、微細加工に与える負担を著しく軽減
することができ、高精度のエツチングを行うことができ
る。

【図面の簡単な説明】

第１図及び第２図は従来装置の断面図、第３図及び第４
図は従来のテーパーエツチング方式を説明する断面図、
第５図ａ’−ｅは本発明の工程を示す断面図、第６図は
本発明の実験結果を示す断面図である。 １・・・・・・絶縁膜、２・・・・・・半導体基板、３
・・・・・・ホトレジスト層、ｔ・・・・・・レジスト
のシフト幅。

Claims (1)

【特許請求の範囲】
1. １ 半導体基板上に形成された絶縁膜を所望のパターン
   にエツチングする方法において、半導体基板上の絶縁膜
   に所望パターンに対応するレジスト層を形成する工程と
   、該レジスト層をマスクとして上記絶縁膜をエツチング
   する第１のエツチング工程と、レジスト層を再度現像し
   て光のまわり込みによって生じた上記パターンの微小エ
   ツジ部ｔのレジストを除去する工程と、残留しているレ
   ジスト層をマスクとして絶縁膜をエツチングする第２の
   エツチング工程とを備えてなり、絶縁膜のエツチング端
   に滑らかな傾斜を形成することを特徴とする半導体装置
   の絶縁膜エツチング方法。