JP2009266997A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009266997A JP2009266997A JP2008113531A JP2008113531A JP2009266997A JP 2009266997 A JP2009266997 A JP 2009266997A JP 2008113531 A JP2008113531 A JP 2008113531A JP 2008113531 A JP2008113531 A JP 2008113531A JP 2009266997 A JP2009266997 A JP 2009266997A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- opening
- mark
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】本発明は、位置精度の高いバンプを形成することを目的とする。
【解決手段】(a)集積回路12が形成された半導体基板10であって、集積回路12と電気的に接続された電極14と、電極14の表面の外形に対して相対的な位置が固定されたマーク16と、を有する半導体基板10を用意する。(b)開口30を有し、開口30が電極14の表面と重なるメッキレジスト28を形成する。その後、(c)開口30が、電極14の表面上で予め設定された領域内にあるかどうかを、マーク16を基準にして検査する。その後、(d)メッキによって、開口30内であって電極14上に金属層34を形成する。(c)工程で、開口30が予め設定された領域内にはないことが検出されたときには、メッキレジスト28を剥離し、(b)及び(c)工程を再び行う。
【選択図】図8
【解決手段】(a)集積回路12が形成された半導体基板10であって、集積回路12と電気的に接続された電極14と、電極14の表面の外形に対して相対的な位置が固定されたマーク16と、を有する半導体基板10を用意する。(b)開口30を有し、開口30が電極14の表面と重なるメッキレジスト28を形成する。その後、(c)開口30が、電極14の表面上で予め設定された領域内にあるかどうかを、マーク16を基準にして検査する。その後、(d)メッキによって、開口30内であって電極14上に金属層34を形成する。(c)工程で、開口30が予め設定された領域内にはないことが検出されたときには、メッキレジスト28を剥離し、(b)及び(c)工程を再び行う。
【選択図】図8
Description
本発明は、半導体装置の製造方法に関する。
近年、バンプピッチの微細化に伴い、アルミパッドに対するバンプの位置精度を高めることが要求されている。特許文献1及び2には、バンプの寸法が規格内に入っているかどうかを確認するためのマークを形成することが開示されている。しかし、これらの技術では、バンプが規格外にあると判定されると、その半導体装置を廃棄処分するしかなく、不良品をなくすことにはならない。
特開昭63−250157号公報
特開昭63−283143号公報
本発明は、位置精度の高いバンプを形成することを目的とする。
(1)本発明に係る半導体装置の製造方法は、
(a)集積回路が形成された半導体基板であって、前記集積回路と電気的に接続された電極と、前記電極の表面の外形に対して相対的な位置が固定されたマークと、を有する半導体基板を用意する工程と、
(b)開口を有し、前記開口が前記電極の前記表面と重なるメッキレジストを形成する工程と、その後、
(c)前記開口が、前記電極の前記表面上で予め設定された領域内にあるかどうかを、前記マークを基準にして検査する工程と、その後、
(d)メッキによって、前記開口内であって前記電極上に金属層を形成する工程と、
を含み、
前記(c)工程で、前記開口が予め設定された領域内にはないことが検出されたときには、前記メッキレジストを剥離し、前記(b)及び(c)工程を再び行う。本発明によれば、メッキによって金属層を形成する前に、メッキレジストの開口の位置を検査するので、位置精度の高いバンプとなる金属層を形成することができる。
(2)半導体装置の製造方法において、
前記マークは、前記電極の前記表面に形成された穴であってもよい。
(3)半導体装置の製造方法において、
前記(a)工程で、前記半導体基板は、前記マークを覆う絶縁膜をさらに有し、前記絶縁膜の表面は、前記マークの上方において窪みを有し、
前記(c)工程で、前記開口が予め設定された領域内にあることが検出されたときには、前記メッキレジストの前記開口の内面は、前記窪み上で立ち上がるように位置してもよい。
(a)集積回路が形成された半導体基板であって、前記集積回路と電気的に接続された電極と、前記電極の表面の外形に対して相対的な位置が固定されたマークと、を有する半導体基板を用意する工程と、
(b)開口を有し、前記開口が前記電極の前記表面と重なるメッキレジストを形成する工程と、その後、
(c)前記開口が、前記電極の前記表面上で予め設定された領域内にあるかどうかを、前記マークを基準にして検査する工程と、その後、
(d)メッキによって、前記開口内であって前記電極上に金属層を形成する工程と、
を含み、
前記(c)工程で、前記開口が予め設定された領域内にはないことが検出されたときには、前記メッキレジストを剥離し、前記(b)及び(c)工程を再び行う。本発明によれば、メッキによって金属層を形成する前に、メッキレジストの開口の位置を検査するので、位置精度の高いバンプとなる金属層を形成することができる。
(2)半導体装置の製造方法において、
前記マークは、前記電極の前記表面に形成された穴であってもよい。
(3)半導体装置の製造方法において、
前記(a)工程で、前記半導体基板は、前記マークを覆う絶縁膜をさらに有し、前記絶縁膜の表面は、前記マークの上方において窪みを有し、
前記(c)工程で、前記開口が予め設定された領域内にあることが検出されたときには、前記メッキレジストの前記開口の内面は、前記窪み上で立ち上がるように位置してもよい。
図1は、本発明の実施の形態に係る半導体装置の製造方法で用意する半導体基板を示す断面図である。図2は、図1に示す半導体基板の平面図である。
本実施の形態では、半導体基板10を用意する。半導体基板10は、最終製品としての半導体装置においては半導体チップであり、製造途中の中間製品においては半導体ウエハである。半導体基板10は、集積回路12(半導体チップには1つの集積回路12・半導体ウエハには複数の集積回路12)が形成されている。半導体基板10は、集積回路12と電気的に接続された、例えばアルミニウムからなる電極14を有する。半導体基板10は、電極14の表面の外形に対して相対的な位置が固定されたマーク16を有する。マーク16は、電極14の表面に形成された穴(貫通穴又は凹部)であり、エッチングによって形成することができる。1つの電極14に複数のマーク16が形成されている。図2に示すマーク16は、L字をなしており、メッキレジスト28の開口30が矩形であるときにその角部の位置合わせに適している。詳しくは、マーク16は、L字を描くように相互に直角方向に延びる2つの部分の各先端に凸部18を有する。凸部18は、位置ズレが許容される領域を示している。半導体基板10は、マーク16を覆う絶縁膜20(パッシベーション膜)をさらに有する。絶縁膜20はSiO2やSiNなどの無機材料からなる。絶縁膜20の表面は、マーク16の上方において窪み22を有する。絶縁膜20は、電極14の一部(例えば端部)を覆い、電極14の他の一部(例えば中央部)に位置する開口21を有する。
本実施の形態では、絶縁膜20及び電極14(開口21内の部分)上に、図3に示すようにチタンタングステン層24(拡散防止層)を形成し、図4に示すようにチタンタングステン層24上に金層26を形成する。チタンタングステン層24及び金層26はそれぞれスパッタリングで形成することができる。
図5に示すように、絶縁膜20の上方及び電極14(開口21内の部分)の上方(金層26上)にメッキレジスト28を形成し、図6に示すように、メッキレジスト28を露光する。詳しくは、メッキレジスト28の予め設定された位置に開口30(図7参照)が形成されるようにマスク32を配置して露光を行う。なお、開口30は、その内側面が、マーク16の凸部18上に位置することが良品であると予め設定されている。マスク32の位置合わせには、電極14の外形を使用してもよいし、図示しない他のマーク16を使用してもよい。そして、現像及び洗浄等を行う。こうして、図7に示すように、開口30を有し、開口30が電極14の表面と重なるメッキレジスト28を形成する。
その後、図8に示すように、開口30が、電極14の表面上で予め設定された領域内にあるかどうかを、マーク16を基準にして検査する。例えば、開口30の内側面が、マーク16の凸部18上にあるかどうかを視覚的に検査する。開口30が予め設定された領域内にはないことが検出されたときには、メッキレジスト28を剥離し、メッキレジスト28の形成及び開口30の形成を再び行う。なお、開口30が予め設定された領域内にあることが検出されたときには、メッキレジスト28の開口30の内側面は、窪み22上で立ち上がるように位置する。
その後、図9に示すように、電解メッキを行う。こうして、メッキによって、開口30内であって電極14上に金属層34を形成する。そして、図10に示すようにメッキレジスト28を剥離する。図11に示すように、金層26を、金属層34をマスクとしてエッチングする。図12に示すように、チタンタングステン層24を、金属層34をマスクとしてエッチングする。
以上の工程によって、金属層34からなるバンプを有する半導体装置を製造することができる。本実施の形態によれば、メッキによって金属層34を形成する前に、メッキレジスト28の開口30の位置を検査するので、位置精度の高いバンプとなる金属層34を形成することができる。本実施の形態によって製造される半導体装置は、上述した説明から自明の構造を有する。なお、半導体装置を有する電子機器として、ノート型パーソナルコンピュータ又は携帯電話などが挙げられる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
10…半導体基板、 12…集積回路、 14…電極、 16…マーク、 18…凸部、 20…絶縁膜、 21…開口、 22…窪み、 24…チタンタングステン層、 26…金層、 28…メッキレジスト、 30…開口、 32…マスク、 34…金属層
Claims (3)
- (a)集積回路が形成された半導体基板であって、前記集積回路と電気的に接続された電極と、前記電極の表面の外形に対して相対的な位置が固定されたマークと、を有する半導体基板を用意する工程と、
(b)開口を有し、前記開口が前記電極の前記表面と重なるメッキレジストを形成する工程と、その後、
(c)前記開口が、前記電極の前記表面上で予め設定された領域内にあるかどうかを、前記マークを基準にして検査する工程と、その後、
(d)メッキによって、前記開口内であって前記電極上に金属層を形成する工程と、
を含み、
前記(c)工程で、前記開口が予め設定された領域内にはないことが検出されたときには、前記メッキレジストを剥離し、前記(b)及び(c)工程を再び行う半導体装置の製造方法。 - 請求項1に記載された半導体装置の製造方法において、
前記マークは、前記電極の前記表面に形成された穴である半導体装置の製造方法。 - 請求項2に記載された半導体装置の製造方法において、
前記(a)工程で、前記半導体基板は、前記マークを覆う絶縁膜をさらに有し、前記絶縁膜の表面は、前記マークの上方において窪みを有し、
前記(c)工程で、前記開口が予め設定された領域内にあることが検出されたときには、前記メッキレジストの前記開口の内面は、前記窪み上で立ち上がるように位置する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008113531A JP2009266997A (ja) | 2008-04-24 | 2008-04-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008113531A JP2009266997A (ja) | 2008-04-24 | 2008-04-24 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009266997A true JP2009266997A (ja) | 2009-11-12 |
Family
ID=41392482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008113531A Withdrawn JP2009266997A (ja) | 2008-04-24 | 2008-04-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009266997A (ja) |
-
2008
- 2008-04-24 JP JP2008113531A patent/JP2009266997A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3989869B2 (ja) | 半導体装置及びその製造方法 | |
TWI235439B (en) | Wiring structure on semiconductor substrate and method of fabricating the same | |
US8030767B2 (en) | Bump structure with annular support | |
US10446515B2 (en) | Semiconductor substrate and semiconductor packaging device, and method for forming the same | |
TWI574331B (zh) | 晶片封裝結構及形成方法 | |
JP2008066381A (ja) | 半導体装置及びその製造方法 | |
JP2007220870A (ja) | 半導体基板および半導体素子の製造方法 | |
US8309373B2 (en) | Method of manufacturing semiconductor device | |
JP2004158758A (ja) | 半導体装置およびその製造方法 | |
JP2004349610A (ja) | 半導体装置およびその製造方法 | |
JP4492621B2 (ja) | 半導体装置およびその製造方法 | |
JP2010056266A (ja) | 半導体装置の製造方法 | |
JP3988679B2 (ja) | 半導体基板 | |
US9711469B2 (en) | Semiconductor structure having recess and manufacturing method thereof | |
JP2009266997A (ja) | 半導体装置の製造方法 | |
JP2008047579A (ja) | 半導体装置の製造方法 | |
CN105742254A (zh) | 晶片封装体及其制造方法 | |
JP5061653B2 (ja) | 半導体装置及びその製造方法 | |
JP2008210828A (ja) | 半導体装置およびその製造方法 | |
JP4506780B2 (ja) | 半導体基板の製造方法 | |
JP4341694B2 (ja) | 半導体素子の製造方法 | |
JP2007250849A (ja) | 半導体装置の製造方法 | |
JP4987910B2 (ja) | 半導体素子の半田層の製造方法、半導体素子のマークの製造方法及び半導体素子のダイシング方法 | |
JP2005093461A (ja) | 半導体基板、半導体基板の製造方法および半導体装置の製造方法 | |
JP2007035875A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110705 |