JP2000114328A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ウェーハのダイシング後におけるバーンイン
用の配線によって引き起こされる種々の問題を回避する
ことができる半導体装置の製造方法を提供すること。 【解決手段】 半田バンプ１０の形成と同時に、バーン
イン試験用の配線１０ａを電解メッキ法によって形成
し、バーンイン試験終了後は、この配線１０ａをエッチ
ング除去することによって、ダイシング後、当該配線１
０ａの残存により引き起こされる種々の問題、すなわ
ち、むき出しとなった配線の腐食や配線同士のショート
等による半導体装置の信頼性低下を防止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、更に詳しくは、半導体ウェーハ上の個々の
半導体チップに対し、バーンイン試験用の金属配線を形
成する工程を有する半導体装置の製造方法に関する。

【０００２】

【従来の技術】図９から図１３は、フリップチップ用半
田バンプの製造工程を示している。図９に示すように、
例えば、層間絶縁膜１上にＡｌ（アルミニウム）パッド
２が形成され、オーバコート３を介してＡｌパッド２が
開口された半導体ウェーハ（以下、単にウェーハとす
る。）を用意する。続いて、バリアメタルとなるＴｉ
（チタン）層５及びＮｉ（ニッケル）層６をスパッタ法
により成膜する。その後、図１０に示すようにフォトレ
ジスト７をマスクとしてＮｉ層６をエッチングし所望の
パターンに加工した後、図１１に示すようにリソグラフ
ィ技術を用いてフォトレジスト８をパターニングし、次
いでＴｉ層５をプレート電極として半田９を選択的に電
解メッキする。最後に図１２に示すようにフォトレジス
ト８を除去し、Ｔｉ層５を全面エッチバックし、図１３
に示すように熱処理を施して半田９を球状に仕上げる。
以上により、ウェーハ上の各半導体チップ（以下、単に
チップとする。）に半田バンプ１０が形成される。

【０００３】一般に、半導体製造の分野では、効果的な
スクリーニングの手法として、チップに電源電圧を印加
して１２５℃から１５０℃位の環境温度で経時故障を加
速し、短時間で市場におけるライフを消化するバーンイ
ン試験を、チップ製造後出荷前に行っている。従来で
は、ウェーハをダイシングし、パッケージング後に各チ
ップをバーンインボードに装着し、複数個のチップから
成るユニットでバーンイン試験を行っていた。しかし、
今後、システムＬＳＩのニーズの増加とともに特定用途
のＩＣの需要が増加した場合、パッケージングの異なる
ＩＣのバーンイン試験を行うごとに、それらに適合した
バーンインボードを準備する必要があるので効率が悪く
なるとともに、またコストの面からも不利であると考え
られることから、現在では効率やコストの面でも優位で
あるウェーハバーンインが提案されている。

【０００４】ウェーハバーンインでは、バーンイン装置
と連絡する配線接続端子をウェーハの理収外領域に形成
し、この配線接続端子と各チップの電源供給パッドや信
号の入出力パッド、グランドパッドとを接続する配線を
形成する。このように、従来のチップレベルでのバーン
インでは、タイプや用途の異なるチップに合わせてバー
ンインの結線をバーンインボード側で設定していたのに
対し、ウェーハバーンインでは、バーンイン用配線のパ
ターニングをチップのタイプや用途に合わせて変更する
だけで足りる。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
ウェーハバーンイン用の配線は、各チップ内の素子間を
連絡する配線工程と同時期にウェーハのスクライブライ
ンと交差して形成され、かつ、バーンイン試験終了後に
おいても当該バーンイン用の配線をチップ内に残存させ
ているため、ダイシング後に当該バーンイン用の配線が
むき出しとなり、そこから水分による配線の腐食等によ
ってＩＣの信頼性を低下させたり、当該配線同士のショ
ート等を引き起こすといった問題を有している。

【０００６】本発明は上述の問題に鑑みてなされ、ウェ
ーハバーンインにおいて、ウェーハのダイシング後にお
けるバーンイン用の配線によって引き起こされる種々の
問題を回避することができる半導体装置の製造方法に関
する。

【０００７】

【課題を解決するための手段】以上の課題を解決するに
当たり、本発明は、半導体ウェーハ上に、バーンイン試
験用の配線を電解めっき法により形成し、この配線をバ
ーンイン試験終了後にエッチング除去するようにして、
ダイシング後のむき出しの配線への水分侵入による半導
体装置の信頼性低下を防止するとともに、当該配線同士
のショートを防止するようにしている。また、上記配線
を電解メッキ法により形成することにより、電解メッキ
法によるバンプ形成と同時に行うことが可能となり、ウ
ェーハ処理プロセスを効率的に行うことができる。

【０００８】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【０００９】図１から図８は本発明の実施の形態を示し
ている。図１に示すように、まず、例えばプラズマＣＶ
ＤによるＳｉＮ（窒化けい素）で成る層間絶縁膜１上に
形成したＡｌ（アルミニウム）パッド２上にオーバコー
ト３を堆積した後、Ａｌパッド２上に開口３ａを形成す
る。続いて、図７に示すようにフォトリソグラフィ技術
及びエッチング技術を用いて、ウェーハＷの理収外領域
に図示しないバーンイン装置と接続される接続配線端子
４を形成する。

【００１０】次いで、図２及び図３に示すようにスパッ
タ法を用いて全面にＴｉ（チタン）層５及びＮｉ（ニッ
ケル）層６を形成し、バリア層とする。Ｔｉ層５は後述
する電解メッキ工程におけるプレート電極として機能
し、Ｎｉ層６は配線金属である高Ｓｎ（すず）半田との
密着性を良くするために用いられる。その後、フォトリ
ソグラフィ技術及びエッチング技術を用いて、フォトレ
ジスト７をマスクとしＮｉ層６をエッチングする。これ
と同時に、電源供給配線領域や、入出力配線領域をパタ
ーニングする。

【００１１】次いで、図４に示すようにフォトリソグラ
フィ技術を用いてフォトレジスト８をパターニングした
後、配線材料に使用する金属（本実施の形態では半田）
のイオンを含む溶液にウェーハＷを浸漬し、Ｔｉ層５を
プレート電極として半田９を上記配線領域に選択的に電
解メッキする。続けて、図５に示すようにフォトレジス
ト８を除去し、配線領域以外のＴｉ層５を全面エッチバ
ックし、図６に示すように熱処理を実施して半田９を球
状に仕上げる。

【００１２】以上の工程により、半田バンプ１０が形成
されるとともに、図７に示すように各チップＣの所定の
半田バンプ１０と配線接続端子４とを接続する配線１０
ａが形成される。そして、図示しないバーンイン装置か
ら配線接続端子４へ電圧を供給し、ウェーハＷの全チッ
プＣを１２５℃〜１５０℃の環境下で動作させ、バーン
インを行う。

【００１３】バーンイン試験終了後は、半田バンプ１０
上にフォトレジスト１１をパターニングし、ウェットエ
ッチングによって配線１０ａを除去する。エッチング液
は、配線金属（すなわち半田）のエッチングレートが高
く、かつ、バリア層５、６に対して高エッチング選択比
を有する酸系の薬液を用いて行えば、効率的に配線１０
ａの除去、及び、その下層のバリア層５、６の除去を行
うことができる。したがってウェーハＷのダイシング後
は、このバーンイン用の配線１０ａがチップＣに残存す
ることはない。

【００１４】以上により、本実施の形態によれば、バー
ンイン試験用の配線１０ａをバーンイン試験終了後に除
去するようにしているので、従来のウェーハバーンイン
にみられたダイシング後のむき出しの配線への水分侵入
による半導体装置の信頼性の低下や、当該配線同士のシ
ョートといった問題が起こることはない。また、上記配
線を電解メッキ法により形成するようしているので、バ
ンプ１０ａの形成と同時に行うことができる。したがっ
て、既存の一連のウェーハ処理プロセス中で行うことが
できるため、導入が比較的容易である。

【００１５】以上、本発明の実施の形態について説明し
たが、勿論、本発明はこれに限定されることなく、本発
明の技術的思想に基づいて種々の変形が可能である。

【００１６】例えば以上の実施の形態では、バーンイン
試験用の配線１０ａの形成を、半田バンプ１０の形成と
同時に行うようにしたが、これに限らず、半田バンプ１
０ａの形成後に当該配線１０ａを形成することも可能で
ある。

【００１７】また、以上の各実施の形態では、半田バン
プ１０及び配線１０ａを半田で形成したが、これに限ら
ず、例えば金（Ａｕ）で形成してもよい。

【００１８】

【発明の効果】以上述べたように、本発明の半導体装置
の製造方法によれば、バーンイン試験用の配線をバーン
イン試験終了後に除去するようにしているので、従来の
ウェーハバーンインにみられたダイシング後のむき出し
の配線への水分侵入による半導体装置の信頼性の低下
や、当該配線同士のショートといった問題が起こること
はない。

【００１９】また、上記配線を電解メッキ法により形成
するようしているので、バンプの形成と同時に行うこと
ができる。すなわち、請求項２の構成により、既存の一
連のウェーハ処理プロセス中で行うことができるため、
導入が比較的容易である。

【図面の簡単な説明】

【図１】本発明の実施の形態による半導体装置の製造方
法を示す要部の斜視図である。

【図２】バリア層の上に配線領域をパターニングする工
程を示す要部の断面である。

【図３】同パターニングされた状態を示す要部の断面図
である。

【図４】バンプ及び配線の形成工程を示す要部の断面図
である。

【図５】バンプ及び配線を形成した状態を示す要部の断
面図である。

【図６】バンプ及び配線を形成した状態を示す要部の断
面斜視図である。

【図７】ウェーハ上の各チップに配線を接続した様子を
模式的に示す平面図である。

【図８】配線の除去工程を示す要部の断面図である。

【図９】従来の半導体装置の製造方法におけるバリア層
のパターニング工程を示す要部の断面図である。

【図１０】同パターニング後の要部の断面図である。

【図１１】同半田バンプの形成工程を示す要部の断面図
である。

【図１２】同半田バンプの形成工程を示す要部の断面図
である。

【図１３】同半田バンプを形成した状態を示す要部の断
面図である。

【符号の説明】

１………層間絶縁膜、２………Ａｌパッド、３………オ
ーバコート、４………配線接続端子、５………Ｔｉ層、
６………Ｎｉ層、７、８、１１………フォトレジスト、
９………半田、１０………半田バンプ、１０ａ………配
線。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体ウェーハ上の個々の半導体チップ
   に対し、バーンイン試験用の配線を形成する工程を有す
   る半導体装置の製造方法において、 前記半導体ウェーハ上に、前記配線を電解めっき法によ
   り形成し、 この配線を前記バーンイン試験終了後にエッチング除去
   するようにしたことを特徴とする半導体装置の製造方
   法。
2. 【請求項２】 前記配線の形成を、前記各半導体チップ
   へのバンプの形成と同時に行うようにしたことを特徴と
   する請求項１に記載の半導体装置の製造方法。
3. 【請求項３】 前記配線の形成工程は、 前記半導体ウェーハ上にバリア層を形成する工程と、 前記バリア層の上に配線領域をパターニングする工程
   と、 前記バリア層をプレート電極として配線金属を電解メッ
   キする工程と、 前記配線領域以外の前記バリア層を全面エッチバックす
   る工程とを有することを特徴とする請求項１又は請求項
   ２に記載の半導体装置の製造方法。
4. 【請求項４】 前記配線のエッチング除去は、前記配線
   金属のエッチングレートが高く、かつ、前記バリア層に
   対して高エッチング選択比を有する薬液を用いて行うこ
   とを特徴とする請求項３に記載の半導体装置の製造方
   法。