JPH1012620A - フリップチップ用バンプ電極 - Google Patents

フリップチップ用バンプ電極

Info

Publication number
JPH1012620A
JPH1012620A JP8166468A JP16646896A JPH1012620A JP H1012620 A JPH1012620 A JP H1012620A JP 8166468 A JP8166468 A JP 8166468A JP 16646896 A JP16646896 A JP 16646896A JP H1012620 A JPH1012620 A JP H1012620A
Authority
JP
Japan
Prior art keywords
chip
bump electrode
bump
electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8166468A
Other languages
English (en)
Inventor
Yusuke Watanabe
雄介 渡辺
Hiroaki Mizuno
裕朗 水野
Katsuhiro Ido
克博 井土
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP8166468A priority Critical patent/JPH1012620A/ja
Publication of JPH1012620A publication Critical patent/JPH1012620A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】チップサイズが大型化される場合であれその自
重を支えてチップ−基板間への樹脂の封入を容易ならし
める構造を有するフリップチップ用バンプ電極を提供す
る。併せて、チップ中心から離間されたバンプ電極の接
合寿命を向上せしめる。 【解決手段】プリント基板にはんだバンプにより表面実
装されるフリップチップ1のバンプ電極は、チップサイ
ズの大型化とともに微細化される傾向にあり、例えばバ
ンプ電極列2aとして示される態様で同チップ1の実装
面に配設される。ここでは例えば、該バンプ電極列2a
の更に外周にそれらバンプ電極の径よりも大きな径を有
する補助バンプ電極列2bを配設して1チップ当たりの
はんだ量を増量せしめるとともに、一般にはより大きな
熱応力が加わるチップ中心から離間されたバンプ電極に
ついても、該大径化によりその接合寿命を向上せしめ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、プリント基板等
に表面実装されるフリップチップIC(集積回路)のバ
ンプ電極に関し、特に、自重の大きい大型フリップチッ
プ用バンプ電極として好適な電極構造の具現に関する。
【0002】
【従来の技術】ICやLSI(ラージスケールIC)な
どの半導体パッケージをプリント基板上に高密度に実装
する技術としては、ワイヤボンディング、テープキャリ
アボンディング、或いはフリップチップボンディング等
々が知られている。
【0003】特に、フリップチップボンディングによる
表面実装は、微細なはんだバンプにより上記半導体パッ
ケージを直接プリント基板上に接合する方法であるため
に、極めて高密度な実装を可能にする技術として近年注
目を集めている。
【0004】図7に、こうしたフリップチップボンディ
ングを実現するフリップチップICの実装面から見たバ
ンプ電極構造についてその一例を示す。同図7に例示す
るフリップチップIC1は、そのチップサイズが3.6
8mm角、またその重量が17.2mgとなっており、
実装時には、これを直径220μmの18個のバンプ電
極2で支えるようになっている。
【0005】ここで因みに、上記バンプ電極2の各々に
対してほぼ半球状にはんだバンプが堆積形成されるとし
て、1バンプ当たりのはんだ量を算出したところ、約6
1×10^5立方μm(「^ 」はべき乗を表す)であっ
た。すなわち、1チップ当たりのはんだ量に換算する
と、約1098×10^5立方μm(=約61×10^5立
方μm×18バンプ)となり、このはんだ量でフリップ
チップIC1全体を支えていることになる。そしてこの
場合、同フリップチップIC1が基板に実装される際の
チップ−基板間距離は70〜100μmとなる。この程
度のチップ−基板間距離が確保できれば、それらチップ
−基板間の接合強度を維持するために樹脂を封入する場
合でも、問題なく同チップ−基板間に樹脂が入り込み、
その接合強度も良好に維持される。
【0006】
【発明が解決しようとする課題】ところで昨今は、電子
製品の小型化、多機能化に伴い、1つのフリップチップ
ICにより多くの素子が集積形成される傾向にある。そ
してその結果、フリップチップIC自体はそのチップサ
イズが大型化されるとともに、そのバンプ電極も素子数
の増加、並びにICチップの配線ルールの縮小化に伴っ
て多端子化される傾向にある。
【0007】特に近年は、チップサイズが10.0mm
角、またその重量が135mgという、図7に例示した
チップに比べて面積で7.38倍、重量では7.85倍
に至る大型のフリップチップICが出現してきている。
【0008】しかしながら、こうした大型のフリップチ
ップICを支えるバンプ電極は上述のように微細化の方
向にあり、例えばその直径が80μmであったとする
と、該1バンプ当たりのはんだ量は、これも上述のよう
にはんだバンプがほぼ半球状に堆積形成されるとして、
約1.91×10^5立方μmとなる。この場合、たとえ
100個のバンプ電極が同フリップチップICに形成さ
れるとしても、1チップ当たりのはんだ量は約191×
10^5立方μmであり、図7に例示したチップに比べる
と1/5.75程度でしかない。因みに、上記1098
×10^5立方μmといったはんだ量が同図7に例示した
チップを支える上で必要十分なはんだ量であるとする
と、重量比で7.85倍ある該10.0mm角のフリッ
プチップICを支えるために必要とされるはんだ量は8
619×10^5立方μmであり、この約191×10^5
立方μmといったはんだ量は、当該10.0mm角のフ
リップチップICを支えるはんだ量としてはかなり不足
していることが判る。同チップをそのまま基板に実装し
た場合、そのチップ−基板間距離は40μmと、極端に
狭くなってしまう。図8に、図7に例示したフリップチ
ップICとこの10.0mm角のフリップチップICと
を対比して、それぞれ基板への実装態様を模式的に示
す。
【0009】すなわち、図7に例示した3.68mm角
のフリップチップICの場合には、バンプ電極2に堆積
形成したはんだバンプ3のリフローによってチップ1を
基板4に実装する際、はんだバンプ3の表面張力によ
り、図8(a)に示される態様で、チップ1の自重に抗
し十分なチップ−基板間距離が確保されるようになる。
なおこのときのチップ−基板間距離が70〜100μm
であり、その後、それらチップ−基板間の接合強度を維
持するために樹脂を封入する場合でも、問題なく同チッ
プ−基板間に樹脂が入り込むようになることは上述した
通りである。
【0010】これに対し、上記10.0mm角のフリッ
プチップICの場合には、同じくバンプ電極2に堆積形
成したはんだバンプ3のリフローによってチップ1を基
板4に実装する際、はんだバンプ3の表面張力ではチッ
プ1の自重を支えきれず、同図8(b)に示される態様
でチップ−基板間距離が異常に狭くなってしまう。この
ときのチップ−基板間距離は上述のように40μm程度
であるが、このようなチップ−基板間距離では、その
後、それらチップ−基板間の接合強度を維持するために
樹脂を封入しようとしても樹脂が入り込まないといった
問題が生じる。
【0011】そこで次に、同10.0mm角のフリップ
チップICに例えば直径130μmのバンプ電極を採用
することを考える。この場合、同バンプ電極の1バンプ
当たりのはんだ量は、上記同様に算出して約5.75×
10^5立方μmであり、これを100バンプ設けるとす
ると、1チップ当たりのはんだ量は約575×10^5立
方μmとなる。これでも、図7に例示したチップの約1
098×10^5立方μmといったはんだ量に比べると、
1/1.91としかならず、同10.0mm角のフリッ
プチップICを支えるために必要とされるはんだ量が8
619×10^5立方μmであることを考えると、この約
575×10^5立方μmといったはんだ量でもなお、上
記樹脂が問題なく入り込める程度のチップ−基板間距離
を確保して該10.0mm角のフリップチップICを実
装しうるはんだ量としては不足していることが判る。
【0012】このように、10.0mm角といった大型
フリップチップICともなると、同チップのバンプ電極
としてたとえ100個の電極が配設されるとしても、そ
れら各電極のサイズが直径80〜130μm程度では、
チップ−基板間に樹脂が問題なく入り込める程度に同チ
ップを浮かすことはできない。
【0013】もっとも、この10.0mm角のフリップ
チップICであれ、そのチップ厚を現状の約1/15程
度とすれば、上記直径130μmのバンプ電極100個
でもその自重を支えることができるようになると考えら
れるが、これではチップ自身の強度が維持できなくな
り、また、チップの研磨によってこうしたチップ厚への
加工が可能であったとしても、チップを研磨するために
は余分の工数がかかり、またひいてはチップコストの上
昇やチップ製造のためのリードタイムの延長等を招き、
現実的ではない。
【0014】一方、このようなフリップチップICの実
装に際しては、それらチップと基板との間に樹脂を封入
することに代えて、いわゆるゲル封止を行うこともあ
る。該ゲル封止によれば、上記樹脂が入り込めるだけの
チップ−基板間距離を確保する必要もなくなる。
【0015】しかし、同ゲル封止の場合には、それらチ
ップと基板との接合がはんだバンプのみでの接合となる
ため、上述のようにチップ−基板間距離が極端に狭くな
る場合には、当該接合部分の熱応力の増大を招き、ひい
ては同接合部分を断線に至らしめるなど、その接合寿命
を大きく阻害する要因となる。
【0016】しかも、上記10.0mm角といった大型
のフリップチップICともなると、こうした熱応力によ
る歪み度合いも更に助長されることとなり、その接合寿
命も、図7に例示した3.68mm角のフリップチップ
ICに比べて約1/8に低下することが、発明者等によ
るFEM解析によって明らかになっている。
【0017】すなわち、このFEM解析の結果、図7に
例示した3.68mm角のフリップチップICの場合に
はミーゼス歪み値が2.39%であったのに対し、1
0.0mm角のフリップチップICの場合には同ミーゼ
ス歪み値が8.29%となった(Coffin−Man
son則に則りミーゼス歪みから寿命を推定)。
【0018】また因みに、図7に例示したチップのよう
なバンプ電極(配列)構造を有するチップについて上記
熱応力に基づく耐久試験を行ったところ、チップ中心か
ら最も離れたバンプ電極、すなわちチップの四隅のバン
プ電極のうちの何れかの電極から先に破壊(断線)に至
り、次に、その隣のバンプ電極が破壊(断線)に至るこ
とが判った。そして、このようなチップ中心から離れた
バンプ電極の破壊現象も、チップサイズが大型化される
ほど、またバンプ電極が微細化されるほど顕著となる。
【0019】何れにしろ、こうしてチップサイズが大型
化され、またそれに伴ってバンプ電極が微細化されるこ
とにより、 (1)はんだリフローによるチップの実装に際し、はん
だバンプの表面張力ではチップの自重を支えきれなくな
り、チップ−基板間距離が極端に狭くなってしまう。そ
してこのため、それらチップ−基板間の接合強度を維持
するために樹脂を封入しようとしても樹脂が入り込まな
くなる。 (2)また、このような封入樹脂を用いないゲル封止を
行うこともできるが、この場合にはそれらチップと基板
との接合がはんだバンプのみでの接合となる。そしてこ
の場合も、チップ−基板間距離が極端に狭い場合には、
当該接合部分の熱応力の増大を招き、ひいては同接合部
分を断線に至らしめるなど、その接合寿命を大きく阻害
する。 (3)また、こうした熱応力は一般に、チップ中心から
離れたバンプ電極ほど大きく加わり、同チップ中心から
離れたバンプ電極から先に破壊(断線)に至ることとな
るが、このような破壊現象も、チップサイズが大型化さ
れるほど、またバンプ電極が微細化されるほど顕著とな
る。等々、多くの問題を抱えることとなっている。
【0020】この発明は、こうした実情に鑑みてなされ
たものであり、チップサイズが大型化される場合におい
て、その自重を好適に支えて、上記チップ−基板間への
樹脂の封入を容易ならしめる構造を有するフリップチッ
プ用バンプ電極を提供することを目的とする。
【0021】またこの発明は併せて、チップ中心から離
間されたバンプ電極であってもその接合寿命を好適に向
上せしめる構造を有するフリップチップ用バンプ電極を
提供することを目的とする。
【0022】
【課題を解決するための手段】こうした目的を達成する
ため、この発明では、請求項1に記載のように、 ・上記プリント基板上に表面実装されるフリップチップ
のバンプ電極として、その総表面積を増大せしめる補助
バンプ電極を具える。といった電極構造を採用する。
【0023】フリップチップ用バンプ電極としてのこう
した電極構造によれば、前記はんだバンプ等の導電性バ
ンプが施される面積が増大され、ひいては1チップ当た
りの同バンプ量も好適に増量されることとなる。
【0024】すなわち、前記10.0mm角フリップチ
ップIC等の大型フリップチップであれ、そのバンプ電
極としてこのような電極構造が採用されることにより、
上記増量されるバンプによってそのリフローの際の表面
張力も確実に増大され、その後、チップ−基板間に前記
樹脂を封入することができる程度に同チップを浮かすこ
とができるようになる。
【0025】また、請求項2記載の発明によるように、 ・前記補助バンプ電極は、チップの外周部若しくは外周
の一部に、他の部分に配設されるバンプ電極の径よりも
大径の電極として配設される。といった構造によれば、
該大径の電極として配設される補助バンプ電極を通じて
上記1チップ当たりのバンプ量が好適に増量されるとと
もに、一般にはより大きな熱応力が加わるチップ中心か
ら離間されたバンプ電極であっても、該大径化によりそ
の接合寿命が好適に向上されるようにもなる。
【0026】なお、このような補助バンプ電極としてよ
り具体的には、例えば請求項3記載の発明によるよう
に、 ・バンプ電極をチップの周方向に複数列配設し、同大径
の電極として配設される補助バンプ電極を、該複数列配
設されたバンプ電極列のうちの最外周部に配設されるバ
ンプ電極の全て若しくは一部とする。といった電極構
造、或いは請求項4記載の発明によるように、 ・バンプ電極をチップの外周部に1列に配設し、同大径
の電極として配設される補助バンプ電極を、このチップ
外周部に配設されたバンプ電極列のうちの四隅に配設さ
れる4個とする。といった電極構造が挙げられる。
【0027】これら電極構造の何れによっても、同大径
の電極として配設される補助バンプ電極を通じて上記1
チップ当たりのバンプ量を好適に増量せしめ、且つ、チ
ップ中心から離間されて配設されるバンプ電極の接合寿
命を的確に向上せしめることができるようになる。
【0028】また、補助バンプ電極としてこれら大径の
電極を採用する場合には、請求項5記載の発明によるよ
うに、 ・前記大径の電極として配設される補助バンプ電極は、
他のバンプ電極の約2〜10倍の径を有して配設され
る。といった構造が、上述した1チップ当たりのバンプ
量を好適に増量せしめ、且つチップ中心から離間されて
配設されるバンプ電極の接合寿命を向上せしめる上で必
要十分であることが発明者等によって確認されている。
【0029】一方、上記補助バンプ電極は、これが必ず
しも大径のバンプ電極ではなくともバンプ電極全体とし
ての総表面積を増大せしめることはできる。例えば、請
求項6記載の発明によるように、 ・前記補助バンプ電極は、チップ実装面の空いている一
部に集中的に若しくは分散して配設される。といった電
極構造、或いは請求項7記載の発明によるように、 ・前記補助バンプ電極は、チップ実装面の空いている全
面に配設される。といった電極構造によっても、前記は
んだバンプ等の導電性バンプが施される面積は増大さ
れ、ひいては1チップ当たりのバンプ量も増量されるよ
うになる。
【0030】すなわち、これら請求項6或いは7記載の
発明のバンプ電極構造によっても、この増量されるバン
プによってそのリフローの際の表面張力を確実に増大す
ることができ、その後、チップ−基板間に前記樹脂を封
入することができる程度に同チップを浮かすことができ
るようになる。
【0031】また特に、チップ実装面の全面にバンプ電
極が配設されることとなる上記請求項7記載の発明の電
極構造によれば、熱応力もそれら各バンプ電極に好適に
分散され、チップ中心から離間されて配設されるバンプ
電極であれ、その接合寿命は自ずと向上されるものと考
えられる。
【0032】そして、請求項8記載の発明によるよう
に、 ・前記補助バンプ電極は、チップ内の素子端子とは電気
的に絶縁された、すなわち実装のためだけのダミー電極
として配設される。といった電極構造によれば、それら
補助バンプ電極に対応する基板側の電極(ランド)の配
設を積極的に割愛することができ、ひいては同補助バン
プ電極を有しない従来のチップ並びにそのバンプ電極用
に予め設計され、製造されている既存のプリント基板を
そのまま使用することができることともなる。
【0033】もっとも、補助バンプ電極をこのようなダ
ミー電極として配設する場合であれ、基板側にもその対
応するダミーランドを設けておくことで、チップ−基板
間の接合強度を更に高めることができるようになること
は云うまでもない。
【0034】
【発明の実施の形態】
(第1実施形態)図1及び図2に、この発明にかかるフ
リップチップ用バンプ電極についてその第1の実施形態
を示す。
【0035】この実施形態のバンプ電極は、配設対象と
なるフリップチップICとして前記10.0mm角とい
った大型のフリップチップを想定しており、このような
大型フリップチップに採用して好適なバンプ電極として
構成されている。
【0036】以下、図1及び図2を参照して、同第1の
実施形態にかかるフリップチップ用バンプ電極の電極構
造について詳述する。図1に示されるように、この実施
形態にあっては、フリップチップ1の実装面に2列のバ
ンプ電極列2a及び2bをその周方向に沿って配設する
バンプ電極構造を採用している。
【0037】ここで、バンプ電極列2aは、いわば主バ
ンプ電極として、チップ1の大型化に伴い微細化された
多数の信号電極によって構成されており、また、バンプ
電極列2bは、それら主バンプ電極に対する補助バンプ
電極として、同図1に示されるように、バンプ電極列2
aを構成するバンプ電極の径よりも大径のバンプ電極に
よって構成されている。
【0038】すなわち、上記バンプ電極列2aを構成す
る主バンプ電極に、例えば前述した直径80〜130μ
m程度の微細化されたバンプ電極を採用する場合であ
れ、上記バンプ電極列2bを構成する補助バンプ電極と
して例えば直径500〜800μmといった大径のバン
プ電極を採用することで、それらバンプ電極としての総
面積を増大できるようにしている。
【0039】このため、同実施形態のバンプ電極構造に
よれば、それらバンプ電極の配設数にもよるものの、1
チップ当たりのはんだ量を容易に増量することができる
ようになり、その総はんだ量を前述した8619×10
^5立方μm以上とすることで、10.0mm角といった
大型のフリップチップであれ、その実装後、チップ−基
板間に前記樹脂を封入することができる程度に同チップ
を浮かすことができるようになる。
【0040】図2は、同実施形態によるこうしたバンプ
電極の断面構造を模式的に示したものである。上記バン
プ電極列2bを構成する大径の補助バンプ電極を追加配
設したことではんだバンプ3のはんだ量が大幅に増量さ
れ、ひいてはそのリフローの際の表面張力も確実に増大
されてチップ1とプリント基板4との距離を好適に保て
るようになることが、この図2によっても明らかであ
る。
【0041】また、10.0mm角フリップチップIC
に同第1の実施形態にかかるバンプ電極構造を採用した
ものについてFEM解析を行ったところ、次のような結
果を得ることができた。
【0042】すなわち、上記バンプ電極列2bを構成す
る補助バンプ電極を設けなかったときのミーゼス歪み値
が8.79%であったのに対し、該補助バンプ電極から
なる電極列2bを設けたことにより、同ミーゼス歪み値
が5.79%に低減された。補助バンプ電極を設けたこ
とにより、それらバンプ電極の接合寿命が1.59倍ほ
ど向上されたことになる。
【0043】以上説明したように、同第1の実施形態に
かかるバンプ電極構造によれば、 (イ)はんだバンプ3の施される面積が好適に増大さ
れ、ひいては1チップ当たりのはんだ量も的確に増量さ
れる。すなわち、該増量されるはんだによってそのリフ
ローの際の表面張力も確実に増大され、たとえ10.0
mm角等の大型フリップチップであれ、その後チップ−
基板間に樹脂を封入することができる程度に同チップを
浮かすことができるようになる。 (ロ)一般にはより大きな熱応力が加わるチップ中心か
ら離間されたバンプ電極であっても、上記大径の電極と
して配設される補助バンプ電極により、その接合寿命が
好適に向上されるようにもなる。等々、極めて優れた効
果が奏せられるようになる。
【0044】なお、上記補助バンプ電極としての電極径
はその配設数にもより、上記500〜800μmといっ
た値に限られることなく任意である。一般に、主バンプ
電極の電極径が例えば直径80〜220μmの範囲で選
ばれるものとすれば、該補助バンプ電極の電極径につい
てはこれを、その約2〜10倍程度に選んでおくことが
1チップ当たりのはんだ量の増量を容易とする上で望ま
しい。
【0045】また、上記補助バンプ電極については、こ
れを主バンプ電極と同様、電気的に意味のある電極、す
なわちチップ内の素子端子と電気的に接続される電極と
して配設することも勿論可能であるが、他に例えば、チ
ップ内の素子端子とは電気的に絶縁された電極、すなわ
ち実装のためだけのダミー電極として配設することもで
きる。
【0046】因みに、同補助バンプ電極をこのようなダ
ミー電極として配設することとすれば、それら補助バン
プ電極に対応する基板側の電極(ランド)の配設を積極
的に割愛することができ、ひいては同補助バンプ電極を
有しない従来のチップ並びにそのバンプ電極用に予め設
計され、製造されている既存のプリント基板をそのまま
使用することができるようにもなる。
【0047】もっとも、補助バンプ電極をこのようなダ
ミー電極として配設する場合であれ、基板側にもその対
応するダミーランドを設けておくことで、チップ−基板
間の接合強度を更に高めることができるようになること
は云うまでもない。
【0048】また、同第1の実施形態にあっては、チッ
プ1の最外周部に配設されるバンプ電極列2bの全てを
上記大径の補助バンプ電極とした。しかし、チップ−基
板間に樹脂を封入することができる程度に同チップを浮
かすことのできるはんだ量が確保されさえすれば、この
大径の補助バンプ電極として配設する電極は、例えば四
隅の電極等、その一部の電極であってもよい。併せて、
各バンプ電極の配列数も、例示した2列に限られること
なく任意である。
【0049】(第2実施形態)図3及び図4に、この発
明にかかるフリップチップ用バンプ電極についてその第
2の実施形態を示す。
【0050】この実施形態のバンプ電極も、配設対象と
なるフリップチップICとして前記10.0mm角とい
った大型のフリップチップを想定しており、このような
大型フリップチップに採用して好適なバンプ電極として
構成されている。
【0051】以下、図3及び図4を参照して、同第2の
実施形態にかかるフリップチップ用バンプ電極の電極構
造について詳述する。図3に示されるように、この実施
形態にあっては、フリップチップ1の実装面外周部に1
列に配設されるバンプ電極2のうちの四隅の電極をそれ
らバンプ電極2の径よりも大径の補助バンプ電極2’と
している。
【0052】そしてここでも、上記バンプ電極(列)2
を構成するいわば主バンプ電極に、例えば前述した直径
80〜130μm程度の微細化されたバンプ電極を採用
する場合であれ、上記補助バンプ電極2’として、例え
ば直径500〜800μmといった大径のバンプ電極を
採用することで、それらバンプ電極としての総面積を増
大できるようにしている。
【0053】このため、同実施形態のバンプ電極構造に
よっても、上記バンプ電極2の配設数にもよるものの、
1チップ当たりのはんだ量を容易に増量することができ
るようになり、その総はんだ量を前述した8619×1
0^5立方μm以上とすることで、10.0mm角といっ
た大型のフリップチップであれ、その実装後、チップ−
基板間に前記樹脂を封入することができる程度に同チッ
プを浮かすことができるようになる。
【0054】図4は、同実施形態によるこうしたバンプ
電極の断面構造を模式的に示したものである。上記大径
の補助バンプ電極2’を追加配設したことではんだバン
プ3のはんだ量が大幅に増量され、ひいてはそのリフロ
ーの際の表面張力も確実に増大されてチップ1とプリン
ト基板4との距離を好適に保てるようになることが、こ
の図4によっても明らかである。
【0055】一方、チップの外周部にバンプ電極が1列
に配設されている場合、耐久試験によって、・チップ中
心から最も離れたバンプ電極、すなわちチップの四隅の
バンプ電極のうちの何れかの電極から先に破壊(断線)
に至り、次に、その隣のバンプ電極が破壊(断線)に至
る。といった結果が得られていることは前述した通りで
ある。
【0056】この点、同第2の実施形態にかかるバンプ
電極構造によれば、この破壊に至り易い四隅のバンプ電
極として上記大径の補助バンプ電極2’を採用している
ことから、その接合寿命も確実に向上されるようにな
る。
【0057】また、同耐久試験の結果に鑑みれば、これ
ら四隅の補助バンプ電極2’が破壊に至らない限り、そ
れらの隣のバンプ電極2も破壊には至らないものと考え
られる。
【0058】以上説明したように、同第2の実施形態に
かかるバンプ電極構造によっても、先の第1の実施形態
にかかるバンプ電極構造と同様、 (イ)はんだバンプ3の施される面積が好適に増大さ
れ、ひいては1チップ当たりのはんだ量も的確に増量さ
れる。すなわち、該増量されるはんだによってそのリフ
ローの際の表面張力も確実に増大され、たとえ10.0
mm角等の大型フリップチップであれ、その後チップ−
基板間に樹脂を封入することができる程度に同チップを
浮かすことができるようになる。 (ロ)一般にはより大きな熱応力が加わるチップ中心か
ら離間されたバンプ電極であっても、上記大径の電極と
して配設される補助バンプ電極により、その接合寿命が
好適に向上されるようにもなる。といった、優れた効果
が奏せられるようになる。
【0059】なお、上記補助バンプ電極2’としての電
極径も、上記500〜800μmといった値に限られる
ことなく任意である。前述のように、主バンプ電極の電
極径が例えば直径80〜220μmの範囲で選ばれるも
のとすれば、該補助バンプ電極2’の電極径についても
これを、その約2〜10倍程度に選んでおくことが1チ
ップ当たりのはんだ量の増量を容易とする上で望まし
い。
【0060】また、上記補助バンプ電極2’についても
これを、電気的に意味のある電極、すなわちチップ内の
素子端子と電気的に接続される電極として以外に、チッ
プ内の素子端子とは電気的に絶縁された電極、すなわち
実装のためだけのダミー電極として配設することができ
る。
【0061】そしてこの場合には、 ・それら補助バンプ電極2’に対応する基板側のランド
の配設を積極的に割愛することができ、ひいては同補助
バンプ電極を有しない従来のチップ並びにそのバンプ電
極用に予め設計され、製造されている既存のプリント基
板をそのまま使用することができるようになる。 ・或いは、補助バンプ電極2’をこのようなダミー電極
として配設する場合であれ、基板側にもその対応するダ
ミーランドを設けておくことで、チップ−基板間の接合
強度を更に高めることができるようになる。等々、の融
通が利くようになることは先の第1の実施形態に関して
既述した通りである。
【0062】(第3実施形態)上記第1及び第2の実施
形態にあっては何れも、大径の補助バンプ電極を導入す
ることによってバンプ電極全体としての総面積を増大せ
しめることとした。しかし、必ずしも大径の補助バンプ
電極を用いずとも同バンプ電極全体としての総面積を増
大せしめることはできる。
【0063】図5に、この発明にかかるフリップチップ
用バンプ電極の第3の実施形態として、こうした大径の
補助バンプ電極を用いずにバンプ電極全体としての総面
積を増大せしめることのできる電極構造についてその一
例を示す。
【0064】すなわちこの第3の実施形態にあっては、
同図5に示されるように、主バンプ電極としてチップ1
の実装面外周部に配設されているバンプ電極列2aに加
え、同チップ1の空いている中心部に集中的に補助バン
プ電極としてのバンプ電極列2bを配設することで、そ
れらバンプ電極全体としての総面積を増大するようにし
ている。
【0065】したがって、同第3の実施形態のバンプ電
極構造によっても、それらバンプ電極の配設数によると
はいえ、1チップ当たりのはんだ量を容易に増量するこ
とができるようになり、その総はんだ量を前述した86
19×10^5立方μm以上とすることで、10.0mm
角といった大型のフリップチップであれ、その実装後チ
ップ−基板間に前記樹脂を封入することができる程度に
同チップを浮かすことはできるようになる。
【0066】なお、同第3の実施形態にあっても、上記
補助バンプ電極としてのバンプ電極列2bについてはこ
れを、電気的に意味のある電極、すなわちチップ内の素
子端子と電気的に接続される電極として以外に、チップ
内の素子端子とは電気的に絶縁された電極、すなわち実
装のためだけのダミー電極として配設することができ
る。
【0067】そしてこの場合、 ・それら補助バンプ電極に対応する基板側のランドの配
設を積極的に割愛することができ、ひいては同補助バン
プ電極を有しない従来のチップ並びにそのバンプ電極用
に予め設計され、製造されている既存のプリント基板を
そのまま使用することができるようになる。 ・或いは、補助バンプ電極をこのようなダミー電極とし
て配設する場合であれ、基板側にもその対応するダミー
ランドを設けておくことで、チップ−基板間の接合強度
を更に高めることができるようになる。等々、の融通が
利くようになることも、これまでの実施形態と同様であ
る。
【0068】また、同第3の実施形態にあっては、上記
補助バンプ電極としてのバンプ電極列2bをチップ1の
中心部に集中的に配設することとしたが、それら配設態
様は任意である。すなわち、チップ1の実装面の空いて
いる部分であれば、中心部に限らず、また適宜に分散さ
せるなどして、同補助バンプ電極としてのバンプ電極列
2bを配設することができる。
【0069】(第4実施形態)図6に、この発明にかか
るフリップチップ用バンプ電極の第4の実施形態とし
て、上記第3の実施形態と同様、大径の補助バンプ電極
を用いずにバンプ電極全体としての総面積を増大せしめ
ることのできる電極構造について、更に別の例を示す。
【0070】すなわちこの第4の実施形態にあっては、
同図6に示されるように、例えば主バンプ電極としてチ
ップ1の実装面外周部に配設されているバンプ電極列2
aに加え、同チップ1の空いている部分全てに補助バン
プ電極としてのバンプ電極列2bを配設することで、そ
れらバンプ電極全体としての総面積を増大するようにし
ている。
【0071】したがって、同第4の実施形態のバンプ電
極構造によっても、1チップ当たりのはんだ量を容易に
増量することができるようになり、その総はんだ量を前
述した8619×10^5立方μm以上とすることで、1
0.0mm角といった大型のフリップチップであれ、そ
の実装後チップ−基板間に前記樹脂を封入することがで
きる程度に同チップを浮かすことができるようになる。
【0072】しかも、同第4の実施形態の場合、チップ
1の実装面全面にバンプ電極が配設されることとなるた
め、熱応力もそれら各バンプ電極に好適に分散され、チ
ップ中心から離間されて配設されるバンプ電極であれ、
その接合寿命は自ずと向上されるものと考えられる。
【0073】なお、同第4の実施形態にあっても、上記
補助バンプ電極としてのバンプ電極列2bについてはこ
れを、電気的に意味のある電極、すなわちチップ内の素
子端子と電気的に接続される電極として以外に、チップ
内の素子端子とは電気的に絶縁された電極、すなわち実
装のためだけのダミー電極として配設することができ
る。
【0074】そしてこの場合、 ・それら補助バンプ電極に対応する基板側のランドの配
設を積極的に割愛することができ、ひいては同補助バン
プ電極を有しない従来のチップ並びにそのバンプ電極用
に予め設計され、製造されている既存のプリント基板を
そのまま使用することができるようになる。 ・或いは、補助バンプ電極をこのようなダミー電極とし
て配設する場合であれ、基板側にもその対応するダミー
ランドを設けておくことで、チップ−基板間の接合強度
を更に高めることができるようになる。等々、の融通が
利くようになることも、これまでの実施形態と同様であ
る。
【0075】ところで、以上の第1〜第4の実施形態に
あっては何れも、バンプ材料としてはんだバンプを用い
ることとしたが、導電性バンプでさえあれば該はんだバ
ンプに限らない任意のバンプ材料を用いることができる
ことは云うまでもない。
【0076】また、フリップチップやバンプ電極として
使用する材料も任意であるが、これらフリップチップ材
料及びバンプ電極材料としては互いに線膨張率の近似し
た材料が用いられることが前記熱応力による影響を最小
限に抑える上で望ましい。
【図面の簡単な説明】
【図1】本発明のフリップチップ用バンプ電極の第1実
施形態を示す平面図。
【図2】同第1実施形態のバンプ電極の断面構造を模式
的に示す断面図。
【図3】本発明のフリップチップ用バンプ電極の第2実
施形態を示す平面図。
【図4】同第2実施形態のバンプ電極の断面構造を模式
的に示す断面図。
【図5】本発明のフリップチップ用バンプ電極の第3実
施形態を示す平面図。
【図6】本発明のフリップチップ用バンプ電極の第4実
施形態を示す平面図。
【図7】従来のフリップチップ用バンプ電極の一例を示
す平面図。
【図8】従来の通常のフリップチップと大型フリップチ
ップとの実装態様の違いを対比して示す断面図。
【符号の説明】
1…フリップチップ(フリップチップIC)、2、2a
…バンプ電極列(主バンプ電極)、2’、2b…バンプ
電極列(補助バンプ電極)、3…はんだバンプ(はん
だ)、4…プリント基板。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】プリント基板上に表面実装されるフリップ
    チップのバンプ電極において、 同バンプ電極としての総表面積を増大せしめる補助バン
    プ電極を具えることを特徴とするフリップチップ用バン
    プ電極。
  2. 【請求項2】前記補助バンプ電極は、チップの外周部若
    しくは外周の一部に、他の部分に配設されるバンプ電極
    の径よりも大径の電極として配設される請求項1記載の
    フリップチップ用バンプ電極。
  3. 【請求項3】前記バンプ電極は、チップの周方向に複数
    列配設され、前記大径の電極として配設される補助バン
    プ電極は、該複数列配設されたバンプ電極列のうちの最
    外周部に配設されるバンプ電極の全て若しくは一部であ
    る請求項2記載のフリップチップ用バンプ電極。
  4. 【請求項4】前記バンプ電極は、チップの外周部に1列
    に配設され、 前記大径の電極として配設される補助バンプ電極は、こ
    のチップ外周部に配設されたバンプ電極列のうちの四隅
    に配設される4個である請求項2記載のフリップチップ
    用バンプ電極。
  5. 【請求項5】前記大径の電極として配設される補助バン
    プ電極は、他のバンプ電極の約2〜10倍の径を有して
    配設される請求項2または3または4記載のフリップチ
    ップ用バンプ電極。
  6. 【請求項6】前記補助バンプ電極は、チップ実装面の空
    いている一部に集中的に若しくは分散して配設される請
    求項1記載のフリップチップ用バンプ電極。
  7. 【請求項7】前記補助バンプ電極は、チップ実装面の空
    いている全面に配設される請求項1記載のフリップチッ
    プ用バンプ電極。
  8. 【請求項8】前記補助バンプ電極は、チップ内の素子端
    子とは電気的に絶縁されたダミー電極として配設される
    請求項1〜7の何れかに記載のフリップチップ用バンプ
    電極。
JP8166468A 1996-06-26 1996-06-26 フリップチップ用バンプ電極 Pending JPH1012620A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8166468A JPH1012620A (ja) 1996-06-26 1996-06-26 フリップチップ用バンプ電極

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8166468A JPH1012620A (ja) 1996-06-26 1996-06-26 フリップチップ用バンプ電極

Publications (1)

Publication Number Publication Date
JPH1012620A true JPH1012620A (ja) 1998-01-16

Family

ID=15831962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8166468A Pending JPH1012620A (ja) 1996-06-26 1996-06-26 フリップチップ用バンプ電極

Country Status (1)

Country Link
JP (1) JPH1012620A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017530A (ja) * 2001-06-28 2003-01-17 Hitachi Ltd 半導体装置およびその実装方法
JP2003110230A (ja) * 2001-09-28 2003-04-11 Hitachi Aic Inc プリント配線板
KR100504547B1 (ko) * 2000-12-09 2005-08-04 주식회사 하이닉스반도체 스택 패키지 제조용 스텐실의 구조
JP2006337829A (ja) * 2005-06-03 2006-12-14 Sharp Corp 駆動用ic及びそれが実装された表示装置
US7242093B2 (en) 2002-07-29 2007-07-10 Nec Electronics Corporation Semiconductor device
JP2007251053A (ja) * 2006-03-17 2007-09-27 Fujitsu Ltd 半導体装置の実装構造及びその実装構造の製造方法
JP2007305741A (ja) * 2006-04-10 2007-11-22 Murata Mfg Co Ltd セラミック多層基板及びその製造方法
JP2009016557A (ja) * 2007-07-04 2009-01-22 Fujikura Ltd 半導体装置
US8178971B2 (en) 2008-03-06 2012-05-15 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
WO2021177034A1 (ja) * 2020-03-03 2021-09-10 ローム株式会社 半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504547B1 (ko) * 2000-12-09 2005-08-04 주식회사 하이닉스반도체 스택 패키지 제조용 스텐실의 구조
JP2003017530A (ja) * 2001-06-28 2003-01-17 Hitachi Ltd 半導体装置およびその実装方法
JP2003110230A (ja) * 2001-09-28 2003-04-11 Hitachi Aic Inc プリント配線板
US7242093B2 (en) 2002-07-29 2007-07-10 Nec Electronics Corporation Semiconductor device
JP2006337829A (ja) * 2005-06-03 2006-12-14 Sharp Corp 駆動用ic及びそれが実装された表示装置
JP2007251053A (ja) * 2006-03-17 2007-09-27 Fujitsu Ltd 半導体装置の実装構造及びその実装構造の製造方法
JP2007305741A (ja) * 2006-04-10 2007-11-22 Murata Mfg Co Ltd セラミック多層基板及びその製造方法
JP2009016557A (ja) * 2007-07-04 2009-01-22 Fujikura Ltd 半導体装置
US8178971B2 (en) 2008-03-06 2012-05-15 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
USRE45932E1 (en) 2008-03-06 2016-03-15 Ps4 Luxco S.A.R.L. Semiconductor device and method of manufacturing the same
WO2021177034A1 (ja) * 2020-03-03 2021-09-10 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US10134663B2 (en) Semiconductor device
US5903049A (en) Semiconductor module comprising semiconductor packages
US6768190B2 (en) Stack type flip-chip package
US6462420B2 (en) Semiconductor chip and semiconductor device having a chip-on-chip structure
KR101022907B1 (ko) 마이크로 전자 장치, 적층된 마이크로 전자 장치, 그러한 장치를 제조하는 방법
US6316838B1 (en) Semiconductor device
US6731009B1 (en) Multi-die assembly
US6956294B2 (en) Apparatus for routing die interconnections using intermediate connection elements secured to the die face
US6858938B2 (en) Semiconductor device
KR100415279B1 (ko) 칩 적층 패키지 및 그 제조 방법
US20080042253A1 (en) Stack type ball grid array package and method for manufacturing the same
US20070257348A1 (en) Multiple chip package module and method of fabricating the same
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
US7667473B1 (en) Flip-chip package having thermal expansion posts
US20070007663A1 (en) Semiconductor package having dual interconnection form and manufacturing method thereof
US9331046B2 (en) Integrated circuit package with voltage distributor
JPH1012620A (ja) フリップチップ用バンプ電極
US6476472B1 (en) Integrated circuit package with improved ESD protection for no-connect pins
JP2001156251A (ja) 半導体装置
KR101355274B1 (ko) 집적 회로 및 그 형성 방법
US7847414B2 (en) Chip package structure
US6743979B1 (en) Bonding pad isolation
US6495910B1 (en) Package structure for accommodating thicker semiconductor unit
JPH0563138A (ja) 半導体集積回路装置
JPH0621328A (ja) 半導体素子の実装方法