CN112216665A - 一种光模块 - Google Patents

一种光模块 Download PDF

Info

Publication number
CN112216665A
CN112216665A CN201910622913.XA CN201910622913A CN112216665A CN 112216665 A CN112216665 A CN 112216665A CN 201910622913 A CN201910622913 A CN 201910622913A CN 112216665 A CN112216665 A CN 112216665A
Authority
CN
China
Prior art keywords
pcb
packaging
substrate
conductive
bare chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910622913.XA
Other languages
English (en)
Inventor
孙雨舟
方习贵
王祥忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolight Technology Suzhou Ltd
Original Assignee
Innolight Technology Suzhou Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolight Technology Suzhou Ltd filed Critical Innolight Technology Suzhou Ltd
Priority to CN201910622913.XA priority Critical patent/CN112216665A/zh
Publication of CN112216665A publication Critical patent/CN112216665A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/40—Transceivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optics & Photonics (AREA)
  • Light Receiving Elements (AREA)

Abstract

本申请公开了一种光模块，包括壳体、设于壳体一端的光接口、设于壳体内的裸芯片、表面贴装元件和载板，所述裸芯片包括光子集成芯片，所述光子集成芯片与所述光接口相耦合；所述载板包括PCB板，所述PCB板上设有封装区域、表面贴装区域和电接口；所述裸芯片设于所述封装区域上，所述表面贴装元件设于所述表面贴装区域上。本申请结合了封装基板和PCB板的制作工艺，将封装基板压合到PCB板内，局部具有高精细线路，可满足光电芯片封装的需求，其余部分具有高剥离强度和高插拔可靠性；同时具有最简短的高速链路，有效提高了高频带宽，而且成本较低。

Description

一种光模块
技术领域
本申请涉及光通信技术领域，尤其涉及一种光模块。
背景技术
随着5G时代对高带宽的计算、传输、存储的要求，以及硅光技术的成熟，板上和板间也进入了光互连时代，光模块的通道数大幅增加，并由专用集成电路(ASIC)控制光收发模块的工作。为了减小体积，光模块在封装上要将光芯片或光模块与ASIC控制芯片封装在一起，以提高互连密度，从而提出了光电共封装的概念。光电共封装较传统的板边以及板中光模块在带宽、尺寸、重量和功耗有重要的优势。
目前，光电共封装主要有2种形式，一种是将各种光电芯片和/或信号处理芯片集成在一块封装基板上面，将再其作为整体，以BGA(Ball Grid Array，球栅阵列)的形式或者打线的形式贴装到模块的PCB(印刷电路板)上。另一种是用芯片工艺、陶瓷载板或者封装基板工艺来制作模块级别的封装基板，以满足芯片倒装所需要的高精度线路需求，将光电芯片和控制芯片等全部倒装或贴装在封装基板上。前者虽然相比传统的板边结构的高速链路缩短了一些，射频带宽也有所提高，但是从芯片到封装基板再到PCB的链路，依然有待改善，高频还有提高的空间。后者虽然具有简短的高速链路，但是在工艺上受很大限制：1、封装基板做成模块尺寸，成本很高；2、为了满足光电芯片倒装对线路的精细度要求，线路层的铜层做得很薄，剥离强度小，贴装电子芯片和金手指插拔的可靠性不好；3、作为模块级别的封装基板，随着层数的增加，封装基板的厚度增厚，精细线路的良率也较低。
发明内容
本申请的目的在于提供一种光模块，采用光电共封装(co-package)结构，其具有更短的高速链路，高频性能良好，而且可靠性高、成本低。
为了实现上述目的之一，本申请提供了一种光模块，包括壳体、设于壳体一端的光接口、设于壳体内的裸芯片、表面贴装元件和载板，所述裸芯片包括光子集成芯片，所述光子集成芯片与所述光接口相耦合；所述载板包括PCB板，所述PCB板上设有封装区域、表面贴装区域和电接口；所述裸芯片设于所述封装区域上，所述表面贴装元件设于所述表面贴装区域上。
作为实施方式的进一步改进，所述封装区域设有焊盘；所述焊盘的间距与所述裸芯片的焊盘间距相匹配。
作为实施方式的进一步改进，所述封装区域上的焊盘的盘心到盘心间距小于或等于150μm。
作为实施方式的进一步改进，所述裸芯片通过倒装和/或打线接合的方式设于所述封装区域上。
作为实施方式的进一步改进，所述PCB板内设有封装基板，所述封装基板设有导电线路，所述导电线路与所述PCB板电性连接；所述封装基板至少部分裸露于所述PCB板外作为所述封装区域。
作为实施方式的进一步改进，所述封装基板的热膨胀系数小于所述PCB板的热膨胀系数。
作为实施方式的进一步改进，所述封装基板水平方向的热膨胀系数小于或等于10ppm/℃。
作为实施方式的进一步改进，所述封装基板为导电硅基板、导电陶瓷基板、导电玻璃基板或导电BT板。
作为实施方式的进一步改进，所述PCB板内设有导电孔，用于电性连接所述PCB板和封装基板。
作为实施方式的进一步改进，所述表面贴装区域的线路层的剥离强度满足表面贴装的剥离强度要求。
作为实施方式的进一步改进，所述裸芯片还包括数字信号处理器、驱动器和跨阻放大器其中的一种或多种。
作为实施方式的进一步改进，所述电接口为金手指或电接触盘。
本申请还提供了另外一种光模块，包括壳体、设于壳体内的裸芯片、表面贴装元件、PCB板以及设在所述PCB板中的封装基板，所述裸芯片安装于所述封装基板上，所述表面贴装元件设置在所述PCB板上；所述PCB板和所述封装基板上均形成有导电线路，所述封装基板上的导电线路与所述PCB板的导电线路相电性连接；所述封装基板上设有焊盘，所述裸芯片通过所述焊盘与所述封装基板的导电线路相电性连接。
作为实施方式的进一步改进，所述PCB板内设有导电孔，所述导电孔将所述封装基板上的导电线路与所述电路板的导电线路电性连接。
本申请的有益效果：结合了封装基板和PCB板的制作工艺，将封装基板压合到PCB板内，局部具有高精细线路，及与裸芯片匹配的热膨胀系数，可满足光电裸芯片封装的需求，其余部分具有高剥离强度和高插拔可靠性；同时具有最简短的高速链路，有效提高了高频带宽，降低了组件的整体高度，而且成本较低。
附图说明
图1为本申请光模块结构示意图；
图2为本申请光模块的载板和芯片组装示意图；；
图3为本申请光模块另一实施例的载板和芯片组装示意图；
图4为本申请采用板载光学结构的光模块中的载板示意图；
图5为本申请用于光电共封装的混合载板实施例1结构示意图；
图6-9为本申请用于光电共封装的混合载板的制作方法示意图；
图10为本申请用于光电共封装的载板实施例2结构示意图；
图11为本申请实施例2的载板结构的另一种变形示意图；
图12为本申请实施例2的载板结构的又一种变形示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本申请进行详细描述。但这些实施方式并不限制本申请，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本申请的保护范围内。
在本申请的各个图示中，为了便于图示，结构或部分的某些尺寸会相对于其它结构或部分夸大，因此，仅用于图示本申请的主题的基本结构。
另外，本文使用的例如“上”、“上方”、“下”、“下方”等表示空间相对位置的术语是出于便于说明的目的来描述如附图中所示的一个单元或特征相对于另一个单元或特征的关系。空间相对位置的术语可以旨在包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的设备翻转，则被描述为位于其他单元或特征“下方”或“之下”的单元将位于其他单元或特征“上方”。因此，示例性术语“下方”可以囊括上方和下方这两种方位。设备可以以其他方式被定向(旋转90度或其他朝向)，并相应地解释本文使用的与空间相关的描述语。当元件或层被称为在另一部件或层“上”、与另一部件或层“连接”时，其可以直接在该另一部件或层上、连接到该另一部件或层，或者可以存在中间元件或层。
本申请提出一种新的光电共封装的光模块，如图1和2所示，包括壳体、设于壳体一端的光接口200、设于壳体内的裸芯片30、表面贴装元件40和载板100。其中，壳体包括上壳体202和下壳体201，载板100包括PCB板，该PCB板上设有封装区域11、表面贴装区域27和电接口26。裸芯片30倒装(flip chip)于封装区域11上，表面贴装元件40(简称SMT元件)贴装于表面贴装(SMT，Surface Mounted Technology)区域27上，此处的表面贴装元件40一般采用封装的电子芯片或电阻电容等，采用裸芯片时，需要对裸芯片进行处理以适应实际需要，封装好的表面贴装元件40与表面贴装区域27的贴装方式为常用的贴装技术，在此不再赘述。PCB板的电接口26作为光模块的插拔电接口，一般采用金手指，金手指设于载板100一端的上下表面上。当然，PCB板的电接口也可以是用于与其它电路板转接的接口，比如用于与柔性电路板转接。上述裸芯片30包括光子集成芯片(PIC，Photon Integrated Circuit)，以及数字信号处理器(DSP，digital signal processor)、驱动器(DRV，driver)和跨阻放大器(TIA，trans-impedance amplifier)等其中的一种或多种的组合。这里，光子集成芯片可以是集成了激光器、探测器、调制器和波导的集成芯片，也可以是波导和调制器的集成芯片，激光器和探测器与光子集成芯片分立设置。分立设置的激光器和探测器可以是传统光模块中常用的激光器和探测器，也可以做成裸芯片倒装在上述封装区域上。上述表面贴装元件40可以是微处理器、存储器或专用集成电路等。上述封装区域设有焊盘，该焊盘的间距(pitch)与上述裸芯片30的焊盘间距(pitch)相匹配。一般的，封装区域上的该焊盘的盘心到盘心间距小于或等于150μm，精细度高。而表面贴装区域27和电接口26则采用常用PCB板工艺制成，具有高剥离强度和高插拔可靠性。
光模块接收的光进入到裸芯片30(如PIC或光探测器)之后转成电信号，电信号由裸芯片30直接经封装区域11的内部走线传输到跨阻放大器(TIA)，再经封装区域11的内部走线传输到表面贴装区域27的高速线及相关的表面贴装元件40上，之后经PCB板的走线传输到金手指，由金手指传输给外部电路或处理器。同样，金手指接收外部的电信号指令之后，经PCB板的走线传输到表面贴装元件40，由表面贴装元件40解读电信号之后经表面贴装区域27的高速线传输到封装区域11，由封装区域11传输给驱动器，经驱动器驱动裸芯片30(如激光器芯片或光子集成芯片)工作，裸芯片30再将电信号转成光信号输出。当然裸芯片30也可以对光信号进行处理后再传输，例如对光进行调制、放大、分束、合束等。由于裸芯片30直接倒装于载板100的封装区域11上，所以芯片与载板之间具有最简短的高速链路，即主机/线路(Host/line)侧链路均最为简洁，可有效提高高频带宽，高速性能最优。这里仅以上述具体实施例进行信号传输的说明，在其它实施例中，封装区域上的裸芯片可能是光子集成芯片、数字信号处理器、驱动器和跨阻放大器等其中的一种或多种的组合，也可能是其中的一种或多种的集成芯片。不管是哪一种组合，裸芯片与载板之间都是通过封装区域的焊盘直接实现芯片与载板之间的信号传输，都具有最简短的高速链路。如图2所示，上述封装区域11设在载板100的上表面或下表面，或者如图3所述，载板100的上下表面都可以设有封装区域11，即裸芯片30可以全部倒装于载板100的上表面或下表面，也可以分开部分倒装于载板100的上表面，部分倒装于载板100的下表面。同样，载板100的上下表面也都可以设有用于贴装表面贴装元件40的表面贴装区域21，也可以只在上表面或下表面设置表面贴装区域21。该光模块将表面贴装元件40、裸芯片30集成在一载板100上；该载板100具有适合裸芯片30倒装的高精细线路区域，即封装区域11，还具有高剥离强度和高插拔可靠性的PCB板(印刷电路板)；而且成本较低，封装组件整体高度(厚度)较小。
上述裸芯片30是通过倒装的方式直接安装在封装区域11上，当然，在其它实施例中，裸芯片30也可以通过打线接合(Wire bonding)的方式直接安装在封装区域11上。
该实施例中光模块采用的载板的电接口是金手指，在其它实施例中，也可以采用其它的电接口。如图4所示，在板载光学(On-board Optics，OBO)结构的光模块中，上述载板的电接口26采用的是电接触盘，用于与外部的连接器400电连接。电接触盘(电接口26)可以设于载板的一个表面上，表面贴装区域27设于载板上与电接触盘相对的表面上。或者，电接触盘也可以分设在载板的上下表面上。
上述光电共封装的光模块中，可以将光模块的裸芯片直接倒装(flip chip)或打线接合(Wire bonding)到PCB板上，只要将裸芯片的焊盘间距设计成跟PCB板上的焊盘的间距相匹配即可，这样光模块的主机/线路(Host/line)侧链路均最为简洁，高速链路性能最优，整体光模块成本也很低。或者，也可以采用集成了封装基板和PCB板的混合载板，具体的，如下面的阐述。
在下面的实施例中，将详细介绍用于上述光电共封装光模块中的混合载板，该混合载板结合了封装基板和PCB板的制作工艺，将封装基板压合到PCB板内，使其局部具有高精细线路，可满足光电芯片封装的需求，其余部分具有高剥离强度和高插拔可靠性；同时具有最简短的高速链路，有效提高了高频带宽，而且成本较低。这里，封装基板是指使用集成电路基板工艺制造的基板，这里，集成电路基板工艺包括类载板技术或陶瓷基板技术等，比如采用全加成法、半加成法(SAP)或改良式半加成法(MSAP)等其中一种或多种工艺制造的，适用于集成电路封装的基板。封装基板的表面可采用增铜法形成较薄的精细线路层，以满足裸芯片安装对线路高精度的要求。
实施例1
如图2和5所示，该实施例中，上述用于光电共封装的混合载板包括层压在一起的PCB板和封装基板10，该封装基板10与PCB板相电性连接。其中，PCB板包括第一子叠构21和第二子叠构22，该第一子叠构21和第二子叠构22分别压合于封装基板10的上表面和下表面。封装基板10包括绝缘介质层12和导电层13，绝缘介质层12与PCB板的绝缘层采用的材质不同。在PCB板的第一子叠构21和/或第二子叠构22设有开窗，以露出部分封装基板10的上表面和/或下表面作为封装区域11，该封装区域11用于安装裸芯片，如光子集成芯片、数字信号处理器、驱动器、跨阻放大器、激光器芯片和/或光探测器芯片等。即封装区域11为封装基板10的部分表面，其上设有焊盘，该焊盘的间距与所要安装的裸芯片的焊盘间距相匹配，一般的，封装区域11上的该焊盘的盘心到盘心间距小于或等于150μm，精细度高，以满足裸芯片安装对线路高精度的要求。而上述混合载板的表面贴装区域27和电接口26则设于PCB板的表面上，该表面贴装区域27用于安装表面贴装区域，包括微处理器、存储器或专用集成电路等，常用PCB板的表面线路层具有高剥离强度和高插拔可靠性，使得表面贴装区域的线路层的剥离强度可满足表面贴装的剥离强度要求。
该实施例中，通过在PCB板的第一子叠构21和第二子叠构22内设置导电孔25，通过该导电孔25电性连接PCB板和封装基板10，具有简洁的高速链路，高速链路性能最优，有效提高了高频带宽，而且成本较低。考虑到各种裸芯片采用的半导体材料的热膨胀系数都小于常用PCB板绝缘层的热膨胀系数，为了跟裸芯片的热膨胀系数匹配，以提高裸芯片安装结合的可靠性，封装基板10的绝缘介质层12采用热膨胀系数小于PCB板的绝缘层热膨胀系数的材料，以尽量接近裸芯片的热膨胀系数，例如采用水平方向热膨胀系数小于或等于10ppm/℃的材料，包括陶瓷、玻璃、BT树脂或硅等。
该实施例中，如图5所示，封装基板10为厚度较薄的导电BT(BismaleimideTriazine)板，采用改良式半加成法(Modified Semi－Additive Processes，MSAP)工艺制成，其封装区域11设有第一线路层和焊盘，该焊盘的盘心到盘心间距小于或等于150μm，与裸芯片的焊盘间距相匹配，能够满足芯片安装所需的高精度线路要求，具备封装功能。这里绝缘介质层12的材料采用的是BT(Bismaleimide Triazine)树脂，在其它实施例中，该绝缘介质层12的材料也可以是陶瓷、玻璃或硅等，制成例如导电陶瓷基板、玻璃基板或硅基板等。硅基板或BT板等的热膨胀系数与光电芯片和光子集成芯片等裸芯片的热膨胀系数接近，芯片安装结合的稳定性更好，产品可靠性更高。采用BT树脂制作封装基板时，上述PCB板与封装基板10之间的导电孔25可以直接贯穿PCB板和封装基板10。采用硅、陶瓷或玻璃制作封装基板时，可在压合于PCB板内的封装基板的表面设置导电连接盘，上述PCB板与封装基板之间的导电孔贯穿PCB板，并与封装基板表面的导电连接盘连接，实现PCB板与封装基板之间的电性连接。
另外，表面贴装元件一般采用表面贴装工艺(SMT)贴装在PCB板上。该实施例中，PCB板第一子叠构21和第二子叠构22分别包括芯板24和半固化片23，图5中仅在封装基板10的上层的PCB板中进行了标示，且仅绘示了一个芯板一个半固化片，本领域技术人员知晓封装基板10的上层的PCB板中可以采用和上层PCB板相同或不同的结构，芯板和半固化片的数量也可以根据需要进行设计。PCB工艺的铜层厚度较厚，芯板24的铜层和板材之间剥离度很大，在PCB板上设置表面贴装区域和金手指，SMT结合可靠性高，而且金手指(电接口)插拔可靠性也高，解决了封装基板10无法满足SMT的强剥离度要求以及金手指插拔可靠性不佳的问题。
封装区域的大小和位置可根据实际使用需求设计，可以如图2所示占用载板的一端作为封装区域11，也可以如图3所示，占用载板一端的中间区域作为封装区域11。封装区域也可以设于封装基板的下表面，也可以在封装基板的上表面和下表面同时设有封装区域。相应的，压合于封装基板上表面和下表面的PCB板的子叠构上设有相应的开窗，以露出封装区域。
本申请的用于光电共封装的混合载板，利用封装基板技术，如类载板技术或陶瓷基板技术等，即半加成法(SAP)或改良式半加成法(MSAP)，按满足裸芯片安装的精度要求做成较薄厚度、较少层数的封装基板。将封装基板分成封装区域和连接区域，封装区域用于安装光电芯片和/或光子集成芯片等裸芯片，连接区域用于压合PCB板。具体的，该光电共封装的混合载板的制作方法包括如下步骤：
制作一封装基板，该封装基板包括层叠的绝缘介质层和导电层，绝缘介质层和导电层的层数根据需要可以是一层或者多层。当导电层为多层时，各导电层之间采用导电孔进行电性连接，当然在其它实施例中也可以采用侧壁电镀的方式实现电性连接；
在封装基板的上表面和/或下表面上制作用于安装裸芯片的封装区域，该封装区域具有第一线路层，该第一线路层上形成有焊盘；
制作PCB板的第一子叠构和第二子叠构；
在封装基板的上表面和下表面分别压合PCB板第一子叠构和第二子叠构，该PCB板第一子叠构和/或第二子叠构对应上述封装区域处制作有开窗，以露出封装区域；
在上述PCB板的第一子叠构和第二子叠构与封装基板之间制作导电孔，该导电孔用于电性连接PCB板和封装基板；在PCB板的表面制作第二线路层和电接口。
上述制作封装基板的方法包括半加成法(SAP)或改良式半加成法(MSAP)，按满足裸芯片安装的精度要求做成较薄厚度、较少层数的陶瓷基板、硅基板、玻璃基板或BT板等。
上述在封装基板的上表面和下表面分别压合PCB板的第一子叠构和第二子叠构的方法中，第一子叠构和/或第二子叠构上的开窗可以在压合之后再制作，也可以先制作好开窗再压合。具体的，如下面的两种制作方法。
如图6-9所示，上述在封装基板的上表面和下表面分别压合PCB板的第一子叠构和第二子叠构的方法包括：
提供一半固化片23，在该半固化片23上制作第一开窗231，该第一开窗231位置和大小与封装区域相对应；即该第一开窗231位于封装区域的上面，开窗大小与封装区域相同或略大于封装区域；
将上述半固化片23叠置到封装基板10的上表面或下表面上，在第一开窗处填充离型膜50；
提供PCB板第一子叠构24和第二子叠构22；
在半固化片23上压合上述PCB板的子叠构24，在封装基板10的下表面压合第二子叠构22；
在上述PCB板的第一子叠构24上制作第二开窗，该第二开窗位置和大小与第一开窗一致，取出离型膜，露出封装区域11。这里制作第二开窗的方法可以采用控深铣技术。
上述在封装基板的上表面和下表面分别压合PCB板第一子叠构和第二子叠构的步骤还可以采用如下方法，包括：
提供一半固化片，在该半固化片上制作第一开窗，该第一开窗位置和大小与上述封装区域相对应；
将上述半固化片叠置到封装基板的上表面或下表面上，在第一开窗处填充离型膜；
提供PCB板第一子叠构和第二子叠构，在该PCB板的子叠构上制作第二开窗，该第二开窗位置和大小与上述第一开窗一致；
在上述半固化片上压合该PCB板的子叠构；
取出上述离型膜，露出封装区域。
该方法中，也可以预先制作好半固化片的第一开窗和PCB板子叠构的第二开窗，然后再将预先做好开窗的半固化片叠置到封装基板上，并在第一开窗处填充离型膜，之后再将预先做好开窗的PCB板子叠构压合到半固化片上，最后取出离型膜，露出封装区域。
上述各制作方法中的半固化片为低流胶层，一般采用低流胶PP层，受热压合时，该低流胶层流动性较小，另外离型膜也起到支撑和保护作用，避免低流胶流动到封装区域上。上述封装基板的连接区域尺寸根据PCB工艺能力设计，PCB板的表面按PCB常用制程做表面处理，如铺设绿油等。封装区域作为工艺精细的裸芯片安装区，具有精密的线路，用于安装光电芯片和光子集成芯片(裸芯片)，PCB板具备常用的PCB功能，即具有SMT和金手指功能，形成局部具有高精细线路，其余部分具有高剥离强度和高插拔可靠性的光电共封装(co-packaging)载板。该载板PCB与封装基板之间具有最简短的高速链路，有效提高了高频带宽，而且成本较低。
实施例2
如图10-12所示，本申请的光电共封装的光模块中，还可以采用如下的载板，该载板包括PCB板20、设于PCB板20内的封装基板10，该封装基板10设有导电线路，该导电线路与PCB板相电性连接。其中，封装基板10的表面至少部分裸露于PCB板20外作为封装区域11，该封装区域11用于安装裸芯片30，如数字信号处理器、驱动器、跨阻放大器、光电芯片和/或光子集成芯片等。具体的，上述PCB板20设有一容置空间，封装基板10嵌设于该容置空间内，该容置空间包括至少一个开口，该开口贯穿PCB板的一个表面，使封装基板10的表面至少部分裸露于PCB板外作为上述封装区域11。该封装基板10的热膨胀系数小于PCB板20的热膨胀系数，接近光子集成芯片等半导体芯片的热膨胀系数，这里封装基板10水平方向的热膨胀系数小于10ppm/℃，封装基板10例如是导电硅基板、导电陶瓷基板、导电玻璃基板或导电BT板，避免了PCB板与裸芯片热膨胀系数失配导致的可靠性差的问题，裸芯片安装结合的稳定性更好，产品可靠性更高。
该实施例中，封装基板10为厚度较薄的导电硅基板，采用改良式半加成法(Modified Semi－Additive Processes，MSAP)工艺制成，封装区域11处设有第一线路层，该第一线路层上形成有焊盘，封装区域11上的该焊盘的盘心到盘心间距小于或等于150μm，与所要安装的裸芯片30的焊盘间距相匹配，能够满足裸芯片安装所需的高精度线路要求，具备封装功能。另外，表面贴装元件40一般采用表面贴装工艺(SMT)，贴装在PCB板20上。该实施例中，PCB板20包括芯板和半固化片，PCB工艺的铜层厚度较厚，芯板的铜层和板材之间剥离度很大，SMT结合可靠性高，而且金手指(电接口)插拔可靠性也高，即PCB板表面线路层的剥离强度满足表面贴装的剥离强度要求，解决了封装基板10无法满足SMT的强剥离度要求以及金手指插拔可靠性不佳的问题。
上述封装基板10包括若干绝缘介质层和导电层，各导电层之间采用导电孔进行电性连接，当然在其它实施例中也可以采用侧壁电镀的方式实现各导电层之间的电性连接。该封装基板10整体可以是一长方体或台阶体，嵌于PCB板20内，PCB板20的部分子叠构压合于封装基板10的至少部分底面或至少部分上表面，并在与封装基板10压合的位置设有导电孔25，通过该导电孔25电性连接PCB板20和封装基板10。
具体的，如图10所示，PCB板20用于嵌设封装基板10的容置空间为一开口槽，该开口槽可以是盲孔槽，包括槽底和槽侧壁，封装基板10与开口槽的槽底压合在一起，PCB板20在其开口槽的槽底处具有与封装基板10电性连接的导电孔25。同时，PCB板20还可以在封装基板10的上表面，即槽口(容置空间的开口)处延伸一连接部，该连接部压合于封装基板10的部分上表面上，以露出封装基板10的部分上表面作为封装区域11，该连接部也设有第二导电孔以电性连接PCB板20和封装基板10。
如图10所示，制作时，提供一封装基板10和一PCB板20；在封装基板20上表面制作焊盘作为封装区域11，在下表面制作导电连接盘，该焊盘与导电连接盘电性连接。在PCB板20上制作开口槽，将上述封装基板10压合到该开口槽内；在开口槽的槽底制作导电孔25，使导电孔25与封装基板10下表面的导电连接盘连接，实现封装基板10与PCB板20之间的电性连接。在PCB板20上制作芯片焊盘作为表面贴装区域27、制作金手指作为电接口26，该芯片焊盘用于安装表面贴装元件40。
或者，上述容置空间包括分别贯穿PCB板的上表面和下表面的上开口和下开口，如图11所示，封装基板10嵌设于容置空间内，PCB板20在封装基板10的上表面(对应容置空间的上开口处)和/或下表面(对应容置空间的下开口处)还延伸有连接部28，该PCB板20的连接部28压合于封装基板10的部分上表面和/或部分下表面，以露出封装基板10的部分上表面和/或部分下表面作为封装区域11，该连接部28设有导电孔25以电性连接PCB板20和封装基板10。
如图11所示，制作时，提供一封装基板10和一PCB板20；在封装基板10上表面的部分区域制作焊盘作为封装区域11，在上表面另外的区域制作导电连接盘，该焊盘与导电连接盘电性连接。在PCB板20上制作容置空间，将上述封装基板10压合到该容置空间内使封装基板10的上表面与PCB板20的上表面平齐；在容置空间上开口上制作一连接部28，使连接部28覆盖封装基板10表面的导电连接盘；在该连接部28上制作导电孔25，使导电孔25与封装基板10的导电连接盘连接，实现封装基板10与PCB板20之间的电性连接。当然，在其它实施例中，由于该容置空间贯穿PCB板上下表面，所以也可以将封装区域和/或导电连接盘制作在封装基板的下表面，同时在容置空间的下开口制作连接部及其导电孔。
其中，制作连接部28的方法包括：提供一低流胶片，在该低流胶片上制作第一开窗，以露出封装基板10上的焊盘(封装区域11)；将上述低流胶片叠置到PCB板上，在其第一开窗处填充离型膜，以保护焊盘；提供PCB板子叠构29；在上述低流胶片上压合该PCB板子叠构29，在上述PCB板子叠构29上制作第二开窗，该第二开窗位置和大小与上述第一开窗一致；取出上述离型膜，露出封装基板10的焊盘，在该PCB板子叠构29上制作芯片焊盘和金手指，该芯片焊盘用于安装表面贴装元件40。上述在PCB板子叠构上制作第二开窗的步骤可以在将PCB板子叠构压合到低流胶片上面之后再通过控深铣槽的方法制作，也可以先在PCB子叠构上制作好第二开窗之后再将PCB子叠构压合到低流胶片上面。
图10和11所示的实施例中，封装基板为一个长方体，在其它实施例中，封装基板还可以为台阶体或其他变形体。如图12所示，该封装基板10的上表面具有第一台阶面15和第二台阶面16，下表面为一平面；第一台阶面15作为封装区域11，设有焊盘，第二台阶面16设有导电连接盘；PCB板20的容置空间为一盲孔槽，包括槽底和槽侧壁，PCB板20的连接部28压合于封装基板10的第二台阶面16上，露出第一台阶面15作为封装区域11，该连接部28设有导电孔25以电性连接PCB板20和封装基板10，同时也可在槽底设置导电孔25以电性连接PCB板20和封装基板10。该实施例中，第一台阶面15高于第二台阶面16，在其它实施例中，第一台阶面也可以低于第二台阶面。封装基板的下表面可以是一平面，也可以同样具有至少两个台阶面，封装基板下表面具有两个台阶面时，上述容置空间具有分别贯穿PCB板上下表面的上开口和下开口，PCB板在封装基板的下表面处(下开口处)也同样可以设有连接部，并在连接部上设导电孔以电性连接封装基板和PCB板。
如图12所示，制作时，提供一封装基板10和PCB板20，在封装基板10上制作第一台阶面15和第二台阶面16，并在第一台阶面上制作焊盘作为封装区域11，在第二台阶面16上制作导电连接盘，该焊盘与导电连接盘电性连接。在PCB板20上制作一盲孔槽作为容置空间，将上述封装基板10压合到该盲孔槽内使封装基板10的第二台阶面16与PCB板20的上表面平齐。提供一半固化片，在该半固化片上制作第一开窗，该第一开窗大于或等于上述第一台阶面；将该半固化片叠置于PCB板20和封装基板10的第二台阶面16上；提供PCB板子叠构29，在PCB板子叠构29上制作第二开窗，该第二开窗位置和大小与第一开窗一致；在上述半固化片上压合该PCB板子叠构29，在该PCB板子叠构29上制作芯片焊盘和金手指，该芯片焊盘用于安装表面贴装元件40；在该PCB板子叠构29压合于封装基板10第二台阶面16的部分(即连接部28)制作导电孔25，使导电孔25与第二台阶面16上的导电连接盘连接，以实现封装基板10和PCB板20之间的电性连接。
上述实施例中，封装基板与PCB板的电性连接也可以通过封装基板侧壁的导电层实现。具体的，在封装基板的侧壁设有侧边导电层，封装基板的导电线路与该侧边导电层相电性连接，同时该侧边导电层也与PCB板的导电层相电性连接，从而实现封装基板与PCB板的电性连接。
在其它实施例中，容置空间也可以具有贯穿PCB板侧壁的侧开口；封装基板的横截面(平行于PCB板表面的平面)可以是长方形、正方形、三角形、“T”型、“L”型、“+”型或其它不规则变形等。
上述载板或载板的制作方法中，封装基板的层数以及PCB板的层数都可以根据实际线路和厚度需要设计成单层或多层；其第一导电孔和第二导电孔的数量根据实际叠层设计，可以是一个或多个。
上文所列出的一系列的详细说明仅仅是针对本申请的可行性实施方式的具体说明，它们并非用以限制本申请的保护范围，凡未脱离本申请技艺精神所作的等效实施方式或变更均应包含在本申请的保护范围之内。

Claims (14)

1.一种光模块，包括壳体、设于壳体一端的光接口、设于壳体内的裸芯片、表面贴装元件和载板，所述裸芯片包括光子集成芯片，所述光子集成芯片与所述光接口相耦合；其特征在于：所述载板包括PCB板，所述PCB板上设有封装区域、表面贴装区域和电接口；所述裸芯片设于所述封装区域上，所述表面贴装元件设于所述表面贴装区域上。
2.根据权利要求1所述的光模块，其特征在于：所述封装区域设有焊盘；所述焊盘的间距与所述裸芯片的焊盘间距相匹配。
3.根据权利要求2所述的光模块，其特征在于：所述封装区域上的焊盘的盘心到盘心间距小于或等于150μm。
4.根据权利要求2所述的光模块，其特征在于：所述裸芯片通过倒装和/或打线接合的方式设于所述封装区域上。
5.根据权利要求2所述的光模块，其特征在于：所述PCB板内设有封装基板，所述封装基板设有导电线路，所述导电线路与所述PCB板电性连接；所述封装基板至少部分裸露于所述PCB板外作为所述封装区域。
6.根据权利要求5所述的光模块，其特征在于：所述封装基板的热膨胀系数小于所述PCB板的热膨胀系数。
7.根据权利要求6所述的光模块，其特征在于：所述封装基板水平方向的热膨胀系数小于或等于10ppm/℃。
8.根据权利要求7所述的光模块，其特征在于：所述封装基板为导电硅基板、导电陶瓷基板、导电玻璃基板或导电BT板。
9.根据权利要求5所述的光模块，其特征在于：所述PCB板内设有导电孔，用于电性连接所述PCB板和封装基板。
10.根据权利要求1所述的光模块，其特征在于：所述表面贴装区域的线路层的剥离强度满足表面贴装的剥离强度要求。
11.根据权利要求1所述的光模块，其特征在于：所述裸芯片还包括数字信号处理器、驱动器和跨阻放大器其中的一种或多种。
12.根据权利要求1所述的光模块，其特征在于：所述电接口为金手指或电接触盘。
13.一种光模块，其特征在于：包括壳体、设于壳体内的裸芯片、表面贴装元件、PCB板以及设在所述PCB板中的封装基板，所述裸芯片安装于所述封装基板上，所述表面贴装元件设置在所述PCB板上；所述PCB板和所述封装基板上均形成有导电线路，所述封装基板上的导电线路与所述PCB板的导电线路相电性连接；所述封装基板上设有焊盘，所述裸芯片通过所述焊盘与所述封装基板的导电线路相电性连接。
14.根据权利要求13所述的光模块，其特征在于：所述PCB板内设有导电孔，所述导电孔将所述封装基板上的导电线路与所述电路板的导电线路电性连接。
CN201910622913.XA 2019-07-11 2019-07-11 一种光模块 Pending CN112216665A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910622913.XA CN112216665A (zh) 2019-07-11 2019-07-11 一种光模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910622913.XA CN112216665A (zh) 2019-07-11 2019-07-11 一种光模块

Publications (1)

Publication Number Publication Date
CN112216665A true CN112216665A (zh) 2021-01-12

Family

ID=74047541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910622913.XA Pending CN112216665A (zh) 2019-07-11 2019-07-11 一种光模块

Country Status (1)

Country Link
CN (1) CN112216665A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
US20050063635A1 (en) * 2003-07-28 2005-03-24 Hiroshi Yamada Wiring board and a semiconductor device using the same
US20150008018A1 (en) * 2013-07-02 2015-01-08 Fujitsu Limited Multilayer substrate
CN104320195A (zh) * 2014-11-10 2015-01-28 苏州旭创科技有限公司 光模块
CN104503044A (zh) * 2014-12-31 2015-04-08 苏州旭创科技有限公司 光模块
US20160254203A1 (en) * 2015-02-26 2016-09-01 Infineon Technologies Americas Corp. Semiconductor Package Having a Multi-Layered Base
US9671580B1 (en) * 2015-07-01 2017-06-06 Inphi Corporation Photonic transceiving device package structure
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
US20170309606A1 (en) * 2016-04-20 2017-10-26 Samsung Electronics Co., Ltd. Module substrate and semiconductor module

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
US20050063635A1 (en) * 2003-07-28 2005-03-24 Hiroshi Yamada Wiring board and a semiconductor device using the same
US20150008018A1 (en) * 2013-07-02 2015-01-08 Fujitsu Limited Multilayer substrate
CN104320195A (zh) * 2014-11-10 2015-01-28 苏州旭创科技有限公司 光模块
CN104503044A (zh) * 2014-12-31 2015-04-08 苏州旭创科技有限公司 光模块
US20160254203A1 (en) * 2015-02-26 2016-09-01 Infineon Technologies Americas Corp. Semiconductor Package Having a Multi-Layered Base
US9671580B1 (en) * 2015-07-01 2017-06-06 Inphi Corporation Photonic transceiving device package structure
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
US20170309606A1 (en) * 2016-04-20 2017-10-26 Samsung Electronics Co., Ltd. Module substrate and semiconductor module

Similar Documents

Publication Publication Date Title
CN112216672A (zh) 一种混合载板及其制作方法、组件和光模块
US9488791B2 (en) Optoelectronic module
GB2588010A (en) Electro-optical package and method of fabrication
US7470069B1 (en) Optoelectronic MCM package
US20170023748A1 (en) Film interposer for integrated circuit devices
WO2018127531A1 (en) Copackaging of asic and silicon photonics
US20080008477A1 (en) Optical transmission between devices on circuit board
US20060198570A1 (en) Hybrid module and production method for same, and hybrid circuit device
US20040218848A1 (en) Flexible electronic/optical interconnection film assembly and method for manufacturing
KR20070040305A (ko) 하이브리드 모듈 및 그 제조 방법
EP3168874B1 (en) Semiconductor chip package with optical interface
US8457454B1 (en) Optical substrate chip carrier
US7622700B2 (en) Photo-electric conversion apparatus with alternating photoelectric conversion elements
US20240213233A1 (en) Optoelectronic device package and method of manufacturing the same
CN113534366A (zh) 高密cpo硅光引擎
US10365446B2 (en) Optical module structure
JP4810957B2 (ja) ハイブリットモジュール及びその製造方法
JP2006270036A5 (zh)
CN112216665A (zh) 一种光模块
EP4421852A1 (en) Photoelectric transceiver assembly and method for manufacturing same
CN112216688A (zh) 一种载板及光模块
KR102040116B1 (ko) 광 인터페이스를 가지는 반도체 칩 패키지
US11143549B2 (en) Electronic packaging structure and method for manufacturing the electronic packaging structure with optical guide die separate from electronic package and photonic die
CN117250702B (zh) 一种光电共封装模块及光电共封装方法
US20230077877A1 (en) Photonic package and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210112

WD01 Invention patent application deemed withdrawn after publication