KR102040116B1 - 광 인터페이스를 가지는 반도체 칩 패키지 - Google Patents

광 인터페이스를 가지는 반도체 칩 패키지 Download PDF

Info

Publication number
KR102040116B1
KR102040116B1 KR1020170183022A KR20170183022A KR102040116B1 KR 102040116 B1 KR102040116 B1 KR 102040116B1 KR 1020170183022 A KR1020170183022 A KR 1020170183022A KR 20170183022 A KR20170183022 A KR 20170183022A KR 102040116 B1 KR102040116 B1 KR 102040116B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
optical
delete delete
package
optical device
Prior art date
Application number
KR1020170183022A
Other languages
English (en)
Other versions
KR20180046912A (ko
Inventor
이상돈
Original Assignee
주식회사 지파랑
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 지파랑 filed Critical 주식회사 지파랑
Priority to KR1020170183022A priority Critical patent/KR102040116B1/ko
Publication of KR20180046912A publication Critical patent/KR20180046912A/ko
Application granted granted Critical
Publication of KR102040116B1 publication Critical patent/KR102040116B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/2413—Connecting within a semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 실시예에 의한 반도체 패키지는 제1 면과 제2 면을 가지는 칩(chip)과, 칩을 봉지하는 몰드(mold)와, 몰드를 관통하며 칩의 제2 면에 형성된 패드와 전기적으로 연결된 수직 도전 경로와, 칩의 제1 면에 형성된 패드와 전기적으로 연결되며, 패키지 내부를 전기적으로 연결하는 배선 패턴(wiring pattern)과, 반도체 패키지 표면에 배치되어 수직 도전 경로와 전기적으로 연결된 광소자(optical device) 및반도체 패키지 외부와 전기적 연결을 수행하는 외부 접속 단자를 포함한다.

Description

광 인터페이스를 가지는 반도체 칩 패키지{Semiconductor Chip Package Having Optical Interface}
본 발명은 광 인터페이스를 가지는 반도체 칩 패키지에 관한 것이다.
디지털 네트워크 정보시대의 도래에 따라 멀티미디어 제품, 디지털 가전, 개인용 디지털 기기 등의 제품이 급속히 성장하고 있다. 반도체 칩 패키지(chip package) 기술은 반도체 칩을 외부의 충격 및 빛, 습기 등으로부터 보호하기 위하여 안전하게 에폭시몰드화합물(EMC, Epoxy Mold Compound)로 덮어 씌우는 것이다. 이러한 기술은 하나의 칩만을 하나의 패키지로 만드는 기술에서, 여러 개의 칩을 하나의 패키지로 만드는 멀티-칩-패키지(MCP, Multi-Chip Package) 또는 멀티-칩-모듈(MCM, Multi-Chip-Module) 기술로 발전하였으며, 지금은 하나의 시스템을 하나의 패키지로 만드는 시스템-인-패키지(SIP, System In Package) 기술로 발전하였다. 멀티-칩-패키지와 시스템-인-패키지에서는 이웃한 반도체 칩들을 에폭시몰드화합물로 덮어씌워 고정시킨 후에, 반도체 금속 배선을 형성하는 공정을 적용하여 이웃한 반도체 칩들을 연결하여 멀티-칩의 기능 또는 시스템의 기능을 구현하게 된다.
시스템-인-패키지 기술은, 멀티-칩-패키지 기술의 연장으로서 RF 무선통신, Bluetooth 모듈, 고성능 PC 카드, 이동용 비디오 전화용 카메라 모듈, 휴대폰, PDA 등과 같은 통신제품에 있어서 없어서는 안 될 핵심 기술이다. 시스템-인-패키지 기술을 사용하면 최종 제품을 쉽게 설계할 수 있으며, 조립 또한 용이하여 결과적으로 신뢰성과 가격 경쟁력을 통해 전체 시스템 가격을 낮출 수 있다.
시스템-인-패키지 기술은 반도체 소자를 가까이 패키지 함으로써 전기적 성능 향상, 패키지 단계를 줄임으로써 경제적이며, 시스템 보드 복잡성과 층 수를 감소시키고, 설계의 유연성이 제공되어 재설계가 용이하며, 여러 시스템에 삽입하여 다양성을 확보할 수 있다는 장점이 제공된다.
광통신 모듈(module)은 광신호를 전송하는 광케이블을 고정할 수 있는 기계적 장치와, 광케이블로부터 전송된 광신호를 전기적 신호로 또는 광케이블로 전송할 광신호를 전기적 신호로부터 변환하는 광소자 와 이러한 광소자와 정보를 주거나 받기 위한 인터페이스(interface) 회로를 포함하여야 한다. 종래의 광통신 모듈은 광케이블 고정 부재 및 광소자와, 인터페이스 회로 칩들을 각각 별도의 과정으로 회로 기판에서 서로 이격하여 배치해야 하므로 회로 기판을 차지하는 면적이 넓어지며, 제조과정이 복잡하고, 또한 광소자가 제공한 전기적 신호가 회로 기판에 형성된 전도성 스트립을 통하여 광전자회로에 제공되므로 전기적 신호의 열화도 있을 수 있다.
본 실시예는 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 광소자와 광인테페이스 회로를 동일한 패키지에 형성함으로써, 회로 기판을 차지하는 면적을 축소하고, 회로 기판에 형성된 전도성 스트립을 통하여 신호가 전달되지 않도록 하여 최종 회로를 간단하고 경제적으로 제조할 수 있으며, 전기적 신호의 열화를 감소시킬 수 있는 광통신 모듈을 제공할 수 있도록 하는 것이다.
본 실시예에 의한 반도체 패키지는 제1 면과 제2 면을 가지는 칩(chip)과, 칩을 봉지하는 몰드(mold)와, 몰드를 관통하며 칩의 제2 면에 형성된 패드와 전기적으로 연결된 수직 도전 경로와, 칩의 제1 면에 형성된 패드와 전기적으로 연결되며, 패키지 내부를 전기적으로 연결하는 배선 패턴(wiring pattern)과, 반도체 패키지 표면에 배치되어 수직 도전 경로와 전기적으로 연결된 광소자(optical device) 및반도체 패키지 외부와 전기적 연결을 수행하는 외부 접속 단자를 포함한다.
본 실시예에 의한 반도체 패키지는 제1 면을 가지는 칩(chip)과, 칩을 봉지하는 몰드(mold)와, 몰드를 관통하는 수직 도전 경로와, 반도체 패키지 표면에 배치되어 수직 도전 경로와 전기적으로 연결된 광소자(optical device) 및 수직 도전 경로와 칩의 제1 면에 형성된 패드를 전기적으로 연결하고, 패키지 내부의 전기적 연결을 수행하는 배선 패턴(wiring pattern) 및 반도체 패키지 외부와 전기적 연결을 수행하는 외부 접속 단자를 포함한다.
본 실시예에 의한 반도체 패키지는 제1 면에 형성된 패드를 가지는 칩(chip)과, 비아(via)를 가지는 비아 기판과, 칩과 비아 기판을 봉지하는 몰드(mold)와, 몰드를 관통하며 비아에 연결된 수직 도전 경로와, 반도체 패키지 표면에 배치되어 수직 도전 경로와 전기적으로 연결된 광소자(optical device)와, 비아, 패드 사이의 전기적 연결을 수행하는 배선 패턴(wiring pattern) 및 반도체 패키지 외부와 전기적 연결을 수행하는 외부 접속 단자를 포함한다.
본 실시예에 의한 반도체 패키지는 패드를 가지는 칩(chip)과, 패드를 가지는 광소자(optical device)와, 광소자와 칩을 봉지하는 몰드(mold)와, 광소자와 칩의 전기적 연결을 수행하는 배선 패턴(wiring pattern) 및 반도체 패키지 외부와 전기적 연결을 수행하는 외부 접속 단자를 포함한다.
본 실시예에 의하면 광소자와 전기적 신호를 처리하는 회로 또는 시스템을 동일한 패키지로 형성할 수 있다. 따라서, 회로 기판의 면적을 감소시킬 수 있으며, 전기적 신호의 열화를 방지할 수 있다는 장점이 제공된다.
도 1 내지 도 3은 제1 실시예에 따른 광 인터페이스를 구비한 반도체 패키지의 개요를 도시한 단면도이다.
도 4는 제2 본 실시예에 따른 광 인터페이스를 구비한 반도체 패키지의 개요를 도시한 단면도이다.
도 5는 제3 실시예에 따른 광 인터페이스를 구비한 반도체 패키지의 개요를 도시한 단면도이다.
도 6은 제4 실시예에 따른 광 인터페이스를 구비한 반도체 패키지의 개요를 도시한 단면도이다.
도 7(a) 내지 도 7(d)는 본 실시예에 의한 광케이블 고정 부재의 개요를 도시한 도면이다.
도 8(a) 내지 도 8(d)는 광 케이블 고정 부재가 고정된 상태를 도시한 개요도이다.
도 9(a) 및 도 9(b)는 광소자가 몰드의 표면에 배치된 경우에 광소자(110)와 광 케이블 고정 부재 사이의 광손실을 최소화하도록 배치할 수 있는 구조를 설명하기 위한 도면이다.
본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.
한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
“제1”, “제2” 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "상부에" 또는 “위에”있다고 언급된 때에는, 그 다른 구성요소의 바로 위에 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "접촉하여" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "개재하여"와 "바로 ~개재하여", "~사이에"와 "바로 ~ 사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설명된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
본 개시의 실시예들을 설명하기 위하여 참조되는 도면은 설명의 편의 및 이해의 용이를 위하여 의도적으로 크기, 높이, 두께 등이 과장되어 표현되어 있으며, 비율에 따라 확대 또는 축소된 것이 아니다. 또한, 도면에 도시된 어느 구성요소는 의도적으로 축소되어 표현하고, 다른 구성요소는 의도적으로 확대되어 표현될 수 있다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
제1 실시예
도 1은 본 실시예에 따른 광 인터페이스를 구비한 반도체 패키지의 개요를 도시한 단면도이다. 도 1을 참조하면, 본 실시예에 의한 패키지(10)는, 패드(312)를 가지는 칩(chip)과, 패드(112)를 가지는 광소자(optical device, 110))와, 광소자와 칩을 봉지하는 몰드(mold, 400)와, 광소자(110)와 칩(300, 301)의 전기적 연결을 수행하는 배선 패턴(wiring pattern, 520) 및 반도체 패키지 외부와 전기적 연결을 수행하는 외부 접속 단자(530)를 포함한다.
광 모듈(100)은 제공된 광신호를 그에 상응하는 전기적 신호로 변환하거나, 제공된 전기적 신호를 그에 상응하는 광신호로 변환하는 광소자(110)를 포함하며, 광소자(100) 위에 렌즈부(120)를 추가로 포함할 수 있다. 일 실시예로, 광소자(110)는 제공된 광에 상응하는 전기적 신호를 형성하는 포토 다이오드(photo diode)일 수 있으며, 포토 다이오드(photo diode)는 전기적 신호를 패드와 연결된 배선 패턴(520)을 통하여 칩(300, 301)에 제공한다.
다른 실시예로, 광소자(110)는 배선 패턴(520)를 통하여 제공된 전기적 신호에 상응하는 광신호를 형성하는 발광 다이오드(LED, Light Emitting Diode) 또는 광신호를 칩의 표면과 수직한 방향으로 발광하는 빅셀(VCSEL, Vertical Cavity Surface Emitting Laser)일 수 있다. 광소자가 제공하거나, 광소자에게 제공되는 광은 적외선, 가시광선, 레이저 등 광의 파장에 국한되지 않으며, 서로 통신하는 적어도 두 측이 상기 광을 통하여 서로 통신할 수 있으면 충분하다.
렌즈부(120)는 광소자(110)가 광을 효율적으로 제공하거나, 집광할 수 있는 렌즈를 포함한다. 도 1에서 렌즈부(120)는 볼록 렌즈를 포함하는 것으로 도시되었으나, 이는 예시를 위한 것으로 볼록 렌즈뿐만 아니라 오목 렌즈 및/또는 볼록 렌즈와 오목 렌즈를 포함하는 복합 렌즈 또는 렌즈가 아닌 투명 필름을 포함할 수 있다.
도 1로 도시된 실시예에서, 광소자(110)는 패드(112)와 연결된 배선 패턴(520)을 통하여 인터페이스 칩과 전기적 신호를 주고받는다. 도 2 및 도 3으로 도시된 실시예에서 광소자(110)는 본딩 와이어(w)가 비아(610) 일면과 접촉하고, 비아(610)의 타면과 수직 도전 경로(200b)가 접촉하여 광소자, 비아(610) 및 배선 패턴(520)이 전기적으로 연결된다. 본 실시예에서, 광소자(110)가 수광 소자이면, 광소자(110)는 수광한 광신호에 상응하는 전기적 신호를 형성하여 칩(300, 301)에 제공한다. 광소자(110)가 발광 소자이면, 칩(300, 301)은 전기적 신호를 형성하여 광소자(110)에 제공하고, 광소자(110)는 수신한 전기적 신호에 상응하는 광신호를 외부에 제공한다.
인터페이스 칩(interface chip, 300)은 목적하는 기능을 수행하는 회로(미도시)와, 회로에 입력 신호를 제공하고, 출력 신호를 외부에 제공하는 패드들(312, 322)이 형성된다. 일 실시예로, 광소자(110)가 발광 소자이면, 인터페이스 칩(300)에는 발광 소자가 광을 제공할 수 있는 전기적 신호를 제공하는 구동 회로(driver circuit)가 형성될 수 있다. 또한 광소자(110)가 수광 소자이면, 칩(300)에는 수광 소자가 형성한 광신호에 상응하는 전기적 신호를 증폭하거나, 전기적 신호를 차동 신호(differential signal)로 증폭하는 증폭기회로(amplifier circuit)가 형성될 수 있다. 일 실시예로 도 1에 도시된 바와 같이 패드(312)들은 칩(300)의 제1 면(310)에 형성되어 회로에 신호를 제공하거나, 회로로부터 신호를 제공받는다. 다른 실시예로, 도 4에 도시된 바와 같이 칩(300)의 제1 면(310)과 제2 면(320)에는 회로에 신호를 제공하거나, 회로로부터 신호를 제공받는 패드들(312, 322)이 형성된다.
도 1은 복수의 칩이 하나의 패키지에 형성된 시스템 인 패키지를 예시한다. 도 1에서 칩(300)과 함께 패키지 된 칩(301)은 일 예로, 신호 처리 시스템에 관한 회로가 형성된 칩일 수 있다. 본 실시예에 의한 반도체 패키지에서 다른 실시예에 의하면 칩과 함께 서브 패키지가 동일한 패키지 내에 형성될 수 있다(도 3 참조). 도시되지 않은 다른 실시예에 의하면, 본 실시예에 의한 반도체 패키지는 발광소자와 발광 소자의 구동 회로, 그리고 수광소자와 수광 소자의 증폭기 회로가 형성된 칩과 추가로 적어도 하나 이상의 신호 처리 칩들이 동일한 패키지 내에 형성된 것일 수 있다.
몰드(400)는 칩(300)을 봉지한다. 일 실시예로, 칩들(300, 310)을 캐리어 기판(미도시, carrier substrate)상에 릴리즈 테이프(미도시, release tape)를 개재하여 배치하고, 에폭시 몰드 화합물(EMC, Epoxy Mold Compound)층을 형성하고 이를 경화 후 표면을 평탄화한다. 이어서, 릴리즈 테이프를 이용하여 경화된 몰드와 캐리어 기판을 분리하여 경화된 몰드(400)를 얻을 수 있다.
일 실시예에서, 몰드(400)는 투명하다. 몰드(400)가 투명하다는 의미는 몰드(400)를 형성하는 물질이 투명하다는 의미뿐만 아니라 외부에서 제공되는 광신호가 광소자에 제공되거나, 광소자가 제공하는 광이 패키지 외부로 제공될 수 있을 정도로 몰드(400)의 두께(t)가 얇은 경우를 포함한다. 따라서, 투명 몰드를 통하여 광소자(110)에 광신호를 제공하거나, 광소자(110)가 외부에 광신호를 제공할 수 있다. 다른 실시예로, 몰드(400)는 불투명하다. 불투명한 몰드의 경우, 외부에서 광소자에 광신호를 제공하거나, 광소자가 외부로 광신호를 제공할 수 없다. 따라서, 광소자(110)에 광신호를 제공하거나 광소자(110)로부터 광신호를 제공받기 위하여 광케이블이 인입되는 인입구(도 2,410 참조)가 몰드에 형성된다.
일 실시예에서, 제1 면(310)에는 절연막 층(dielectric layer) 또는 패시베이션 층(passivation layer, 510)과 배선 패턴(520) 및 외부 접속 단자(530)가 형성된다. 여기서 절연막과 배선 패턴은 필요에 따라 여러 층을 형성할 수도 있다. 절연막 또는 패시베이션 층(510)은 여러 층의 배선 패턴들 사이의 절연을 제공하거나 노출된 제2 면(320)과 외부를 차단하는 막으로, 반도체 표면과 반도체 표면에 유해한 환경을 차단하여 반도체 특성을 안정화하는 것을 말하며, 반도체 표면의 특성을 변경하는 이온을 흡수하거나 이동을 저지하는 등의 기능을 수행한다.
배선 패턴(520)은 패키지(10) 내부의 전기적 연결을 수행한다. 일 실시예로, 배선 패턴(520)은 칩(300, 301)의 패드(322)에 전기적으로 연결되며, 전기적으로 처리한 신호를 칩(301)에 제공하거나, 칩(301)이 제공하는 신호를 칩(300)에 제공할 수 있는 전기적 배선의 기능을 수행한다. 일 예로, 배선 패턴(520)은 스퍼터(sputter), 또는 증착(evaporation) 등의 방법으로 형성될 수 있다. 배선 패턴은 도전성 금속으로 형성되며, 금(gold), 은(silver), 구리(copper), 알루미늄(aluminium) 등 재질에 국한되지 않는다.
외부 접속 단자(530)는 배선 패턴(520)을 통하여 제2 면(320)에 형성된 패드(322)와 전기적으로 연결된다. 외부 접속 단자(530)는 패키지(10) 외부로부터 제공된 전기적 신호를 패키지(10)에 제공하거나, 패키지(10)에 의하여 형성된 전기적 신호를 패키지(10) 외부로 제공하는 기능을 수행한다. 일 실시예로, 외부 접속 단자(530)는 도 1로 도시된 바와 같이 솔더 볼(solder ball)로 형성된다. 도시되지 않은 다른 실시예로, 외부 접속 단자는 금속 범프(metal bump)로 형성할 수 있다.
도 2로 도시된 실시예에 의하면, 광소자(110)는 비아 기판(600)상에 배치되고, 비아 기판에 형성된 비아(610)을 거쳐 칩과 전기적 신호를 통신할 수 있다. 비아 기판(600)은 박막 기판(thin film substrate, 620)과 박막 기판(610)을 관통하여 형성된 비아(via, 610)을 포함한다. 광소자(110)는 박막 기판(610)의 일면에 배치되고, 광소자(110)는 일 예로, 도 2로 도시된 바와 같이 와이어(w)에 의하여 박막 기판(610)의 일면에 노출된 비아(610)와 전기적으로 연결된다. 도시되지 않은 다른 예에 의하면, 광소자(110)는 광소자 배면에 형성된 패드(도 1 112 참조)가 박막 기판(610)의 일면에 노출된 비아(610)와 연결되어 전기적으로 연결된다. 비아(610)의 다른 면은 배선 패턴(520)과 연결되어 칩(300, 301)과 전기적 신호를 제공하거나, 전기적 신호를 제공 받을 수 있다.
또한, 몰드가 불투명 몰드인 경우, 광소자(110)와 광 케이블(c)은 광신호은 서로 광신호를 제공하거나, 제공받을 수 없다. 따라서, 몰드(400)에는 광케이블(c)이 인입되는 인입구(410)가 형성된다. 인입구(410)는 레이저로 몰드(400)를 관통하여 형성하거나 반도체 공정에서와 같이 패턴 형성과 식각 공정을 통하여 형성할 수 있다.
일 실시예로, 광소자 또는 렌즈부는 표면에 형성된 보호패턴(미도시)을 더 포함할 수 있다. 보호 패턴은 인입구(410) 형성시 레이저로부터 광소자(110) 또는 렌즈부(120)를 보호하는 기능을 수행하며, 패터닝된 금속층일 수 있다.
도 3으로 도시된 실시예에 의하면, 박막 기판(620)에 안착되어 비아(610)와 전기적으로 연결된 광소자(110)는 투명막(630)으로 몰드되어 서브 패키지(700)를 형성한다. 도 3으로 도시된 실시예에 의하면, 서브 패키지(700)는 투명막(630)의 표면에 배치된 보호 패턴(미도시)을 더 포함할 수 있다. 보호 패턴은 천공시 레이저 또는 식각 공정에 의한 광소자(110), 렌즈부(120) 또는 투명막(630)의 손상을 방지한다.
광케이블(c)은 인입구(410)을 통하여 패키지 내부로 인입되어 광소자(110)에게 광신호를 제공하거나, 광신호를 제공받는다. 도 2로 도시된 실시예에 의하면 광 케이블(c)은 광소자(110)에게 광신호를 제공하거나, 광소자(110)로부터 광신호를 제공받는다. 도 3으로 도시된 실시에에 의하면 광 케이블(c)은 투명막(630)을 거쳐 광소자(110)에게 광신호를 제공하거나, 투명막(630)을 거쳐 광소자(110)로부터 광신호를 제공받는다. 광소자(110)는 비아(610) 및 배선 패턴(520)을 거쳐 칩으로부터 전기적 신호를 제공받거나, 칩으로 전기적 신호를 제공한다.
제2 실시예
도 4는 본 실시예에 따른 광 인터페이스를 구비한 반도체 패키지의 개요를 도시한 단면도이다. 이하에서는 도 4를 참조하여 광 인터페이스를 구비한 반도체 패키지의 제2 실시예를 설명한다. 다만, 간결하고 명확한 설명을 위하여 위에서 설명된 실시예와 동일하거나 유사한 내용은 그 설명을 생략할 수 있다.
도 4를 참조하면, 본 실시예에 의한 패키지(12)는, 제1 면(310)과 제2 면(320)을 가지는 칩(chip, 300)과, 칩을 봉지하는 몰드(mold, 400)와, 몰드를 관통하며 칩의 제2 면(320)에 형성된 패드(322)와 전기적으로 연결된 수직 도전 경로(200a, 200b)와, 칩의 제1 면에 형성된 패드(312)와 전기적으로 연결되며, 패키지 내부를 전기적으로 연결하는 배선 패턴(wiring pattern, 520)과, 반도체 패키지 표면에 배치되어 수직 도전 경로와 전기적으로 연결된 광소자(optical device, 110) 및 반도체 패키지 외부와 전기적 연결을 수행하는 외부 접속 단자(530)를 포함한다.
일 실시예에서, 광소자(110)는 일면에 형성된 패드와 본딩된 와이어(W)를 이용하여 수직 도전 경로(200a)와 전기적으로 연결되고, 타면에 형성된 패드가 수직 도전 경로(200b)가 접촉하여 전기적으로 연결된다. 도시되지 않은 다른 실시예에 의하면 광소자(110)는 일면에 형성된 패드들과, 수직 도전 경로들을 각각 연결하는 와이어에 의하여 전기적으로 연결된다. 도시되지 않은 다른 실시예에 의하면 광소자(110)는 타면에 형성된 패드와 수직 도전 경로(200)가 서로 접촉하여 서로 전기적으로 연결될 수 있다.
수직 도전 경로(200)는 몰드(400)를 관통하며, 칩(300)의 제1 면(310)에 형성된 패드(312)와 전기적으로 연결된다. 일 실시예로, 수직 도전 경로(200)는 몰드를 레이저로 관통하거나 패턴 및 식각 공정을 사용하여 관통공(through hole)을 형성하고 관통공을 도전성 금속으로 매립하여 형성될 수 있다. 수직 도전 경로(200)는 금(gold), 은(silver), 구리(copper) 등의 금속으로 형성할 수 있으나, 이에 한정되는 것은 아니며 도전성 금속이면 충분하다. 수직 도전 경로(200)는 스퍼터(sputter), 증착(evaporation), 도금(plating)으로 전도성 금속으로 관통공을 매립한 후, 몰드 표면을 평탄화하여 형성될 수 있다.
본 실시예에서, 수직 도전 경로라 함은 도전 경로가 형성된 방향이 물리적 수직 방향으로 형성된 것 뿐만 아니라, 전기적 신호가 흐르는 방향이 몰드의 표면에서 몰드를 관통하여 칩에 제공되는 것까지 포함하는 것을 의미한다. 따라서, 몰드의 표면에서 몰드를 비스듬히 관통하여 몰드 내부의 칩까지 도전 경로가 형성되어도 이는 본 실시예에 따른 수직 도전 경로와 동일한 의미로 해석되어야 한다. 일 실시예에서, 광소자(110)는 본딩된 와이어(w)에 의하여 수직 도전 경로(200)와 전기적으로 연결된다. 와이어는 일 예로, 금(gold)와이어 일 수 있다.
칩(chip, 300)의 일면(310)과 타면(320)에는 회로에 입력 신호를 제공하거나, 출력 신호를 외부에 제공하는 패드들(312, 322)이 형성된다. 칩(300)의 타면(320)에 형성된 패드(322)는 수직 도전 경로와 전기적으로 연결되어 광소자와 전기적 신호를 통신하며, 칩의 일면에 형성된 패드(312)는 배선 패턴(520)과 전기적으로 연결되어 패키지 외부와 전기적 신호를 통신하거나, 패키지 내의 다른 칩과 전기적 신호를 통신한다.
제3 실시예
도 5는 본 실시예에 따른 광 인터페이스를 구비한 반도체 패키지의 개요를 도시한 단면도이다. 이하에서는 도 5를 참조하여 광 인터페이스를 구비한 반도체 패키지의 제3 실시예를 설명한다. 다만, 간결하고 명확한 설명을 위하여 위에서 설명된 실시예와 동일하거나 유사한 내용은 그 설명을 생략할 수 있다. 도 5를 참조하면, 본 실시예에 의한 패키지(14)는, 제1 면(310)을 가지는 칩(chip, 300)과, 칩을 봉지하는 몰드(mold, 400)와, 몰드(400)를 관통하며 연결된 수직 도전 경로(200a, 200b)와, 반도체 패키지 표면에 배치되어 수직 도전 경로와 전기적으로 연결된 광소자(optical device, 110)와, 수직 도전 경로와 칩의 제1 면에 형성된 패드를 전기적으로 연결하고, 패키지 내부의 전기적 연결을 수행하는 배선 패턴(wiring pattern, 520) 및 반도체 패키지 외부와 전기적 연결을 수행하는 외부 접속 단자(530)를 포함한다.
광소자(110)는 일면에 형성된 패드와 연결된 와이어를 통하여 수직 도전 경로(200a, 200b)와 전기적으로 연결된다. 도 1에서 예시된 제1 실시예에서는 광소자의 배면에 형성된 패드와 배선 패턴이 접촉하여 전기적으로 연결되었으나, 본 실시예에서는 와이어가 광소자의 상면에 형성된 패드들(미도시)과 수직 도전 경로(200a, 200b)를 각각 전기적으로 연결한다. 와이어는 위에서 설명된 실시예와 동일하게 금(gold) 와이어일 수 있다.
제3 실시예에 의한 반도체 패키지(14)에서, 수직 도전 경로(200a, 200b)는 몰드(400)를 관통하여 형성되며, 수직 도전 경로(200a, 200b)의 노출된 일단들은 배선 패턴(520)에 의하여 칩(300, 301)과 전기적으로 연결되고, 패시베이션 층(510)에 의하여 보호된다.
일 예로, 광소자(110)가 수광 소자인 경우에 광소자(110)가 제공한 전기적 신호는 와이어(w)에 의하여 수직 도전 경로(200a, 200b)에 전달된다. 전기적 신호는 수직 도전 경로(200a, 200b)와 전기적으로 연결된 배선 패턴(520)을 통하여 칩(300, 301)에 제공된다. 칩들은 전기적 신호를 처리한다. 다른 예로, 광소자(110)가 발광 소자인 경우에 칩은 발광 소자를 구동할 전기적 신호를 형성하고, 패드(312)를 통하여 배선 패턴(520)에 전기적 신호를 제공한다. 배선 패턴(520)은 수직 도전 경로(200a, 200b)에 전기적 신호를 전달하고, 광소자(110)는 와이어를 통하여 수직 도전 경로(200a, 200b)로부터 전기적 신호를 제공받고, 전기적 신호에 상응하는 광신호를 형성하여 제공한다.
제4 실시예
도 6은 본 실시예에 따른 광 인터페이스를 구비한 반도체 패키지의 개요를 도시한 단면도이다. 이하에서는 도 6을 참조하여 광 인터페이스를 구비한 반도체 패키지의 제4 실시예를 설명한다. 다만, 간결하고 명확한 설명을 위하여 위에서 설명된 실시예들과 동일하거나 유사한 내용은 그 설명을 생략할 수 있다. 도 6을 참조하면, 본 실시예에 의한 패키지(16)는, 제1 면(310)에 형성된 패드를 가지는 칩(chip, 300)과, 비아(via, 610)를 가지는 비아 기판(600)과, 칩(300)과 비아 기판(600)을 봉지하는 몰드(mold, 400)와, 몰드(400)를 관통하며 비아에 연결된 수직 도전 경로(200a, 200b)와, 반도체 패키지 표면에 배치되어 수직 도전 경로(200a, 200b)와 전기적으로 연결된 광소자(optical device, 110) 및 비아, 패드 사이의 전기적 연결을 수행하는 배선 패턴(wiring pattern, 520)) 및 반도체 패키지(14) 외부와 전기적 연결을 수행하는 외부 접속 단자(530)를 포함한다.
광소자(110)는 와이어를 통하여 수직 도전 경로(200a, 200b)와 전기적으로 연결되며, 수직 도전 경로(200a, 200b)는 비아 기판(600)에 형성된 비아(610)의 일측에 전기적으로 연결된다. 비아 기판(610)은 박막(thin film)으로 이루어진 박막 기판(620)과 박막 기판을 관통하는 비아(610)을 포함한다. 비아 기판(600)은 칩들(300, 301)과 함께 몰드되어 동일한 패키지로 형성된다. 배선 패턴(520)은 비아(610)의 타측에 전기적으로 연결된다. 따라서, 광소자(110)가 제공하는 전기적 신호 또는 광소자(110)에 제공되는 전기적 신호는 비아 기판(600)의 비아(610)를 거친다.
도 7(a) 내지 도 7(d)는 본 실시예에 의한 광케이블 고정 부재의 개요를 도시한 도면이다. 도 7(a), 도 7(b)를 참조하면, 광 케이블 고정 부재는 광 케이블(c)이 인입되는 인입구(810)를 가지는 하우징(820)과, 하우징(820)을 고정하기 위하여 대상 물체에 삽입되는 두 개 이상의 돌기(830a, 830b)를 포함한다. 광 케이블 고정 부재는 광 케이블(c)이 인입구(도 4, 410 참조)에 인입될 때 광케이블을 가이드하며, 광 케이블이 빠지지 않게 고정하는 기능을 수행한다.
도 7(c) 및 도 7(d)에 도시된 실시예에서, 광 케이블 고정 부재는 광 케이블(c)로부터 제공된 광신호를 반사하거나 굴절시켜 경로를 변환하는 광경로 변환 부재(840)을 더 포함할 수 있다. 일 예로, 광경로 변환 부재(840)는 프리즘, 거울, 볼록 렌즈 및 오목 렌즈 중 어느 하나 이상을 포함할 수 있다.
도 8(a) 내지 도 8(d)는 광 케이블 고정 부재가 고정된 상태를 도시한 개요도이다. 도 8(a)를 참조하면, 광 케이블 고정 부재(800)는 광 인터페이스를 포함하는 반도체 패키지(10a)의 몰드에 광손실을 최소화시키도록 수광 소자(110)와 정렬되어 배치될 수 있다. 도 8(b)를 참조하면, 광 케이블 고정 부재(800)는 광손실을 최소화시키도록 반도체 패키지(10)의 수광 소자와 정렬되도록 인쇄 회로 기판(미도시)에 배치될 수 있다. 도 8(c)를 참조하면, 광 케이블 고정 부재(800)는 광 케이블(c)이 반도체 패키지(10b)의 인입구에 삽입되도록 가이드하며, 이탈되지 않도록 고정한다. 광 케이블 고정 부재(800)는 도 8(c)에 도시된 바와 같이 패키지의 몰드에 고정될 수 있으며, 도 8(d)로 도시된 바와 같이 인쇄회로 기판에 고정될 수 있다.
다만, 도 8(a)와 도 8(c)로 도시된 광 케이블 고정 부재(800)는 도시되지 않았지만 당연히 인쇄 회로 기판에 배치될 수 있으며, 도 8(b)와 도 8(d)로 도시된 광 케이블 고정 부재(800)도 도시되지 않았지만 패키지의 몰드에 배치되는 것도 당연히 가능하다.
*도 8(a) 및 도 8(b)로 도시된 실시예에 따르면 광 케이블 고정 부재는 렌즈부를 포함하는 것으로 도시되었으나, 이는 단순히 실시예일 따름이며, 렌즈부를 포함하지 않는 광케이블 고정 부재도 당연히 구현 및 실시 가능하다. 나아가, 도 8(c)와 도 8(d)에서 광 케이블(c)는 인입구를 통하여 몰드에 삽입되는 실시예만을 예시하였으나, 몰드가 투명 몰드인 경우에는 광케이블(c)이 인입구에 삽입되지 않고도 광소자와 통신할 수 있음은 이미 설명한 바와 같다.
도 9(a) 및 도 9(b)는 광소자가 몰드의 표면에 배치된 경우에 광소자(110)와 광 케이블 고정 부재 사이의 광손실을 최소화하도록 배치할 수 있는 구조를 설명하기 위한 도면이다. 몰드(400)의 표면에 광케이블 고정 부재를 정렬하기 위한 홀들(H1, H2)을 형성한다. 도 9(a)에 도시된 바와 같이 광소자(110)와 인접하게 형성된 홀(H2)의 직경은 홀(H2)에 비하여 광소자에서 이격되어 형성된 홀(H1)의 직경에 비하여 더 작게 형성한다. 또한, 홀(H2)와 광소자 중심 사이의 거리(d1)에 비하여 홀(H1)과 홀(H2)의 중심 사이의 거리(d2)를 더 크게 형성한다.
도 9(b)는 광 케이블 고정 부재와 광소자(160)사이의 정렬 과정을 개요적으로 도시한 도면이다. 광 케이블 고정 부재는 고정을 위한 두 개의 돌기(830a, 830b)를 가지며, 각각의 돌기들은 홀(H1)과 홀(H2)에 삽입된다. 돌기(830a, 830b)의 직경은 홀(H2)의 직경과 일치하며, 홀(H1)의 직경보다 작다. 따라서, 광 케이블 고정 부재는 돌기(P1)가 이동함에 따라 홀(H2)에 삽입된 돌기(P2)을 중심으로 피봇할 수 있다.
광 케이블 고정 부재에 부착된 광경로 변환부재(840)는 도 9(b)에 도시된 바와 같이 840a의 위치와 840b의 범위 내에서 국한되어 이동한다. 즉, 홀(H1)과 홀(H2)의 중심 사이의 거리(d2)가 홀(H2)와 광소자 중심 사이의 거리(d1)에 비하여 크므로, 돌기(830a)가 홀(H1) 내에서 이동하여도 광케이블 고정 부재의 이동폭은 크지 않다. 따라서, 광 케이블 고정 부재에서 제공하는 광의 손실을 최소화할 수 있도록 광 경로 변환부(170)를 몰드(120) 상에 배치할 수 있다. 광 경로 변환부(170)의 배치가 완료된 후, 이를 몰드(120)에 고정한다.
도 9(a) 및 도 9(b)에서는 광 케이블 고정 부재가 패키지 몰드 표면에 고정되는 경우를 상정하여 설명하였다. 그러나, 이는 단순히 예시일 따름이며, 도 9(a), 도 9(b)에 도시된 구조를 응용하여 본 실시예에 따른 패키지를 인쇄 회로 기판(미도시)에 고정한 후, 광 케이블 고정 부재를 상기 인쇄 회로 기판에 고정할 수 있다.
제5 실시예
도 10는 위에서 설명된 반도체 패키지의 외부 접속 단자의 실시예들을 개요적으로 도시한 도면이다. 도 10(a)는 본 실시예에 의한 반도체 패키지의 상면도이다. 도 10(a)를 참조하면, 외부 접속 단자(530)는 몰드(400)의 표면에 위치하는 도전 스트립(conductive strip, 532)으로 형성될 수 있다. 일 실시예에서, 도전 스트립(532)들의 배치, 규격 및 기능은 데이터 전송 표준을 만족한다. 일 예로, 도전 스트립(532)은 범용 시리얼 버스(USB, Universal Serial Bus), IEEE 1394 파이어 와이어(Firewire), 선더볼트(Thunderbolt), 라이트닝(lightning), 고선명 멀티미디어 인터페이스(HDMI, High Definition Multimedia Interface) 등의 데이터 전송 표준 규격을 만족한다.
도 10(b) 내지 도 10(d)는 본 실시예에 의한 반도체 패키지의 단면을 예시한 단면도이다. 도 10(b) 내지 도 10(d)를 참조하면, 몰드(400)의 표면에 위치하는 도전 스트립(532)은 몰드(400)를 관통하는 수직 도전 경로(200)를 통하여 배선 패턴(520)에 전기적으로 연결되며, 배선 패턴(520)을 통하여 칩(300)의 패드(312)에 전기적으로 연결되어 칩(300)에 전기적 신호를 제공하거나, 칩(300)으로부터 전기적 신호를 제공받는다.
도 10(b)로 도시된 실시예에서, 도전 스트립(532)은 몰드(400) 표면에서 돌출되도록 배치될 수 있으며, 도 10(c)에 도시된 실시예와 같이 도전 스트립(532)은 외부와 전기적 접속이 이루어지는 표면이 몰드(400)에서 노출되어 몰드 표면과 평행하도록 배치될 수 있다. 또한 도 10(d)에 도시된 실시예와 같이 도전 스트립(532)은 몰드(400) 내부에 배치되되 몰드 표면에서 돌출되도록 배치될 수 있다.
도 10는 위에서 설명된 반도체 패키지의 외부 접속 단자의 실시예들을 개요적으로 도시한 도면이다. 도 10(a)는 본 실시예에 의한 반도체 패키지의 상면도이다. 도 10(a)를 참조하면, 외부 접속 단자(530)는 몰드(400)의 표면에 위치하는 도전 스트립(conductive strip, 532)으로 형성될 수 있다. 일 실시예에서, 도전 스트립(532)들의 배치, 규격 및 기능은 데이터 전송 표준을 만족한다. 일 예로, 도전 스트립(532)은 범용 시리얼 버스(USB, Universal Serial Bus), IEEE 1394 파이어 와이어(Firewire), 선더볼트(Thunderbolt), 라이트닝(lightning), 고선명 멀티미디어 인터페이스(HDMI, High Definition Multimedia Interface) 등의 데이터 전송 표준 규격을 만족한다.
도 10(b) 내지 도 10(d)는 본 실시예에 의한 반도체 패키지의 단면을 예시한 단면도이다. 도 10(b) 내지 도 10(d)를 참조하면, 몰드(400)의 표면에 위치하는 도전 스트립(532)은 몰드(400)를 관통하는 수직 도전 경로(200)를 통하여 배선 패턴(520)에 전기적으로 연결되며, 배선 패턴(520)을 통하여 칩(300)의 패드(312)에 전기적으로 연결되어 칩(300)에 전기적 신호를 제공하거나, 칩(300)으로부터 전기적 신호를 제공받는다.
도 10(b)로 도시된 실시예에서, 도전 스트립(532)은 몰드(400) 표면에서 돌출되도록 배치될 수 있으며, 도 10(c)에 도시된 실시예와 같이 도전 스트립(532)은 외부와 전기적 접속이 이루어지는 표면이 몰드(400)에서 노출되어 몰드 표면과 평행하도록 배치될 수 있다. 또한 도 10(d)에 도시된 실시예와 같이 도전 스트립(532)은 몰드(400) 내부에 배치되되 몰드 표면에서 돌출되도록 배치될 수 있다.
도 11는 위에서 설명된 반도체 패키지의 외부 접속 단자의 다른 실시예들을 개요적으로 도시한 도면이다. 도 11(a)는 본 실시예에 의한 반도체 패키지의 상면도이다. 도 11(a)를 참조하면, 외부 접속 단자(530)는 패시베이션층(510)의 표면에 위치하는 도전 스트립(conductive strip, 532)으로 형성될 수 있다. 일 실시예에서, 도전 스트립(532)들의 배치, 규격 및 기능은 데이터 전송 표준을 만족한다. 일 예로, 도전 스트립(532)은 범용 시리얼 버스(USB, Universal Serial Bus), IEEE 1394 파이어 와이어(Firewire), 선더볼트(Thunderbolt), 라이트닝(lightning), 고선명 멀티미디어 인터페이스(HDMI, High Definition Multimedia Interface) 등의 데이터 전송 표준 규격을 만족한다.
도 11(b) 내지 도 11(d)는 본 실시예에 의한 반도체 패키지의 단면을 예시한 단면도이다. 도 11(b) 내지 도 11(d)를 참조하면, 패시베이션층(510)의 표면에 위치하는 도전 스트립(532)은 배선 패턴(520)과 전기적으로 연결된다. 도전 스트립(532)은 배선 패턴(520)을 통하여 칩(300)의 패드(312)에 전기적으로 연결되어 칩(300)에 전기적 신호를 제공하거나, 칩(300)으로부터 전기적 신호를 제공받는다.
도 11(b)로 도시된 실시예에서, 도전 스트립(532)은 패시베이션층(510) 표면에서 돌출되도록 배치될 수 있으며, 도 11(c)에 도시된 실시예와 같이 도전 스트립(532)은 외부와 전기적 접속이 이루어지는 표면이 패시베이션층(510)에서 노출되되, 패시베이션층(510) 표면과 평행하도록 배치될 수 있다. 또한 도 11(d)에 도시된 실시예와 같이 도전 스트립(532)은 몰드(400) 내부에 배치되되 외부와 전기적 접속이 이루어지는 표면이 패시베이션층(510) 표면에서 돌출되도록 배치될 수 있다.
도시되지 않은 실시예에서, 도전 스트립(532)은 수직 도전 경로(200)를 통하여 칩의 제2 면(320, 도 4 참조)에 형성된 패드와 전기적으로 연결되어 칩에 전기적 신호를 제공하거나, 칩으로부터 전기적 신호를 제공받을 수 있다. 도시되지 않은 또 다른 실시예에서, 도전 스트립은 수직 도전 경로를 통하여 비아 기판(600, 도 6 참조)에 형성된 비아(610, 도 6 참조)에 전기적으로 연결될 수 있다. 비아 기판(600, 도 6 참조)와 연결된 배선 경로를 통하여 칩에 전기적 신호를 제공하거나, 칩으로부터 전기적 신호를 제공받을 수 있다.
도 12는 본 실시예에 의한 반도체 패키지와 외부 장치가 결합되는 상태를 개요적으로 도시한 단면도이다. 도 12(a)를 참조하면, 본 실시예에 의한 반도체 패키지(10)에는 도전 스트립(532)이 형성되며, 외부 장치(20)에는 반도체 패키지(10)가 인입되어 기계적으로 고정되는 인입구(I)가 형성될 수 있다. 인입구(I)에는 반도체 패키지의 외부 접속 단자인 도전 스트립(532)에 상응하는 외부 접속 단자(534)가 형성될 수 있다. 반도체 패키지(10)에 형성된 외부 접속 단자와 인입구에 형성된 외부 접속 단자는 서로 전기적으로 연결되어 어느 일방이 타방으로 전기적 신호를 송신/수신할 수 있으며, 구동 전력을 제공할 수 있다. 도시된 실시예에서, 반도체 패키지(10)와 외부 장치(20)는 끼워 맞춤 결합으로 결합되어 고정된다.
도 12(b)는 본 실시예에 의한 반도체 패키지(10)와 외부 장치(20)의 결합 구조의 실시예를 개요적으로 도시한 도면이다. 도 12(b)를 참조하면, 본 실시예에 의한 반도체 패키지(10)에는 도전 스트립(532)이 형성되며, 외부 장치(20)는 반도체 패키지(10)가 인입되는 인입구(I)가 형성되며, 인입구(I) 내에는 돌출부(P)가 배치되고, 돌출부(P)에는 반도체 패키지에 형성된 도전 스트립(532)와 전기적 연결을 수행하는 외부 접속 단자(534)가 위치한다. 도시된 실시예에서, 도전 스트립(534)은 반도체 패키지에 형성된 외부 접속 단자(532)와 전기적 연결을 수행하고, 반도체 패키지(10)에 탄성을 제공하여 인입된 반도체 패키지(10)가 인입구(I)에 고정되도록 스프링 형태를 가질 수 있다. 도시된 실시예에서, 반도체 패키지(10)와 외부 장치(20)는 끼워 맞춤 결합 및/또는 외부 장치에 형성된 외부 접속 단자(534)의 탄성력에 의하여 결합되고 고정된다.
*도 13는 본 실시예에 의한 반도체 패키지(10)와 외부 장치의 결합 구조의 다른 실시예를 개요적으로 도시한 도면이다. 도 13를 참조하면, 본 실시예에 의한 반도체 패키지(10)는 광케이블(c)로부터 신호를 제공받거나, 광케이블(c)로 신호를 제공할 수 있다. 반도체 패키지(10)는 하우징(H)을 더 포함하며, 하우징(H)에 의하여 광케이블(c)을 안전하게 고정할 수 있다.
하우징(H)은 중간 연결 단자(536)가 위치한다. 중간 연결 단자(536)는 반도체 패키지(10)의 외부 접속 단자인 도전 스트립(532)와 전기적으로 연결된다. 또한, 중간 연결 단자(536)는 외부 장치(20)의 외부 접속 단자(534)와 전기적으로 연결되어 외부 장치(20)와 반도체 패키지(10)을 서로 전기적으로 연결한다.
하우징(H)에 위치하는 중간 연결 단자(536)는 도시된 바와 같이 스프링 형태로 결합되는 외부 장치(20)에 탄성력을 제공하여 결합할 수 있다. 도시되지 않은 실시예에 의하면, 외부 장치는 하우징(H)에 끼워 맞춤 결합되고, 중간 연결 단자는 스트립 형태로 외부 장치(20)의 외부 접속 단자와 전기적 연결이 수행된다.
첨부된 도면들에서는 하나의 광소자만 도시되었으나, 이는 용이한 이해를 위한 것으로, 수광 소자와 발광 소자를 모두 구비하여 광신호의 송신과 수신이 가능하도록 패키지를 형성하는 것도 당연히 가능하다.
본 실시예에 의하면 광 케이블로부터 광신호를 전기적 신호로 형성하거나, 전기적 신호를 광신호로 형성하여 광 케이블에 제공하는 광소자와, 칩들을 포함하는 광 인터페이스를 전기적 신호를 처리하는 칩들과 동일한 패키지로 형성할 수 있다. 따라서, 광 인터페이스와 전기적 신호를 처리하는 칩들이 이격되어 발생하는 전기적 신호의 열화와, 넓은 회로 기판의 면적을 차지한다는 종래 기술의 단점을 해소하며, 보다 적은 기판 면적을 차지하며 단일한 패키지 안에 광신호를 송신 및/또는 수신, 변환 및 처리할 수 있는 시스템을 형성할 수 있다는 장점이 제공된다.
본 발명에 대한 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
10, 12, 14, 16: 패키지 100: 광모듈
110: 광소자 120: 렌즈부
200a, 200b: 수직 도전 경로 300, 301: 칩
310: 제1 면 312: 패드
320: 제2 면 322: 패드
400: 몰드 410: 인입구
510: 패시베이션 층 520: 배선 패턴
530: 외부 접속 단자 600: 비아 기판
610: 비아 620: 박막 기판
700: 서브패키지 810: 인입구
820: 하우징 830a, 830b: 돌기
w: 와이어 c: 광케이블

Claims (44)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 반도체 패키지로, 상기 반도체 패키지는:
    패드를 가지는 칩(chip);
    패드를 가지는 광소자(optical device);
    상기 광소자와 상기 칩을 봉지하는 몰드(mold);
    상기 광소자와 상기 칩의 전기적 연결을 수행하는 배선 패턴(wiring pattern) 및
    상기 반도체 패키지 외부와 전기적 연결을 수행하는 외부 접속 단자를 포함하며,
    상기 반도체 패키지는 기판이 없는 패키지(substrateless package)로,
    상기 반도체 패키지는, 상기 반도체 패키지 외부로부터 광신호를 상기 광소자에게 제공하거나, 상기 광소자로부터 광신호를 상기 반도체 패키지 외부로 제공하는 광 케이블을 고정하는 광 케이블 고정 부재를 더 포함하며,
    상기 광케이블 고정 부재는 상기 광 신호의 경로를 변환하는 광 경로 변환 부재를 포함하는 반도체 패키지.
  24. 제23항에 있어서,
    상기 몰드는 투명 몰드로, 상기 패키지 외부와 상기 광소자는 상기 투명 몰드를 거친 광신호로 통신하는 반도체 패키지.
  25. 제23항에 있어서,
    상기 몰드에는 광신호를 제공하는 광케이블이 인입되는 인입구가 형성된 반도체 패키지.
  26. 제23항에 있어서,
    상기 칩은 상기 광소자가 제공하는 전기적 신호를 처리하는 증폭 회로(amplifier circuit) 및 상기 광소자에게 전기적 신호를 제공하는 드라이버 회로(driver circuit) 중 어느 하나 이상을 포함하는 반도체 패키지.
  27. 제23항에 있어서,
    상기 반도체 패키지는 복수의 칩들을 포함하며,
    상기 복수의 칩들은,
    증폭 회로를 포함하는 칩과 드라이버 회로를 포함하는 칩 중 어느 하나 이상을 포함하는 반도체 패키지.
  28. 제23항에 있어서,
    상기 패키지는
    하나 이상의 신호 처리 기능을 수행하는 칩을 더 포함하는 반도체 패키지.
  29. 제23항에 있어서,
    상기 몰드는 경화된 에폭시 몰드 화합물(EMC, Epoxy Mold Compound)인 반도체 패키지.
  30. 제23항에 있어서,
    상기 패키지는 복수의 광소자들을 포함하며,
    상기 패키지는 복수의 칩들을 포함하며,
    상기 배선 패턴은 상기 복수의 광소자들과 칩들을 전기적으로 연결하는 반도체 패키지.
  31. 제23항에 있어서,
    상기 광소자는 발광 소자(light emitting device) 및 수광 소자(light receiving device) 중 어느 하나 이상을 포함하는 반도체 패키지.
  32. 제31항에 있어서,
    상기 발광 소자는 발광 다이오드, 빅셀(VCSEL) 중 어느 하나를 포함하며,
    상기 수광 소자는 포토 다이오드(photo diode)인 반도체 패키지.
  33. 제23항에 있어서,
    상기 광소자는 광을 분광하거나, 집광하는 광학 모듈을 더 포함하는 반도체 패키지.
  34. 제23항에 있어서,
    상기 광소자는 광소자 서브 패키지(sub-package)에 포함되며,
    상기 광소자 서브 패키지는,
    비아가 형성된 비아 기판과,
    상기 비아 기판 상에 배치되어 상기 비아를 통하여 상기 배선 패턴과 전기적으로 연결되는 광소자를 포함하는 반도체 패키지.
  35. 제34항에 있어서,
    상기 광소자 서브 패키지는,
    상기 비아 기판, 상기 광소자를 봉지하는 투명 몰드(transparent mold)를 더 포함하는 반도체 패키지.
  36. 제23항에 있어서,
    상기 외부 접속 단자는 솔더볼, 금속 범프 중 어느 하나인 반도체 패키지.
  37. 삭제
  38. 제23항에 있어서,
    상기 광 케이블 고정 부재는,
    하우징과, 상기 하우징에 상기 광케이블이 인입되도록 형성되는 인입구를 포함하는 반도체 패키지.
  39. 제23항에 있어서,
    상기 광 케이블 고정 부재는 상기 몰드에 배치되거나, 상기 반도체 패키지가 배치되는 회로 기판에 배치되는 반도체 패키지.
  40. 제23항에 있어서,
    상기 외부 접속 단자는 도전성 스트립으로,
    상기 반도체 패키지의 표면에 위치하는 반도체 패키지.
  41. 제40항에 있어서,
    상기 도전성 스트립은 데이터 전송 규약에 부합하도록 배치된 반도체 패키지.
  42. 제41항에 있어서,
    상기 데이터 전송 규약은 범용 시리얼 버스(USB, Universal Serial Bus), IEEE 1394 파이어와이어(Firewire), 선더볼트(Thunderbolt), 라이트닝(lightning), 고선명 멀티미디어 인터페이스(HDMI, High Definition Multimedia Interface)중 어느 하나인 반도체 패키지.
  43. 제23항에 있어서,
    상기 반도체 패키지는 하우징에 수납되며, 상기 하우징은 상기 광소자에 광신호를 송수신하는 광케이블을 고정하는 반도체 패키지.
  44. 제23항에 있어서,
    상기 반도체 패키지는 하우징에 수납되며, 상기 하우징은 외부 장치와 상기 반도체 패키지를 전기적으로 연결하는 중간 연결 단자를 포함하는 반도체 패키지.



KR1020170183022A 2017-12-28 2017-12-28 광 인터페이스를 가지는 반도체 칩 패키지 KR102040116B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170183022A KR102040116B1 (ko) 2017-12-28 2017-12-28 광 인터페이스를 가지는 반도체 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170183022A KR102040116B1 (ko) 2017-12-28 2017-12-28 광 인터페이스를 가지는 반도체 칩 패키지

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160141808A Division KR101964853B1 (ko) 2015-11-11 2016-10-28 광 인터페이스를 가지는 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
KR20180046912A KR20180046912A (ko) 2018-05-09
KR102040116B1 true KR102040116B1 (ko) 2019-11-05

Family

ID=62200908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170183022A KR102040116B1 (ko) 2017-12-28 2017-12-28 광 인터페이스를 가지는 반도체 칩 패키지

Country Status (1)

Country Link
KR (1) KR102040116B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102498875B1 (ko) * 2020-09-29 2023-02-13 주식회사 라이팩 광소자 패키지 제조 방법 및 광소자 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3990113B2 (ja) * 2000-01-19 2007-10-10 日本オプネクスト株式会社 光電子装置及びその製造方法
KR100824155B1 (ko) * 2003-12-25 2008-04-21 로무 가부시키가이샤 광 데이터 통신 모듈
KR101362715B1 (ko) * 2012-05-25 2014-02-13 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849828B1 (ko) * 2006-10-09 2008-07-31 삼성전기주식회사 발광 다이오드 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3990113B2 (ja) * 2000-01-19 2007-10-10 日本オプネクスト株式会社 光電子装置及びその製造方法
KR100824155B1 (ko) * 2003-12-25 2008-04-21 로무 가부시키가이샤 광 데이터 통신 모듈
KR101362715B1 (ko) * 2012-05-25 2014-02-13 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지

Also Published As

Publication number Publication date
KR20180046912A (ko) 2018-05-09

Similar Documents

Publication Publication Date Title
US10649159B2 (en) Semiconductor chip package having optical interface
US20180275359A1 (en) Optical transceiver by fowlp and dop multichip integration
JP4425936B2 (ja) 光モジュール
EP1723456B1 (en) System and method for the fabrication of an electro-optical module
US9647762B2 (en) Integrated parallel optical transceiver
KR101964853B1 (ko) 광 인터페이스를 가지는 반도체 칩 패키지
US10566369B2 (en) Image sensor with processor package
US8678673B2 (en) Optical USB thin card
US6624507B1 (en) Miniature semiconductor package for opto-electronic devices
KR102040116B1 (ko) 광 인터페이스를 가지는 반도체 칩 패키지
CN113841075B (zh) 连接器插头及利用其的有源光缆组装体
CN218767433U (zh) 一种光模块
US10365446B2 (en) Optical module structure
US20140212093A1 (en) Low cost optical connector
US11143549B2 (en) Electronic packaging structure and method for manufacturing the electronic packaging structure with optical guide die separate from electronic package and photonic die
CN117849960A (zh) 一种光模块
KR102370752B1 (ko) 커넥터 플러그 및 그의 제조방법
KR20230122572A (ko) 광 시스템-인-패키지를 이용한 광모듈 및 광 트랜시버
CN112216665A (zh) 一种光模块
CN117492142A (zh) 片上光互连结构及其制作方法
JP2012150189A (ja) 光電気変換モジュール

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant