KR20230122572A - 광 시스템-인-패키지를 이용한 광모듈 및 광 트랜시버 - Google Patents

광 시스템-인-패키지를 이용한 광모듈 및 광 트랜시버 Download PDF

Info

Publication number
KR20230122572A
KR20230122572A KR1020230019498A KR20230019498A KR20230122572A KR 20230122572 A KR20230122572 A KR 20230122572A KR 1020230019498 A KR1020230019498 A KR 1020230019498A KR 20230019498 A KR20230019498 A KR 20230019498A KR 20230122572 A KR20230122572 A KR 20230122572A
Authority
KR
South Korea
Prior art keywords
optical
sip
photonic
package
optical system
Prior art date
Application number
KR1020230019498A
Other languages
English (en)
Inventor
최성욱
Original Assignee
주식회사 라이팩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 라이팩 filed Critical 주식회사 라이팩
Publication of KR20230122572A publication Critical patent/KR20230122572A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/002—Optical elements characterised by the material of which they are made; Optical coatings for optical elements made of materials engineered to provide properties not available in nature, e.g. metamaterials
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/09—Beam shaping, e.g. changing the cross-sectional area, not otherwise provided for
    • G02B27/0916—Adapting the beam shape of a semiconductor light source such as a laser diode or an LED, e.g. for efficiently coupling into optical fibers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Light Receiving Elements (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

본 발명은 포토닉 IC 및 전자 IC 등을 패키지 내에 포함하는 광 시스템-인-패키지(O-SIP)를 이용한 광모듈 및 광 트랜시버에 관한 것이다.
본 발명의 광모듈은 하부 및 상부에 평탄한 제1면 및 제2면을 갖는 몰드몸체 내부에 포토닉 IC와 상기 포토닉 IC를 구동하거나 인터페이스 해주는 전자 IC가 몰딩되어 있으며, 광신호를 발생하거나 광신호를 수신하는 광 시스템-인-패키지(O-SIP); 및 상기 광 시스템-인-패키지(O-SIP)의 상부에 실장되며, 몸체 내부에 상기 포토닉 IC의 광출입부에 대응하는 관통구멍을 갖는 수직방향 커플러;를 포함하며, 상기 관통구멍에 광섬유가 결합되는 것을 특징으로 한다.

Description

광 시스템-인-패키지를 이용한 광모듈 및 광 트랜시버{Optical Module and Optical Transceiver Using the Optical System In Package}
본 발명은 광 시스템-인-패키지를 이용한 광모듈에 관한 것으로, 보다 구체적으로는 포토닉 IC 및 전자 IC 등을 패키지 내에 포함하는 광 시스템-인-패키지(O-SIP)를 이용한 광모듈 및 광 트랜시버에 관한 것이다.
반도체 칩은 논리나 구동 IC의 역할을 수행할 뿐만 아니라 빛에 반응할 수 있는 수광소자 혹은 빛을 발광하는 발광소자를 제작할 수 있다. 이러한 광소자는 다양한 분야에 사용되고 있으며, 일 예로 서버 간의 광 연결을 담당하는 광 트랜시버, 혹은 TV와 셋탑 박스 간, 또는 VR(virtual reality) 글라스와 그래픽 처리 유닛(GPU) 간의 영상데이터를 전달하는 모듈에 사용될 수 있다.
또한, 광소자의 다른 응용으로는 발광 소자를 포함하는 근접 센서, TOF(Time Of Flight) 센서, LIDAR(Light Detection And Ranging) 등에 활용되고 있다.
광소자는 이를 구동하거나 인터페이스 해주는 전자 소자와 함께 사용되어야 하며, 이를 통해 광신호를 전자 신호의 형태로 변환해주게 된다. 일례로, 광데이터 전송을 하는 분야에서는 광신호를 디지털 신호로 변환해 주는 모듈을 위해 광소자와 전자 소자가 함께 사용될 수 있다. 다른 예로, 광센서 분야에서는 수광한 빛의 특성을 영상 데이터 혹은 Depth 데이터로 변환해 주는 소자가 광소자와 함께 사용될 수 있다.
위의 응용 모두 종래에는 대부분 배선 패턴이 제작된 PCB(인쇄회로기판)를 사용하여 복수의 칩들을 실장하고 wire-bonding에 의해 연결하고 있다. 이는 보통 칩-온-보드(CoB, Chip-on-Board) 방식의 패키지이다.
또한, PCB(인쇄회로기판)를 사용하는 패키지 대신에 FOWLP(Fan Out Wafer Level Package) 방식에 따른 반도체 패키지 방식을 사용하여 웨이퍼 레벨로 광/전 소자를 패키징할 수 있으며, 이는 초박형 패키지를 제작하면서 고정밀 재배선층(RDL)을 사용하여 성능을 높일 수 있는 기술이다.
반도체 패키지를 사용하여 광/전 패키지를 수행하는 경우, 대부분 광학 경로가 발광소자 칩에 대하여 수직인 경우가 많아 패키지의 일면에 광학 경로가 배치되게 하고, 패키지의 반대면에 외부와의 전기적 연결을 위한 단자 패드를 형성하게 된다. 또한 이러한 광/전 패키지는 내부에 몰딩된 칩들 사이를 연결하기 위한 재배선층은 광학 경로가 있는 광/전 패키지의 일면에 배치되게 된다.
: 한국 공개특허공보 제10-2018-0097888호
본 발명이 해결하고자 하는 과제는 반도체 패키지를 사용하여 광/전 패키지를 수행할 때 패키지의 반대면에 팬-아웃(Fan-Out) 단자 패드가 배치되므로, 패키지의 제1면으로부터 반대면인 제2면에 배치된 팬-아웃(Fan out) 단자 패드와 연결을 위해 패키지를 관통하여 도전성 비아(VIA)를 형성해야하는 문제를 해결하는 것이다.
패키지에 도전성 VIA를 포함하기 위해서는 반도체 패키징 단계에서 추가적인 공정을 사용하거나, 도전성 VIA가 형성된 PCB 혹은 도전성 VIA 구조물을 함께 패키징하는 방식을 사용하게 된다. 이러한 도전성 VIA의 생성은 재료비 혹은 공정비가 증가하는 단점을 가지게 된다.
뿐만 아니라, 도전성 VIA를 사용하는 패키지는 패키지 내부에 몰딩된 칩들을 상호 연결하는 재배선층(RDL: ReDistribution Layer)과 단자 패드가 서로 반대면에 위치하기 때문에, 패키지 내부의 배선층을 양면으로 제작하지 않으면 단자 패드는 Fan-Out 형태의 배치만 가능하며 Fan-In 형태의 배치는 불가능하게 된다. 칩이 위치하는 면적을 포함하는 Fan-In 형태의 단자 패드 배치를 배제하고 Fan-Out 형태로만 단자 패드를 배치하는 경우 패키지의 면적 증가로 인해 집적화의 장점을 잃게 된다.
따라서, Fan-In 형태의 단자 패드 배치가 불가능한 문제를 해결하기 위해서 패키지 양면으로 재배선층을 형성하여 Fan-In과 Fan-Out 형태의 패드를 제작할 수 있으나, 이는 공정 비용의 증가를 야기한다. 특히 패키지의 양면에 배치된 재배선층 패턴을 정밀하게 정렬하기 위한 노력이 있어야 하므로, 이는 단순히 일면에 배치한 재배선층을 더 크게 늘리는 비용보다 더 비용이 증가하게 된다. 뿐만 아니라 패키지 양면으로 재배선층을 형성하는 경우 패키지 하부의 재배선층 추가로 인해서 몰딩된 칩의 방열이 패키지 하부를 통해 이루어지는 경우, 열전달 경로를 방해할 수 있다.
또한, 광학 칩을 사용하는 경우 방열 구조를 설계하는 것은 매우 중요하며, 이는 광학 칩에서 발열이 많이 발생할 뿐 아니라, 광학 칩의 발광 조건 혹은 수광 조건 등은 온도에 민감한 경우가 많기 때문에 방열 설계는 매우 중요한 부분이다. 기존의 패키지 방식인 CoB 혹은 반도체 패키징을 사용하는 방식은 모두, 발광하는 패키지 면에 방열 구조(히트 싱크(Heat Sink) 혹은 메탈 하우징(Metal Housing)과 연결되는 구조물)를 두면 광학 경로를 가리게 되므로 반대면에 두는 것이 일반적이다.
따라서, 대부분 방열 경로는 패키지의 단자 패드가 위치하는 면으로 이루어지며, 이러한 경우는 패키지의 단자 패드가 형성된 면이 광 트랜시버의 메인 PCB(인쇄회로기판)로 연결되어 있으므로, 패키지의 방열이 메인 PCB의 서멀 비아(Thermal VIA)를 통해 일어나는 경우가 대부분이다. 따라서 기존 방식은 방열 구조와 칩 간의 방열 경로가 PCB에 의해 방해를 받게 되는 문제를 가진다.
본 발명에서는 상기한 문제를 해결하도록 포토닉 IC 및 전자 IC 등을 패키지 내에 포함하는 광 시스템-인-패키지(O-SIP)를 이용한 광모듈 및 광 트랜시버를 제공한다.
본 발명의 일 실시예에 따른 광모듈은 하부 및 상부에 평탄한 제1면 및 제2면을 갖는 몰드몸체 내부에 포토닉 IC와 상기 포토닉 IC를 구동하거나 인터페이스 해주는 전자 IC가 몰딩되어 있으며, 광신호를 발생하거나 광신호를 수신하는 광 시스템-인-패키지(O-SIP); 및 상기 광 시스템-인-패키지(O-SIP)의 상부에 실장되며, 몸체 내부에 상기 포토닉 IC의 광출입부에 대응하는 관통구멍을 갖는 수직방향 커플러;를 포함하며, 상기 관통구멍에 광섬유가 결합되는 되는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 광모듈은 하부 및 상부에 평탄한 제1면 및 제2면을 갖는 몰드몸체 내부에 포토닉 IC와 상기 포토닉 IC를 구동하거나 인터페이스 해주는 전자 IC가 몰딩되어 있으며, 광신호를 발생하거나 광신호를 수신하는 광 시스템-인-패키지(O-SIP); 적어도 하나의 광섬유를 내부에 지지하도록 상기 광섬유의 후단부에 결합되며, 한쌍의 결합요홈을 구비하는 광섬유 홀더; 및 저면이 상기 광 시스템-인-패키지(O-SIP)의 상부에 실장되며, 상단부에 상기 광섬유 홀더를 수용하는 수용공간을 구비하며, 양측에는 상기 한쌍의 결합요홈과 결합하는 한쌍의 결합돌기가 돌출되어 있는 수직방향 커플러;를 포함하는 것을 특징으로 한다.
상기 광 시스템-인-패키지(O-SIP)는 상기 포토닉 IC로서 발광소자를 적용한 광 송신 서브 어셈블리(TOSA)와 포토닉 IC로서 수광소자를 적용한 광 수신 서브 어셈블리(ROSA)를 포함할 수 있다.
또한, 상기 포토닉 IC는 발광소자와 수광소자를 포함할 수 있다.
본 발명의 일 실시예에 따른 광모듈은 각각 상부면이 상기 포토닉 IC와 전자 IC의 하부에 접합되고 하부면이 노출된 방열용 제1 및 제2 금속 구조물; 상기 포토닉 IC와 전자 IC 사이에 상기 몰드몸체를 관통하여 삽입되며 상단부가 재배선층과 연결되고 하단부가 노출된 비아용 제3금속 구조물; 및 상기 제1 내지 제3 금속 구조물의 하부면을 상호 연결하여 상기 재배선층을 상기 포토닉 IC와 전자 IC의 하부와 연결하며 하부면이 노출되는 메탈 연결층;을 더 포함할 수 있다.
상기 광 시스템-인-패키지(O-SIP)는 하부 및 상부에 평탄한 제1면 및 제2면을 갖는 몰드몸체; 상기 제1면에 본딩 패드가 노출되도록 상기 몰드몸체의 내부에 몰딩된 포토닉 IC: 상기 제1면에 본딩 패드가 노출되도록 상기 몰드몸체의 내부에 상기 포토닉 IC와 간격을 두고 몰딩된 전자 IC: 및 상기 몰드몸체의 제2면에 형성되며 상기 포토닉 IC와 전자 IC를 상호 연결하면서 외부와 전기적으로 연결하기 위한 복수의 팬-아웃 단자 패드가 배치된 재배선층;을 포함할 수 있다.
이 경우, 상기 포토닉 IC의 광출입부 상부에 배치된 상기 재배선층은 개구부를 가질 수 있다.
이 경우, 상기 광섬유 홀더가 수직방향 커플러의 수용공간에 결합될 때, 상기 복수의 광섬유 상기 광 시스템-인-패키지(O-SIP)의 발광소자 또는 수광소자의 광출입부에 광학 정렬이 이루어질 수 있다.
더욱이, 본 발명의 일 실시예에 따른 광모듈은 하부 및 상부에 평탄한 제1면 및 제2면을 갖는 몰드몸체 내부에 포토닉 IC와 상기 포토닉 IC를 구동하거나 인터페이스 해주는 전자 IC가 몰딩되어 있으며, 광신호를 발생하거나 광신호를 수신하는 광 시스템-인-패키지(O-SIP); 하부면에 상기 광 시스템-인-패키지(O-SIP)가 실장되고, 상기 포토닉 IC의 광출입부에 대응하는 부분에 상기 포토닉 IC로부터 수직방향으로 광신호를 발생하거나 광신호를 수신할 때 광경로를 이루는 관통구멍을 갖는 제1인쇄회로기판(PCB); 및 복수의 광섬유를 내부에 지지하도록 상기 복수의 광섬유의 후단부에 결합되며, 선단부가 상기 관통구멍을 통하여 상기 광 시스템-인-패키지(O-SIP)가 실장되는 광섬유 홀더;를 포함하는 것을 특징으로 한다.
이 경우, 상기 제1인쇄회로기판(PCB)은 가요성 인쇄회로기판(PCB)이며, 상기 광 시스템-인-패키지(O-SIP)에 대한 송수신 제어를 수행하는 복수의 전자부품이 실장되고 상기 제1인쇄회로기판(PCB)의 일단부가 연결된 제2인쇄회로기판(PCB)을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 광모듈은 상기 광 시스템-인-패키지(O-SIP)의 뒷면에 실장되어 상기 광 시스템-인-패키지(O-SIP)로부터 발생된 열을 방출시키기 위한 TIM((Thermal Interface Material)를 더 포함할 수 있다.
또한, 상기 광섬유 홀더의 선단부는 상기 관통구멍을 통하여 상기 광 시스템-인-패키지(O-SIP)의 광출입부에 위에 위치설정된 후 에폭시 실링제에 의해 고정될 수 있다.
본 발명의 일 실시예에 따른 광 트랜시버는 광모듈; 및 상기 광모듈을 내부에 수용하는 하우징;을 포함하는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 광 트랜시버는 하부 및 상부에 평탄한 제1면 및 제2면을 갖는 몰드몸체 내부에 포토닉 IC와 상기 포토닉 IC를 구동하거나 인터페이스 해주는 전자 IC가 몰딩되어 있으며, 광신호를 발생하거나 광신호를 수신하는 광 시스템-인-패키지(O-SIP); 하부면에 상기 광 시스템-인-패키지(O-SIP)가 실장되고, 상기 포토닉 IC의 광출입부에 대응하는 부분에 상기 포토닉 IC로부터 수직방향으로 광신호를 발생하거나 광신호를 수신할 때 광경로를 이루는 관통구멍을 갖는 인쇄회로기판(PCB); 및 후단부가 상기 인쇄회로기판(PCB)에 결합되며, 선단부에 광섬유가 결합되는 LC 리셉터클;을 포함하는 것을 특징으로 한다.
더욱이, 본 발명의 일 실시예에 따른 광 트랜시버는 하부 및 상부에 평탄한 제1면 및 제2면을 갖는 몰드몸체 내부에 포토닉 IC와 상기 포토닉 IC를 구동하거나 인터페이스 해주는 전자 IC가 몰딩되어 있으며, 광신호를 발생하거나 광신호를 수신하는 광 시스템-인-패키지(O-SIP); 하부면에 상기 광 시스템-인-패키지(O-SIP)가 실장되고, 상기 포토닉 IC의 광출입부에 대응하는 부분에 상기 포토닉 IC로부터 수직방향으로 광신호를 발생하거나 광신호를 수신할 때 광경로를 이루는 관통구멍을 갖는 인쇄회로기판(PCB); 및 후단부 수용공간에 상기 광 시스템-인-패키지(O-SIP)가 실장된 인쇄회로기판(PCB)을 수납하며, 선단부에 광섬유가 결합되는 LC 리셉터클;을 포함하는 것을 특징으로 한다.
이 경우, 본 발명의 일 실시예에 따른 광 트랜시버는 상기 광 시스템-인-패키지(O-SIP)의 뒷면에 실장되어 상기 광 시스템-인-패키지(O-SIP)를 냉각시키기 위한 TEC(Thermo Electric Cooler)를 더 포함할 수 있다.
이 경우, 상기 LC 리셉터클의 후단부 수용공간은 후면에 상기 광 시스템-인-패키지(O-SIP)가 실장된 인쇄회로기판(PCB)을 실링하기 위한 실링제가 충진될 수 있다.
상기 LC 리셉터클은 후단부 측에 광 시스템-인-패키지(O-SIP)와 인쇄회로기판(PCB)로 이루어진 광모듈을 수용할 수 있는 수용공간이 구비되어 있으며, 전단부 측에는 중앙부에 광섬유가 결합되는 광섬유결합요홈이 형성된 원통형 결합돌기가 돌출되어 있는 몸체; 및 상기 수용공간의 전방에는 몸체와 일체로 형성된 광학 렌즈;를 포함할 수 있다.
본 발명의 일 실시예에 따른 광 트랜시버는 후단부에 상기 원통형 결합돌기가 삽입 결합되는 결합홈이 구비되고 중앙부에 상기 광섬유가 지지되어 있는 광섬유 홀더를 더 포함할 수 있다.
본 발명에서는 FOWLP에서 도전성 VIA를 사용하여서 제작되는 광 패키지에 존재하는 문제점들을 해결하기 위해, 도전성 VIA를 사용하지 않는 광학 FOWLP를 사용하여 포토닉 IC(Photonic IC)와 전자 IC(Electronic IC)를 패키지 내에 포함하는 광 시스템-인-패키지(O-SIP: Optical System In Package), 이를 이용한 광모듈 및 광 트랜시버를 제안한다. 상기 O-SIP는 광 엔진 모듈을 구성할 수 있다.
상기 포토닉 IC와 전자 IC는 패키지 내에 몰드되며, 단자 패드와 광출입부가 있는 IC의 노출면은 재배선층(RDL)을 향하도록 몰드된다. 몰드 위에는 재배선층이 위치하며 상기 재배선층에는 외부접속용 단자 패드가 위치할 수 있다. 상기 재배선층 위에는 추가적인 MEMS(Micro Electro Mechanical System) 혹은 임프린트(Imprint) 공정을 통하여 마이크로 렌즈, 광학계, 메타표면(Meta-surface) 혹은 다양한 패턴을 가지는 레이어를 웨이퍼 레벨(wafer level)로 제작할 수 있다.
종래에는 빛을 굴절시켜 이미지를 선명하게 하거나, 증폭하는 렌즈로 유리로 사용해 왔다. 그런데 메타렌즈(Metalens)의 역할을 하는 메타표면(Meta-surface)은 나노 크기의 기둥 또는 핀 같은 구조로 구성되어, 이미지 왜곡없이 빛을 집중시킬 수 있다.
상기와 같은 FOWLP 형태로 패키지하는 경우 패키지를 예를 들어, 광 트랜시버에 내장된 메인 PCB 상에 표면 실장(SMT: Surface Mount Technology)하고 나면 광출입부가 상기 메인 PCB로 인해 막히는 경우가 생기게 된다. 이를 해결하기 위하여 본 발명에서는 메인 PCB에 관통구멍(through hole)을 내거나 투명한 자재를 사용하여 광출입구를 제작하여 문제를 해결할 수 있다. 이후 필요한 렌즈 및 광섬유 등의 광학 부품을 메인 PCB 상에서 조립할 수 있게 된다.
더욱이, 본 발명에서는 상기 포토닉 IC와 전자 IC의 방열을 위해 몰드되는 포토닉 IC와 전자 IC의 하부에 방열용 Metal 구조물을 배치할 수 있다. 상기 Metal 구조물 면은 FOWLP의 재배선층과 대향하고 있는 패키지의 반대면에 Metal 구조물이 노출되도록 개방(open)되게 되며, 상기 노출된 Metal 구조물 면에는 히트 싱크(Heat Sink)나 TIM(Thermal Interface Material) 등의 방열 구조물로 연결되어 방열 경로(Path)를 형성하게 한다.
또한, 상기 포토닉 IC와 전자 IC의 하부를 전기적으로 연결하기 위하여 상기 Metal 구조물을 FOWLP의 상부면에 위치한 재배선층에 연결해 줄 수 있다. 이 경우, FOWLP의 하부면 전체에 웨이퍼 레벨로 메탈을 형성(Deposition)하여 메탈 연결층을 형성한 후, Metal 구조물과 FOWLP의 재배선층을 도전성 VIA로 연결하거나, 혹은 상기 메탈 연결층에 의해 Metal 구조물 사이를 전기적으로 연결할 수 있다.
더욱이, 본 발명의 O-SIP에서 상기 포토닉 IC(Photonic IC)는 광학적인 처리를 하는 집적회로(Integrated Circuit)이며, 광신호를 전기신호로 변환하거나 전기신호를 광신호로 변환시키는 역할을 할 수 있다. 일례로, 상기 포토닉 IC(130)(Photonic IC)는 수직 공진 표면 발광 레이저(VCSEL; Vertical-Cavity Surface-Emitting Laser), 레이저 다이오드(LD; Laser Diode)와 같은 발광소자, 또는 포토다이오드(PD; Photodiode), 애벌런치 포토다이오드(APD; Avalanche Photodiode), 포토다이오드(PD)가 어레이(array)로 복수개 배열되어 있는 CMOS 이미지 센서(CMOS Image Sensor; CIS), CCD 이미지 센서, ToF(Time of Flight) 센서 및 이들에 부가적인 기능을 제공하거나 신호 처리를 담당하는 회로를 추가적으로 포함하는 칩일 수 있다.
상기 애벌런치 포토다이오드(APD)는 내부에 광전류의 증폭 기구를 가진 포토다이오드(PD)로서 광전송에서 광검파기로 널리 사용될 수 있다.
또한, 상기 전자 IC(Electronic IC)는 상기 포토닉 IC(Photonic IC)에 따라 동작하도록 사용된다. 예를 들면, 상기 포토닉 IC)가 포토다이오드인 경우, 상기 전자 IC(Electronic IC)는 포토다이오드 상의 광자의 충돌로 인한 전기 신호를 증폭하기 위한 트랜스-임피던스 증폭기와 함께 동작할 수 있다. 상기 포토닉 IC가 발광 소자인 경우, 상기 전자 IC는 발광 장치를 구동하는 구동회로가 사용될 수 있다.
더욱이, 본 발명의 O-SIP는 상기 전자 IC(Electronic IC) 대신에 포토다이오드(PD; Photodiode), 애벌런치 포토다이오드(APD; Avalanche Photodiode), CMOS 이미지 센서(CMOS Image Sensor; CIS), CCD 이미지 센서, ToF(Time of Flight) 센서 및 이들에 부가적인 기능을 제공하거나 신호 처리를 담당하는 회로나 집적회로(IC)로서 신호처리장치를 추가적으로 포함하는 칩을 적용할 수 있다.
또한, 본 발명의 O-SIP는 상기 포토닉 IC(Photonic IC)로서 수직 공진 표면 발광 레이저(VCSEL; Vertical-Cavity Surface-Emitting Laser), 레이저 다이오드(LD; Laser Diode)와 같은 발광소자, 포토다이오드(PD; Photodiode), 애벌런치 포토다이오드(APD; Avalanche Photodiode), 포토다이오드(PD)가 어레이(array)로 복수개 배열되어 있는 CMOS 이미지 센서(CMOS Image Sensor; CIS), CCD 이미지 센서, ToF(Time of Flight) 센서와 같은 수광소자 및 상기 포토닉 IC(Photonic IC)를 구동하기 위한 전자 IC(Electronic IC)를 모두 포함할 수 있다.
본 발명은 복수의 포토닉 IC와 전자 IC를 별도의 기판을 사용하지 않고 SiP 형태로 이루어진 패키지 내부에 위치시키고, 상기 포토닉 IC와 SiP 외부와의 광 경로를 형성한 광 시스템-인-패키지(O-SIP: Optical System In Package)를 개시한다. 본 발명의 O-SIP는 기판 사용을 배제함에 따라 더 작고 값싼 광 트랜시버를 가능하게 한다.
본 발명에서는 상기 포토닉 IC에 따라 동작하는 전자 IC(칩)를 포토닉 IC와 함께 플립 칩(flip chip) 패키지 기술을 이용하여 와이어-본딩 없이 집적함과 동시에 기판을 사용하지 않고 소자들을 집적하면서 입출력(I/O) 단자를 바깥으로 빼서 입출력 단자를 늘리는 팬-아웃 기술, 소위 FOWLP(Fan Out Wafer Level Package) 방식으로 상기 포토닉 IC와 전자 IC를 패키지함에 의해 슬림한 O-SIP를 구현할 수 있다.
상기 O-SIP는 SiP(System In Package) 기술의 일종으로 PCB 등의 기판을 사용하지 않고 칩(다이)의 고정을 위해 에폭시 몰드 화합물(EMC; Epoxy Mold Compound)과 같은 봉지 물질을 사용하여 패키지함에 의해 종래의 패키지와 비교하여 1/16 정도의 수준으로 소형화 및 슬림화할 수 있고, 비용절감을 도모할 수 있다.
본 발명에 따른 O-SIP를 메인 보드(PCB) 또는 모듈 보드(PCB)에 결합되어 얻어지는 광모듈은 전체적으로 슬림한 구조를 형성할 뿐 아니라 메인 보드(PCB) 대신에 O-SIP의 배면에 부착되는 방열용 메탈 구조물을 통하여 히트 싱크(Heat Sink) 또는 메탈로 이루어진 본체 하우징을 통하여 방열이 이루어질 수 있어 성능 저하를 막을 수 있다.
상기한 바와 같이, 본 발명에서는 기존 도전성 VIA를 사용하는 FOWLP의 단점으로 지적되는 도전성 VIA 사용에 따른 비용상승, 단자 패드 배치의 비효율성, 방열성능 저하의 문제점을 해결할 수 있다.
또한, 본 발명에서는 Fan-in과 Fan-out 단자 패드 배치를 동시에 사용할 수 있어 단자 패드 배치를 효율적으로 할 수 있고, 그 결과 단자 패드를 더 집적화할 수 있게 되면 패키지 크기를 작게 할 수 있어 제품의 소형화와 공정 비용 절감을 달성할 수 있다.
더욱이, 기존 CoB(Chip-on-Board) 방식 및 도전성 VIA를 사용하는 FOWLP를 통한 광학 패키지 제품보다 월등한 방열 성능을 보이는 패키지를 제작할 수 있다.
뿐만 아니라 본 발명의 O-SIP 구조를 사용하는 경우, 하기 실시예에 서술된 바와 같이 각 응용에 따라 최소의 두께를 가지는 광모듈을 제작할 수 있다.
본 발명에 따른 O-SIP를 메인 보드(PCB) 또는 모듈 보드(PCB)에 결합되어 얻어지는 광모듈은 전체적으로 슬림한 구조를 형성할 뿐 아니라 메인 보드(PCB) 대신에 O-SIP의 배면에 부착되는 방열용 메탈 구조물을 통하여 히트 싱크(Heat Sink) 또는 메탈로 이루어진 본체 하우징을 통하여 방열이 이루어질 수 있어 성능 저하를 막을 수 있다.
도 1은 본 발명의 제1실시예에 따른 반도체 패키징을 이용한 광 시스템-인-패키지(O-SIP)에 발광소자를 사용한 포토닉 IC와 전자 IC가 내장된 패키지를 나타낸 단면도이다.
도 2는 본 발명의 제1실시예에 따른 반도체 패키징을 이용한 광 시스템-인-패키지(O-SIP)에서 재배선층에 부분 또는 전체 개구가 형성된 변형예의 단면도이다.
도 3은 본 발명의 제2실시예에 따른 반도체 패키징을 이용한 광 시스템-인-패키지(O-SIP)에 발광소자를 사용한 포토닉 IC와 복수의 전자 IC가 내장된 패키지를 나타낸 단면도이다.
도 4는 본 발명의 제3실시예에 따른 반도체 패키징을 이용한 광 시스템-인-패키지(O-SIP)에 발광소자와 수광소자를 사용한 포토닉 IC와 전자 IC가 내장된 패키지를 나타낸 단면도이다.
도 5는 본 발명의 제4실시예에 따른 반도체 패키징을 이용한 광 시스템-인-패키지(O-SIP)에 TOSA와 ROSA를 분리하여 구성하고 방열용 Metal 구조물이 적층된 패키지를 나타낸 단면도이다.
도 6은 본 발명의 제5실시예에 따라 제1실시예에 따른 O-SIP를 메인 PCB에 실장한 광모듈을 나타내는 단면도이다.
도 7은 본 발명의 제6실시예에 따라 제1실시예에 따른 O-SIP에 수직방향 커플러가 결합된 광모듈을 나타내는 단면도이다.
도 8a 및 도 8b는 각각 본 발명의 제6실시예에 따른 수직방향 커플러가 결합된 O-SIP의 제조공정을 나타내는 공정 단면도이다.
도 9는 본 발명의 제6실시예에 따라 얻어진 수직방향 커플러가 결합된 O-SIP에 광섬유가 직접 결합된 광모듈을 나타내는 단면도이다.
도 10은 본 발명의 제7실시예에 따른 수직방향 커플러가 결합된 O-SIP에 리본형 광섬유홀더가 결합된 광모듈을 나타내는 단면도이다.
도 11은 본 발명의 제8실시예에 따라 제1실시예에 따른 O-SIP를 FPCB를 이용하여 메인 PCB에 실장한 광모듈을 나타내는 단면도이다.
도 12는 본 발명의 제8실시예에 따른 광모듈의 길이방향 단면도이다.
도 13은 본 발명의 제8실시예에 따른 광모듈에서 광섬유 홀더가 O-SIP에 직접 결합된 구조를 나타낸 확대단면도이다.
도 14는 본 발명의 제8실시예에 따른 광모듈의 부분확대도이다.
도 15는 본 발명의 제8실시예에 따른 광모듈을 이용하여 구현된 광 트랜시버를 나타낸 단면도이다.
도 16은 본 발명의 제9실시예에 따라 제1실시예에 따른 O-SIP를 적용한 광모듈을 LC 리셉터클을 이용하여 광섬유와 연결한 광 트랜시버를 나타내는 단면도이다.
도 17은 본 발명의 제9실시예에 따라 제1실시예에 따른 O-SIP를 적용한 광모듈을 LC 리셉터클에 결합한 광 트랜시버를 나타내는 단면도이다.
도 18은 본 발명의 제10실시예에 따라 제1실시예에 따른 O-SIP를 메인 PCB에 실장한 광모듈을 LC 리셉터클과 결합한 후 실링한 광 트랜시버를 나타내는 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다. 이 과정에서 도면에 도시된 구성요소의 크기나 형상 등은 설명의 명료성과 편의상 과장되게 도시될 수 있다.
일반적으로 반도체 패키지는 기계적 보호(Protection), 전기적 연결(Electrical Connection), 기계적 연결(Mechanical Connection), 열 방출(Heat Dissipation) 등의 4가지 주요한 역할을 하는 것이 요구된다.
반도체 패키지는 반도체 칩/소자를 EMC(Epoxy Mold Compound)와 같은 패키지 재료로 감싸, 외부의 기계적 및 화학적 충격으로부터 보호하는 역할을 한다
패키지는 물리적/전기적으로 몰딩된 칩을 시스템에 연결하는 역할을 한다. 전기적으로는 칩과 시스템을 연결해 칩에 전원을 공급하고, 원하는 기능을 할 수 있도록 신호를 입력하거나 출력할 수 있는 통로를 만들어야 한다. 또한 기계적으로는 칩이 사용되는 동안 시스템에 잘 부착되어 있도록 잘 연결해야 한다.
동시에 칩/소자에서 발생하는 열을 빠르게 발산시켜 주어야 한다. 반도체 제품이 동작하면 전류가 흐르는 것이고, 전류가 흐르면 필연적으로 저항이 생기며 그에 따른 열이 생긴다.
반도체 패키지는 칩을 완전히 둘러싸고 있으며, 이때 반도체 패키지가 열을 잘 발산하지 못하면 칩이 과열되고 내부에 몰딩된 소자나 칩의 온도가 동작가능온도 이상으로 올라 결국 소자나 칩의 동작이 멈추는 상황이 생길 수도 있다. 그러므로 반도체 패키지는 효과적으로 열을 발산해주는 역할이 필수다. 반도체 제품의 속도가 빨라지고, 기능이 많아짐에 따라 패키지의 냉각 역할의 중요성은 점점 더 커지고 있다.
SiP(System in Package)는 하나의 패키지 안에 여러 개의 칩을 적층 또는 배열하여 하나의 독립된 기능을 가지도록 구성한다. 통상적으로 SiP는 마이크로프로세서와 같은 신호처리장치와 복수의 메모리를 포함하는 여러 개의 칩으로 구성되는 완전한 시스템으로서의 모든 부분을 갖추고 있다.
본 발명은 광 트랜시버 등에 구비되는 광 시스템-인-패키지(Optical System In Package)에 관한 것으로, 메인 PCB에 실장되어 광모듈을 구성할 수 있으며, 상기 광모듈은 광 트랜시버에 내장될 수 있다.
상기 메인 PCB에는 크게 광 송신 서브 어셈블리(TOSA ; Transmitter Optical Sub-Assembly)를 위한 LDD(레이저 다이오드 드라이버) 및 CDR(Clock Data Recovery), 광 수신 서브 어셈블리(ROSA ; Receiver Optical Sub-Assembly)를 위한 TIA(Transimpedance Amplifier)/LA(Limiting Amplifier) 및 CDR, 광 트랜시버의 전체적인 송수신 제어를 수행하는 MCU(마이크로 컨트롤러 유닛)가 탑재될 수 있다.
상기 메인 PCB는 ADC, DAC를 구비하고 MCU(마이크로 컨트롤러 유닛)와 FPGA에 의해 디지털 방식으로 신호처리하거나 DSP(디지털 신호 처리장치)와 드라이버로 구성되어 TOSA(광 송신 서브 어셈블리)와 ROSA(광 수신 서브 어셈블리)를 구동하는 것도 가능하다. 또한, 상기 메인 PCB는 이외에도 다양한 방식으로 구성될 수 있다.
첨부된 도 1은 본 발명의 제1실시예에 따른 반도체 패키징을 이용한 광 시스템-인-패키지(O-SIP)에 발광소자를 사용한 포토닉 IC와 전자 IC가 내장된 패키지를 나타낸 단면도이고, 도 2는 본 발명의 제1실시예에 따른 반도체 패키징을 이용한 광 시스템-인-패키지(O-SIP)에서 재배선층에 부분 또는 전체 개구가 형성된 변형예의 단면도이다.
이하에 도 1 및 도 2를 참고하여, 본 발명의 제1실시예에 따른 반도체 패키징을 이용한 광 시스템-인-패키지(O-SIP)를 설명한다.
본 발명의 제1실시예에 따른 O-SIP(100)는 몰드몸체(110) 내부에 포토닉 IC(130) 및 전자 IC(140)를 포함하며, 몰드몸체(110)는 서로 대향하며 평탄한 제1면(하부면)(112) 및 제2면(상부면)(114)을 가지고 있다. 상기 몰드몸체(110)의 제2면(상부면)(114)에는 패키지의 외부접속을 위한 복수의 단자 패드(150)를 포함하는 재배선층(RDL)(120)이 형성되어 있다.
본 발명의 제1실시예에 따른 O-SIP(100)는 포토닉 IC(130) 및 전자 IC(140)를 플립 칩(flip chip) 패키지 기술을 이용하여 와이어-본딩 없이 집적하면서 동시에 기판(PCB)을 사용하지 않고 소자들을 집적하면서 입출력(I/O) 단자를 바깥으로 빼서 입출력 단자를 늘리는 팬-아웃(Fan-out) 기술, 소위 FOWLP(Fan Out Wafer Level Package) 방식으로 패키지함에 의해 소자간 배선에 의한 높이 공차를 완전히 해결하면서 슬림한 O-SIP(100)을 구현할 수 있다. 상기 O-SIP(100)는 종래의 PCB를 사용한 패키지와 비교하여 1/16 정도의 수준으로 소형화 및 슬림화할 수 있고, 비용절감을 도모할 수 있다.
상기 O-SIP(100)는 SiP(System In Package) 기술의 일종으로 PCB 등의 기판을 사용하지 않고 포토닉 IC(130) 및 전자 IC(140)를 플립 칩(flip chip) 형태로 집적하면서, 예를 들어, 칩(다이)의 고정을 위해 에폭시 몰드 화합물(EMC; Epoxy Mold Compound)과 같은 봉지물질을 사용하여 패키지함에 의해 몰드몸체(110)를 구성하고 있다.
그 결과, 몰드몸체(110)는 집적된 후 패키징이 이루어지는 광 엔진 모듈을 충격으로부터 안전하게 보호하는 역할을 한다. 상기 몰드몸체(110) 내부에 포토닉 IC(130) 및 전자 IC(140)를 구비하는 상기 O-SIP(100)는 광 엔진 모듈을 구성할 수 있다.
또한, 상기 O-SIP(100)는 웨이퍼 단위로 반도체 공정을 이용하여 제조 프로세스를 진행한 후, 이어서 패키지의 제2면(114)에 복수의 단자 패드(150)를 포함하는 재배선층(120)을 일체로 형성하고, 개별적으로 분리하는 다이싱 공정에 의해 상기 O-SIP(100)는 반도체 패키지 타입으로 얻어진다.
상기 포토닉 IC(130) 및 전자 IC(140)는 패키지 내부에 몰딩이 되어 있으며, 몰드몸체(110)의 제2면(114)에 전기적인 접속을 위한 솔더 볼(solder ball)이 실장되는 단자 패드(150)와 광출입부(133)가 함께 배치된다. 상기 포토닉 IC(130)는 광학적인 처리를 하는 집적회로(IC)이며, 광신호를 전기신호로 변환하거나 전기신호를 광신호로 변환시키는 역할을 한다.
상기 포토닉 IC(130)는 일례로, VCSEL, 레이저 다이오드(LD; Laser Diode)와 같은 발광소자, 포토다이오드(PD; Photodiode), 애벌런치 포토다이오드(APD; Avalanche Photodiode), CMOS 이미지 센서(CMOS Image Sensor; CIS), CCD 이미지 센서, ToF(Time of Flight) 센서와 같은 수광소자 및 이들에 부가적인 기능을 제공하거나 신호 처리를 담당하는 회로나 집적회로(IC)로서 신호처리장치를 추가적으로 포함하는 칩을 적용할 수 있다.
또한, 상기 포토닉 IC(130)는 PLC(Planar Lightwave Circuit)를 포함할 수 있으며, 편판형 칩에 도파관(waveguide)이 형성되어 빔 스플리터(beam splitter), 모듈레이터(modulator), 파장 분할 다중화(WDM; Wavelength Division Multiplexing) 등의 기능을 하는 소자이다.
상기 전자 IC(140)는 전기적인 신호 처리, 포토닉 IC(130)로부터의 전기 신호를 입력받아 증폭/변환하는 기능 등을 수행하는 IC를 포함할 수 있으며, 레이저 다이오드 드라이버(LD Driver) IC, CDR(Clock Data Recovery), 이퀄라이저(Equalizer), TIA(TransImpedance Amplifier), I2C 통신, DSP(Digital Signal Processing) 등을 수행하는 개별 IC 및 일체화된 IC로 구성될 수 있다.
또한, 본 발명의 제1실시예에 따른 O-SIP(100)는 메모리(Memory), 로직 처리장치(logic processor), 아날로드 드라이버(Analogue Driver) 등 다양한 기능을 가지는 소자를 더 포함할 수 있다.
이 경우, 포토닉 IC(Photonic IC)(130)를 위한 소자로는 GaAs, InGaAs, Si, SiN, Glass, Quartz, SiON 등 반도체 물질을 포함한 다양한 물질이 사용될 수 있으며, 상기 전자 IC(Electronic IC)(140)를 위한 소자 또한 Si, SiC, SiGe 등 다양한 반도체 물질이 사용될 수 있다. 상기 포토닉 IC(130) 및 전자 IC(140)를 몰딩하기 위해서는 에폭시 몰드 화합물(EMC), 에폭시 수지 등의 봉지물질을 사용할 수 있으며, 몰딩 단계는 웨이퍼(Wafer) 및 패널(Panel) 레벨로 한번에 여러개의 셀(cell)들이 몰딩될 수 있다.
상기 봉지물질에 의해 형성되는 몰드몸체(110)의 제2면(상부면)(114) 위에 재배선층(120)을 형성하게 되며, 상기 재배선층(120)은 패키지의 외부접속용 단자 패드(150)를 포함하고 있다.
상기 재배선층(120)을 위한 절연막을 형성하기 위해서는 폴리이미드(Polyimide), PMMA(poly(methylmethacrylate)), 벤조사이클로부텐(BCB: benzocyclobutene), 실리콘 산화물(SiO2), 아크릴, 에폭시(Epoxy) 계열의 다양한 물질이 사용될 수 있으며, 배선 레이어 패턴 형성을 위해서 포트리소그래피(photo-lithography) 공정이 사용될 수 있다.
이 경우, 배선 레이어의 물질 자체가 현상 가능한 PR(Photoresist) 역할을 할 수 있으며, PR 코팅을 추가로 한 후에 배선 레이어를 식각(Etch)할 수도 있다. 절연막 생성을 한 이후 메탈(Metal)을 데포지션(deposition)하는 과정을 가지며 재배선층(120)에 사용되는 메탈은 Cu, Al, Au, Ag 등 다양한 메탈 물질 혹은 이의 화합물로 형성될 수 있다.
도 1에 도시된 재배선층(120)은 상기 몰드몸체(110)의 제2면(114)으로 노출된 포토닉 IC(130) 및 전자 IC(140) 각각의 본딩패드(134a,134b)(144a,144b)로부터 상기 포토닉 IC(130) 및 전자 IC(140) 사이의 상호 연결과 동시에 O-SIP(100)의 외부와의 접속을 위해 팬-아웃(Fan-out) 형태의 복수의 단자 패드(150)를 형성하도록 제1 및 제2 절연층(122,124)에 형성된 메탈로 이루어진 제1 및 제2 연결배선(126,128)을 이용하여 본딩패드(134a,134b)(144a,144b)와 패키지 상부의 단자 패드(150)를 2단계로 연결한 것이다.
상기 재배선층(120)에 생성되는 외부접속용 단자 패드(150)는 LGA(Land Grid Array) 타입처럼 재배선층(120)의 메탈면을 바로 외부에 노출시키거나, 도 1에 도시된 BGA(Ball Grid Array) 타입처럼 솔더 볼(solder ball)을 패키지 상부에 장착하여 제작할 수 있다.
이 경우, 상기 재배선층(120)은 포토닉 IC(130)가 광신호를 발생하기 위한 레이저 다이오드 및/또는 광신호를 수신하기 위한 포토다이오드로 이루어지기 때문에 이로부터 발생되거나 또는 수신되는 광신호를 수신하도록 제1 및 제2 절연층(122,124)은 도 1과 같이 투명한 재료로 이루어질 수 있다.
또한, 상기 재배선층(120)은 제1 및 제2 절연층(122,124)이 불투명한 재료로 이루어지는 경우, 도 2와 같이 포토닉 IC(130)로부터 발생된 광신호가 통과할 수 있는 개구부(136)가 일부 또는 전체적으로 형성될 수 있다.
더욱이, 재배선층(120)은 도 5에 도시된 바와 같이, 제1 및 제2 절연층(122,124)이 투명한 재료로 형성되는 경우에도 포토닉 IC(130)로부터 발생된 광(L)의 경로를 변경(제어)하기 위한 광학 렌즈(160)를 더 포함할 수 있다.
상기 광학 렌즈(160)는 예를 들어, 포토닉 IC(130)로부터 발생된 광(L)이 분산되지 않고 평행에 가깝게 경로를 만들어 주는 콜리메이팅 렌즈 또는 광(L)을 한점에 집속하는 포커싱 렌즈의 기능을 갖도록 한다.
상기한 바와 같이, 본 발명의 제1실시예에 따른 O-SIP(100)는 VIA를 사용하지 않는 FOWLP 방식으로 광 엔진 모듈을 구성하도록 포토닉 IC(Photonic IC)(130)와 전자 IC(Electronic IC)(140)를 패키지 내에 포함하는 광 시스템-인-패키지(O-SIP: Optical System In Package)를 구현할 수 있다.
도 3은 본 발명의 제2실시예에 따른 반도체 패키징을 이용한 광 시스템-인-패키지(O-SIP)(101)에 발광소자를 사용한 포토닉 IC(130)와 복수의 전자 IC(140)가 내장된 패키지를 나타낸 단면도이다.
상기한 제1실시예에 따른 반도체 패키징을 이용한 광 시스템-인-패키지(O-SIP)(100)는 단일의 포토닉 IC(130)와 단일의 전자 IC(140)를 포함하고 있으나, 본 발명의 제2실시예에 따른 반도체 패키징을 이용한 광 시스템-인-패키지(O-SIP)(101)는 단일의 포토닉 IC(130)와 복수의 전자 IC(140, 142)가 내장된 패키지를 포함할 수 있다.
또한, 본 발명의 제3실시예에 따른 반도체 패키징을 이용한 광 시스템-인-패키지(O-SIP)(102)는 도 4에 도시된 바와 같이, 포토닉 IC로서 VCSEL와 같은 발광소자(131)와 포토다이오드(PD)와 같은 수광소자(132)를 동시에 사용할 수 있다.
상기한 바와 같이, 본 발명의 제3실시예에 따른 O-SIP(102)는 포토닉 IC로서 발광소자(131)와 수광소자(132)를 전자 IC(140)와 함께 몰드몸체(110) 내부에 패키지되는 것이므로, 하나의 반도체 칩 형태로 이루어진 SiP 패키지를 이용하여 광신호의 송신과 수신이 이루어질 수 있다.
상기 본 발명의 제3실시예에 따른 O-SIP(102)는 후술하는 바와 같이, 도 12a 내지 도 12c에 도시된 근접센서(302)에 이용될 수 있다.
도 5는 본 발명의 제4실시예에 따른 반도체 패키징을 이용한 광 시스템-인-패키지(O-SIP)에 TOSA와 ROSA를 분리하여 구성하고, 제1면(하부면)에 방열용 Metal 구조물이 적층된 패키지를 나타낸 단면도이다.
도 5를 참고하면, 본 발명의 제4실시예에 따른 광 시스템-인-패키지(O-SIP)는 광 송신 서브 어셈블리(TOSA)(100a)와 광 수신 서브 어셈블리(ROSA)(100b)를 분리하여 구성하는 것도 가능하다.
이 경우, 본 발명의 제4실시예에 따른 광 시스템-인-패키지(O-SIP)는 광 송신 서브 어셈블리(TOSA)(100a)인 경우 포토닉 IC로서 VCSEL와 같은 발광소자(131)를 적용하고, 광 수신 서브 어셈블리(ROSA)(100b)인 경우 포토닉 IC로서 포토다이오드(PD)와 같은 수광소자(132)를 적용한다.
즉, 광 송신 서브 어셈블리(TOSA)(100a)는 포토닉 IC로서 VCSEL와 같은 발광소자(131)를 적용하고, 전자 IC(Electronic IC)(140)로서 발광소자(131)를 구동하는 구동회로를 적용할 수 있으며, 몰드몸체(110)의 제2면(114)에는 재배선층(120)이 형성되고, 몰드몸체(110)의 제1면(112)에는 방열장치(170)가 구비되어 있다.
상기 방열장치(170)는 방열을 위해 포토닉 IC(130)와 전자 IC(140)의 하부에 각각 방열용 제1 및 제2 금속 구조물(171,172)을 형성할 수 있다.
상기 제1 및 제2 금속 구조물(171,172)의 크기는 각각 포토닉 IC(130)와 전자 IC(140) 보다 크거나 작을 수 있다.
상기 제1 및 제2 금속 구조물(171,172)을 형성하는 방법으로 포토닉 IC(130)와 전자 IC(140) 하부에 메탈(Metal) 조각을 부착한 후 포토닉 IC(130)와 전자 IC(140)와 메탈 조각이 붙여진 상태로 FOWLP 공정을 수행할 수 있다. 이 경우 각종 포토닉 IC(130)와 전자 IC(140)와 메탈 조각을 부착하기 위해서 접착제(Adhesive)를 사용할 수 있으며, 이는 실버 에폭시(Silver Epoxy) 혹은 에폭시, EMC, CNT(Carbon nanotube) 콤파운드를 사용할 수 있다. 가장 좋은 방열 성능과 전기적인 도전을 위해서는 실버 에폭시 등의 전도성 물질을 사용하는 것이 좋다. 본 발명에서는 포토닉 IC(130)와 전자 IC(140)의 하부면에 전기 신호를 가하기 위해서도 사용될 수 있다.
또한, 상기 포토닉 IC(130)와 전자 IC(140)와 재배선층(120)을 연결하려는 경우 FOWLP에 VIA 형태의 도전성 구조를 형성해야 한다. 본 발명에서는 금속 구조물(173)은 Via를 포함하는 PCB를 사용하거나, Cu 조각을 사용하여 FOWLP시 다른 포토닉 IC(130)와 전자 IC(140)와 함께 몰딩한다. 이어서, Via용 제3금속 구조물(173)의 상/하부 Metal이 노출되도록 그라인딩하여 평탄화한 후, 포토닉 IC(130)와 전자 IC(140)의 하부에 금속을 데포지션하여 메탈 연결층(174)을 형성하고, 포토닉 IC(130)와 전자 IC(140)의 상부에 재배선층(120)을 형성할 수 있다.
그 결과, 상기 제1 및 제2 금속 구조물(171,172)을 Via용 제3금속 구조물(173)을 통하여 재배선층(120)과 전기적으로 연결하여서 배선할 수 있다. 이 경우, 웨이퍼 레벨(Wafer Level)로 금속(Metal)을 하부에 데포지션(Deposition)하여서 패턴 없이 연결시킬 수도 있고, FOWLP 웨이퍼의 재배선층(120) 반대면에 배선층을 형성하여 양면 배선층으로 서로 연결할 수도 있다.
본 발명에서는 상기 Via용 제3금속 구조물(173)을 통하여 재배선층(120)을 메탈 연결층(174)과 전기적으로 연결하여 메탈 연결층(174)을 그라운드(Ground)로 이용할 수 있고, 또한 상기 재배선층(120)의 열을 Via용 금속 구조물(173)을 통하여 제1면(하부면)(112)으로 쉽게 배출할 수 있다.
상기 광 수신 서브 어셈블리(ROSA)(100b) 또한 포토닉 IC(130)로서 포토다이오드(PD)와 같은 수광소자(130b)를 적용하고, 전자 IC(Electronic IC)(140)로서 수광소자(130b)로부터 얻어진 전기 신호를 입력받아 증폭/변환하는 기능 등을 수행하는 IC를 적용할 수 있다.
또한, 몰드몸체(110)의 제2면(114)에는 재배선층(120)이 형성되고, 몰드몸체(110)의 제1면(112)에는 추가적인 방열을 위해 포토닉 IC(130)와 전자 IC(140)의 하부에는 각각 방열용 제1 및 제2 금속 구조물(171,172)을 형성할 수 있다.
더욱이, 상기 방열용 제1 및 제2 금속 구조물(171,172)을 Via용 제3금속 구조물(173)을 통하여 재배선층(120)과 전기적으로 연결하여서 배선할 수 있다.
본 발명의 제4실시예에 따른 광 시스템-인-패키지(O-SIP)는 광폭의 Via용 제3금속 구조물(173)을 통하여 재배선층(120)과 전기적으로 연결할 수 있어 인덕턴스를 최소화할 수 있다.
한편, 본 발명에 따른 O-SIP(100)는 몰드몸체(110) 내부에 포토닉 IC(130) 및 전자 IC(140)를 포함하고 있으며, 상기 몰드몸체(110)의 제2면(상부면)(114)에는 복수의 단자 패드(150)를 포함하는 재배선층(RDL)(120)이 형성되어 있다.
이 경우, 본 발명에 따른 O-SIP(100)는 방열용 제1 및 제2 금속 구조물(171,172)을 형성하는 대신에 몰드몸체(110)의 제1면(하부면)(112)을 그라인딩하여 포토닉 IC(130) 및 전자 IC(140)의 하부면이 노출되도록 평탄화할 수 있다.
상기와 같이 포토닉 IC(130) 및 전자 IC(140)의 하부면이 노출되면 직접 방열이 이루어질 수 있다.
또한, 상기 광 송신 서브 어셈블리(TOSA)(100a)는 예를 들어, TOF 센서(Time Of Flight Sensor)를 구현할 때 이용될 수 있다.
도 6은 본 발명의 제5실시예에 따라 제1실시예에 따른 O-SIP를 메인 PCB에 실장한 광모듈을 나타내는 단면도이다.
도 6을 참고하면, 본 발명의 제5실시예에 따른 광모듈(300)은 상기 제1실시예에 따른 O-SIP(100)를 메인 PCB(200)에 실장함에 의해 얻어질 수 있다.
상기 제1실시예에 따른 O-SIP(100)는 예를 들어, 몰드몸체(110) 내부에 포토닉 IC(130)로서 VCSEL와 같은 발광소자나 포토다이오드(PD)와 같은 수광소자를 적용하고, 전자 IC(Electronic IC)(140)를 내장하고, 몰드몸체(110)의 제2면(114)에 재배선층(120)이 형성되며, 재배선층(120)에 단자 패드(150)가 솔더 볼을 이용하여 형성될 수 있다.
상기 구조를 가지는 O-SIP(100)는 메인 PCB(200)의 제1면(하부면)(212)에 단자 패드(150)의 솔더 볼을 이용하여 장착될 수 있으며, 이 때 SMT(Surface Mount Technology) 방법을 사용할 수 있다. 이 경우, 메인 PCB(200)의 제2면(상부면)(214)에는 광모듈(300)로서 광신호의 송신과 수신을 제어하는 데 필요한 각종 전자 부품이 실장되어 있다.
상기 메인 PCB(200)제1면(하부면)(212)에 O-SIP(100) 패키지 소자가 장착된 이후 O-SIP(100) 패키지의 포토닉 IC(130)의 광출입부(133)에 출입하는 광경로를 메인 PCB(200) 내부에 형성할 수 있다. 이 경우, 도 6과 같이 메인 PCB(200)를 관통하는 광경로를 형성시킬 수 있다.
도 6과 같이 광경로 형성을 위해 메인 PCB(200)에 관통구멍(hole)을 가공하여 광 통과 윈도우 역할을 하는 관통구멍(210)를 형성하거나, 투명한 소재로 PCB의 일부 혹은 전체면을 구성하여서 광경로를 형성시킬 수 있다. 상기 메인 PCB(200)는 Si 혹은 글래스에 형성된 배선 패턴을 포함할 수 있다.
도 7은 본 발명의 제6실시예에 따라 제1실시예에 따른 O-SIP에 수직방향 커플러가 결합된 광모듈을 나타내는 단면도이고, 도 8a 및 도 8b는 각각 본 발명의 제6실시예에 따른 O-SIP에 수직방향 커플러가 결합된 광모듈의 제조공정을 나타내는 공정 단면도이다.
도 7 내지 도 8b를 참고하면, 본 발명의 제6실시예에 따라 O-SIP(103)에 수직방향 커플러(340)가 결합된 광모듈을 나타낸다.
상기 O-SIP(103)는 제1실시예에 따른 O-SIP(100)와 동일한 것이고, 이에 대한 자세한 설명은 생략한다.
상기 O-SIP(103)의 상부면에 실장되는 수직방향 커플러(340)는 몸체(344)에 복수의 관통구멍(342)이 형성된 구조를 가지고 있다.
상기 O-SIP(103)의 몰드몸체(110)에 내장된 포토닉 IC(130)는 예를 들어, 4채널로 구성될 때, 4개의 발광소자 및/또는 수광소자가 하나의 칩으로 형성되어 제공될 수 있다.
이 경우, 상기 수직방향 커플러(340)는 몸체(344)에 형성된 관통구멍(342)은 예를 들어, 4개로 이루어지고, 4개의 관통구멍(342)은 각각 4개 발광소자 및/또는 수광소자의 광출입부(133)에 대향하는 간격으로 형성된다.
본 발명에서는 도 8a에 도시된 바와 같이, 제1실시예에 따른 O-SIP(100)를 복수개 포함하도록 FOWLP 방식으로 웨이퍼(105)를 제작한 후, 미리 제작된 복수개의 수직방향 커플러(340)를 각각 PnP 장비(Pick and Place Machine)를 이용하여 복수의 O-SIP(100)의 발광소자 및/또는 수광소자의 광출입부(133)에 정렬하여 본딩방식으로 부착한다.
상기 수직방향 커플러(340)는 Si 웨이퍼에 레이저 구멍(Laser hole) 가공을 통해서 관통구멍(342)을 가공할 수 있다. 혹은 플라스틱 사출을 통해 관통구멍(342)을 가지는 수직방향 커플러(340)를 제작할 수도 있다.
상기 수직방향 커플러(340)의 정렬은 FOWLP 공정시 웨이퍼나 패널 레벨에서 진행하여 조립 효율을 증가시킬 수 있다. 혹은, FOWLP 웨이퍼(105)를 소잉/다이싱한 후, 제어 PCB(200)에 O-SIP(100)를 SMT한 후에도 동일하게 수직방향 커플러(340)의 정렬을 진행할 수도 있다.
그 후, 도 8b에 도시된 바와 같이, 웨이퍼(105)를 다이싱하여 O-SIP(100)에 수직방향 커플러(340)가 실장된 제6실시예에 따른 O-SIP(103)를 얻을 수 있다.
도 9는 본 발명의 제6실시예에 따라 얻어진 수직방향 커플러가 결합된 O-SIP에 광섬유가 직접 결합된 광모듈을 나타내는 단면도이고, 도 10은 본 발명의 제7실시예에 따른 수직방향 커플러가 결합된 O-SIP에 리본형 광섬유홀더가 결합된 광모듈을 나타내는 단면도이다.
본 발명의 광모듈에서는 몰드몸체(110) 내부에 포토닉 IC(130)로서 VCSEL와 같은 수직방향으로 광을 발산하는 발광소자를 채용한 O-SIP(100)에 수직방향 커플러(340)를 결합시킴에 의해 광학 렌즈 등을 사용하지 않고 직접 광섬유(318)를 결합시키는 것이 가능하다.
도 9를 참고하면, 제6실시예에 따른 O-SIP(103)에서는 수직방향 커플러(340)의 복수의 관통구멍(342)에 각각 복수의 광섬유(318)가 직접 결합되는 광모듈을 나타낸다.
이 경우, 상기 복수의 광섬유(318)는 취급을 용이하게 하도록 광섬유 리본(319)에 수용되어 일체화가 이루어질 수 있다.
상기 수직방향 커플러(340)는 복수의 광섬유(318)가 수납될 수 있는 복수의 관통구멍(342)이 정밀하게 형성된 것으로, 상기 수직방향 커플러(340)는 PnP 장비(Pick and Place Machine)를 이용하여 복수의 O-SIP(100)에 실장하면, 상기 수직방향 커플러(340)에 정밀하게 형성된 피듀셜 마크(Fiducial mark) 또는 구멍과 O-SIP(100) 내부의 피듀셜 마크를 통해서 양 구조물을 정밀하게 미리 설정된 위치에 정렬할 수 있다.
도 10을 참고하면, 본 발명의 제7실시예에 따른 광모듈에서는 상기한 수직방향 커플러(340) 대신에 리본형 광섬유홀더(319)를 수용하면서 결합력을 높이기 위해 변형된 수직방향 커플러(350)가 O-SIP(100)에 실장되어 있다.
상기 변형된 수직방향 커플러(350)는 내측에 상기 리본형 광섬유홀더(319)를 수용하는 수용공간이 형성되어 있으며, 상기 몸체의 수용공간 양측에는 한쌍의 결합돌기(354)가 돌출되어 있다.
상기 리본형 광섬유홀더(319)는 복수의 광섬유(318)의 선단부를 몸체 내부에 수용하여 일체화시킨 구조를 가지며, 상기 한쌍의 결합돌기(354)와 결합되는 한쌍의 결합요홈(319a)이 몸체의 양측에 구비되어 있다.
따라서, 상기 리본형 광섬유홀더(319)를 상기 변형된 수직방향 커플러(350)에 조립하면, 상기 한쌍의 결합돌기(354)가 한쌍의 결합요홈(319a)에 결합되어 조립된 상태를 유지할 수 있다.
상기와 같이, 상기 리본형 광섬유홀더(319)를 상기 변형된 수직방향 커플러(350)에 조립하면, 광학 렌즈 등을 사용하지 않고 복수의 광섬유(318)의 선단부는 각각 O-SIP(100)의 발광소자 및/또는 수광소자의 광출입부(133)에 광학 정렬이 이루어질 수 있다.
본 발명의 제7실시예에 따른 광모듈에서는 광섬유(318)가 O-SIP(100)에 수직으로 정렬될 수 있으며, 이 경우 광섬유(318)와 O-SIP(100) 사이에 정렬과 접합을 위해서 광섬유(318)를 감싸는 리본형 광섬유홀더(319)를 추가로 사용하여 고정 강도를 보완할 수 있다.
광섬유(318)와 O-SIP(100) 사이의 광정렬을 실시하기 위해서는 광섬유 끝단에서 광효율을 측정하여 모니터링하면서 조정을 실시하는 능동(Active) 방식을 사용할 수도 있고, 상기한 도 7에서 설명한 수동(Passive) 방식을 사용할 수 있다.
도 11은 본 발명의 제8실시예에 따라 제1실시예에 따른 O-SIP를 FPCB를 이용하여 메인 PCB에 실장한 광모듈을 나타내는 단면도이고, 도 12는 본 발명의 제8실시예에 따른 광모듈의 길이방향 단면도이며, 도 13은 본 발명의 제8실시예에 따른 광모듈에서 광섬유 홀더가 O-SIP에 직접 결합된 구조를 나타낸 확대단면도이고, 도 14는 본 발명의 제8실시예에 따른 광모듈의 부분확대도이다.
도 15는 본 발명의 제8실시예에 따른 광모듈을 이용하여 구현된 광 트랜시버를 나타낸 단면도이다.
도 11 내지 도 14를 참고하면, 본 발명의 제8실시예에 따른 광모듈(304)은 제1실시예에 따른 O-SIP(100)를 메인 PCB(200)와 연결된 FPCB(202)에 실장한 구조를 가지고 있다.
제1실시예에 따른 O-SIP(100)는 배면에 방열을 위해 TIM(180)이 부착되어 있는 상태로 미리 제작한 후, 관통구멍(210)이 형성된 FPCB(202)에 실장된다.
상기 O-SIP(100)는 예를 들어, 단자 패드에 솔더 볼이 탑재되어 있어 쉽게 FPCB(202)에 실장될 수 있다.
상기 O-SIP(100)는 발광소자 및/또는 수광소자의 광출입부(133)에 FPCB(202)의 관통구멍(210)이 정렬되도록 FPCB(202)에 실장된다.
광섬유(318)는 후단부에 광섬유 홀더(330)가 결합되고, 선단부에 LC 리셉터클(LC receptacle)(320)이 연결되어 있다.
또한, LC 리셉터클(LC receptacle)(320)의 선단부에는 광케이블(도시되지 않음)의 플러그가 결합되는 소켓결합부(322)가 돌출되어 있다.
그 후, 도 13에 도시된 바와 같이, 상기 광섬유 홀더(330)를 FPCB(202)의 관통구멍(210)을 통하여 삽입한 후 선단부가 상기 O-SIP(100)의 발광소자 및/또는 수광소자의 광출입부(133)에 위치시킨 상태에서 에폭시를 이용한 실링을 실시하여 실링부(332)를 형성하면 상기 광섬유 홀더(330)의 고정이 이루어질 수 있다.
또한, 상기 에폭시 실링에 의한 상기 광섬유 홀더(330)의 고정은 상기 O-SIP(100) 상에 형성되거나 FPCB(202) 상에서 형성될 수 있다.
상기한 바와 같이, 본 발명의 제8실시예에 따른 광모듈(304)은 FPCB(202)에 실장된 상기 O-SIP(100)에 FPCB(202)의 관통구멍(210)을 통하여 광섬유 홀더(330)를 삽입하여 고정시킴에 의해 광섬유(318)를 간단하게 상기 O-SIP(100)에 결합 고정시킬 수 있다.
도 14에 도시된 바와 같이, 상기 O-SIP(100)가 실장된 FPCB(202)는 선단부에 광 트랜시버(402)의 하우징에 조립할 때 이용되는 결합구멍(218)을 구비할 수 있다.
도 15에 도시된 바와 같이, 본 발명의 제8실시예에 따른 광모듈(304)은 광 트랜시버(402)를 구성하도록 상부 하우징(410)과 하부 하우징(420)으로 이루어진 광 트랜시버 하우징 내부에 조립될 수 있다.
이 경우, 상기 상부 하우징(410)의 내부에는 상기 FPCB(202)의 결합구멍(218)에 결합이 이루어지는 결합돌기(430)가 돌출되어 있다.
상기 결합돌기(430)의 전면은 상부 하우징(410)의 내주면과 직각으로 형성되어 있고, 후단부는 경사져 있어 결합돌기(430)의 단면은 삼각형으로 이루어져 있다.
따라서, 상기 FPCB(202)의 결합구멍(218)이 결합돌기(430)에 걸리도록 조립하면, 상기 O-SIP(100)에 결합된 TIM(180)은 상기 결합돌기(430)의 전면에 면접합이 이루어지도록 결합이 이루어진다. 또한, 상기 FPCB(202)의 관통구멍(210)을 통하여 O-SIP(100)에 상기 광섬유 홀더(330)가 조립된 광모듈(304)은 후단부가 상기 FPCB(202)를 통하여 메인 PCB(200)와 연결되고, 선단부는 광섬유(318)를 통하여 LC 리셉터클(LC receptacle)(320)에 연결된다.
상기와 같이, 본 발명의 제8실시예에 따른 광모듈(304)은 상부 하우징(410)과 하부 하우징(420)으로 이루어진 광 트랜시버 하우징 내부에 조립될 때, 상기 O-SIP(100)의 설치 방향을 수평 방향이 아닌 각도를 주어서 실시한 실시예이다.
이 경우, 광학 렌즈 등의 추가적인 구조물을 사용하지 않고 광섬유(318)를 O-SIP(100)에 직접 광결합하여 조립할 수 있어 부품을 절감할 수 있다.
상기한 바와 같이 본 발명에 따른 O-SIP(100)는 도 15에 도시된 바와 같이, 메인 PCB(200)의 면을 기준으로 수직으로 세워질 수 있고, 혹은 기타 각도(예: 30도)를 가지고 배치를 할 수 있다.
O-SIP(100)의 배치에 각도를 주기 위한 방안으로는 FPCB를 사용하여 연결할 수 있으며, 도면에 표시되지 않은 실시예로 메인 PCB(200)에 수직으로 설치한 후 솔더링하여 고정할 수도 있다. 가요성 FPCB를 사용하는 경우, O-SIP(100)는 FPCB(202) 위에 설치될 수도 있고, 리지드(Rigid) PCB 위에 배치된 후 FPCB와 연결될 수 있다.
두 경우 모두, 도 12와 같이 O-SIP(100)의 광출입구(133) 아래 FPCB(202)에 광경로를 형성하는 관통구멍(210)을 통하여 빛을 통과시킨다.
이에 따라 상부 하우징(410)과 하부 하우징(420)으로 이루어진 광 트랜시버 하우징의 후단부에 일측에 설치된 단말기 등의 본체에 연결되고, 선단부에는 LC 리셉터클(LC receptacle)(320)의 소켓결합부(322)에 광케이블(도시되지 않음)의 플러그가 결합되어 타측에 배치된 다른 단말기에 연결될 수 있다.
도 16은 본 발명의 제9실시예에 따라 제1실시예에 따른 O-SIP를 적용한 광모듈을 LC 리셉터클을 이용하여 광섬유와 연결한 광 트랜시버를 나타내는 단면도이고, 도 17은 본 발명의 제9실시예에 따라 제1실시예에 따른 O-SIP를 적용한 광모듈을 LC 리셉터클에 결합한 광 트랜시버를 나타내는 단면도이다.
본 발명의 제9실시예에 따른 광 트랜시버(403)는 제1실시예에 따른 O-SIP(100)를 적용한 광모듈(300)을 LC 리셉터클(360)을 이용하여 광섬유(318)와 결합한 구조를 가지며, 5G 네트웍에 적용될 수 있다.
먼저, 제1실시예에 따른 O-SIP(100)를 관통구멍(210)이 형성된 메인 PCB(201)에 실장한 후, LC 리셉터클(360)의 후단부에 조립하여 고정시킨다.
상기 O-SIP(100)의 뒷면에는 온도 조절을 위한 TEC(Thermo Electric Cooler)(185)를 부착시킬 수 있다. 이 경우 O-SIP(100)의 동작 온도 구간을 확장할 수 있다. 상기 TEC(185)는 펠티어 효과(Peltier effect)를 사용하여 두 가지의 재료 접합점 사이에 열유속을 생성하는 냉각기로서 전류의 방향에 따라 전기 에너지를 소비하면서 장치의 한쪽에서 다른 쪽으로 열을 전달함에 의해 냉각한다.
일례로 발광소자로서 VCSEL을 사용하는 경우 사용 온도가 0℃~70℃ 정도로 제한되게 되는데, TEC(185)를 부착하여 사용하면 -40℃에서 85℃까지 동작 온도를 넓힐 수 있다. 이와 같은 TEC(185)의 사용은 상기한 O-SIP(100)의 실시예 구조에도 동일하게 적용할 수 있다. TEC(185)를 사용하는 경우 O-SIP(100) 내부에 온도 측정을 위한 서미스터(Thermistor)를 내장할 수 있다.
O-SIP(100)를 메인 PCB(201)에 실장한 광모듈(300)을 LC 리셉터클(360)과 결합시키는 방법은 다음의 3가지 방법 중 하나로 이루어질 수 있다.
먼저, 상기 LC 리셉터클(360)은 몸체(361)의 후단부 측에 광모듈을 수용할 수 있는 수용공간(362)이 구비되어 있으며, 수용공간(362)의 전방에는 광학 렌즈(364)가 일체로 형성되어 있고, 상기 몸체(361)의 전단부 측에는 중앙부에 광섬유(318)가 결합되는 광섬유결합요홈(363)이 형성된 원통형 결합돌기가 돌출되어 있다.
상기 원통형 결합돌기에는 광섬유 홀더(330a)가 착탈 가능하게 결합되며, 상기 광섬유 홀더(330a)는 후단부에 상기 원통형 결합돌기가 삽입 결합되는 결합홈이 구비되고 중앙부에 상기 광섬유(318)가 지지되어 있다.
이에 따라 광섬유 홀더(330a)를 몸체(361)의 원통형 결합돌기에 조립하면 광섬유(318)의 선단부가 광섬유결합요홈(363)에 수용되면서 상기 광학 렌즈(364)와의 광축 정렬이 이루어질 수 있다.
상기 광모듈(300)을 LC 리셉터클(360)과 결합시키는 방법은 도 16에 도시된 바와 같이, LC 리셉터클(360)의 후단부의 수용공간(362)에 광모듈(300)의 메인 PCB(201)를 삽입시키면서 압입결합시키는 방식으로 고정시킬 수 있다.
상기 광모듈(300)을 LC 리셉터클(360)과 결합시키는 방법은 도 17에 도시된 바와 같이, 메인 PCB(201a)를 LC 리셉터클(360)의 외경보다 더 크게 제작하여 메인 PCB(201a)에 LC 리셉터클(360)을 부착하는 것도 가능하다.
이 경우, 상기 O-SIP(100)로부터 메인 PCB(201,201a)의 관통구멍(210)을 통과한 광은 LC 리셉터클(360)의 광학 렌즈(364)를 통하여 광섬유(318) 쪽으로 집광될 수 있다.
본 발명에서는 LC 리셉터클(360)과 광섬유(318)의 정렬을 위해 LC 리셉터클(360)의 선단부에 광섬유 홀더(330a)를 결합하여 광섬유(318)를 광섬유결합요홈(363)에 삽입한 뒤 광섬유(318)의 광량을 측정하면서 최적광량이 얻어지는 위치에서 광섬유 홀더(330a)를 고정시키는 능동(active) 방식을 사용할 수 있다.
도 18은 본 발명의 제10실시예에 따라 제1실시예에 따른 O-SIP를 메인 PCB에 실장한 광모듈(300)을 LC 리셉터클과 결합한 후 실링한 광 트랜시버를 나타내는 단면도이다.
본 발명의 제10실시예에 따른 상기 광모듈(300)을 LC 리셉터클(370)과 결합시키는 방법은 LC 리셉터클(370)의 몸체(371) 후단부의 수용공간에 O-SIP(100)가 메인 PCB(201)에 실장된 광모듈을 전부 삽입시킨 후, LC 리셉터클(370) 후단부의 수용공간(362)을 에폭시 실링제로 충진하여 실링부(373)를 형성하는 것이다.
상기 LC 리셉터클(370)의 몸체(371)는 중앙부에 광섬유(318)가 삽입되어 결합되는 광섬유 결합요홈(373)이 형성되어 있다. 이에 따라 광섬유 결합요홈(373)에 광섬유(318)를 결합시키면 선단부가 메인 PCB(201)의 관통구멍(210)을 통과하여 O-SIP(100)의 광출입부(133)에 정렬될 수 있다.
이 경우, 상기 몸체(371)는 선단부에 원통형 결합돌기를 구비하며, 상기 원통형 결합돌기에는 광섬유 홀더(330a)가 착탈 가능하게 결합되며, 상기 광섬유 홀더(330a)는 후단부에 상기 원통형 결합돌기가 삽입 결합되는 결합홈이 구비되고 중앙부에 상기 광섬유(318)가 지지될 수 있다.
본 발명의 광 시스템-인-패키지(O-SIP)를 이용하여 광모듈은 도전성 VIA를 사용하지 않는 광학 FOWLP를 사용하여 포토닉 IC(Photonic IC)와 전자 IC(Electronic IC)를 패키지 내에 포함하며, 광 트랜시버에 적용할 수 있다.
100-102: O-SIP 100a: TOSA
100b: ROSA 105: 웨이퍼
110: 몰드몸체 112,212: 제1면
114,214: 제2면 120: 재배선층
122,124: 절연층 160: 광학 렌즈
126,128: 연결배선 130: 포토닉 IC
131: 발광소자 132: 수광소자
134a,134b,144a,144b: 본딩패드 133: 광출입부
150: 단자패드 140,142: 전자 IC
160: 광학 렌즈 185: TEC
170: 방열장치 171-173: 금속 구조물
174: 메탈 연결층 180: TIM
200-201a: PCB 202: FPCB
210,342: 관통구멍 218: 결합구멍
300,304: 광모듈 318: 광섬유
319,330,330a: 광섬유 홀더 319a: 결합요홈
320,360,370: LC 리셉터클 322: 소켓결합부
332,373: 실링부 340,350: 수직방향 커플러
344,361,371: 몸체 362: 수용공간
363: 광섬유 결합요홈 364: 렌즈
402,403: 광 트랜시버 410,420: 하우징
430: 결합돌기

Claims (19)

  1. 하부 및 상부에 평탄한 제1면 및 제2면을 갖는 몰드몸체 내부에 포토닉 IC와 상기 포토닉 IC를 구동하거나 인터페이스 해주는 전자 IC가 몰딩되어 있으며, 광신호를 발생하거나 광신호를 수신하는 광 시스템-인-패키지(O-SIP); 및
    상기 광 시스템-인-패키지(O-SIP)의 상부에 실장되며, 몸체 내부에 상기 포토닉 IC의 광출입부에 대응하는 관통구멍을 갖는 수직방향 커플러;를 포함하며,
    상기 관통구멍에 광섬유가 결합되는 광모듈.
  2. 하부 및 상부에 평탄한 제1면 및 제2면을 갖는 몰드몸체 내부에 포토닉 IC와 상기 포토닉 IC를 구동하거나 인터페이스 해주는 전자 IC가 몰딩되어 있으며, 광신호를 발생하거나 광신호를 수신하는 광 시스템-인-패키지(O-SIP);
    적어도 하나의 광섬유를 내부에 지지하도록 상기 광섬유의 후단부에 결합되며, 한쌍의 결합요홈을 구비하는 광섬유 홀더; 및
    저면이 상기 광 시스템-인-패키지(O-SIP)의 상부에 실장되며, 상단부에 상기 광섬유 홀더를 수용하는 수용공간을 구비하며, 양측에는 상기 한쌍의 결합요홈과 결합하는 한쌍의 결합돌기가 돌출되어 있는 수직방향 커플러;를 포함하는 광모듈.
  3. 제1항 또는 제2항에 있어서,
    상기 포토닉 IC는 발광소자와 수광소자를 포함하는 광모듈.
  4. 제1항 또는 제2항에 있어서,
    각각 상부면이 상기 포토닉 IC와 전자 IC의 하부에 접합되고 하부면이 노출된 방열용 제1 및 제2 금속 구조물;
    상기 포토닉 IC와 전자 IC 사이에 상기 몰드몸체를 관통하여 삽입되며 상단부가 재배선층과 연결되고 하단부가 노출된 비아용 제3금속 구조물; 및
    상기 제1 내지 제3 금속 구조물의 하부면을 상호 연결하여 상기 재배선층을 상기 포토닉 IC와 전자 IC의 하부와 연결하며 하부면이 노출되는 메탈 연결층;을 더 포함하는 광모듈.
  5. 제1항 또는 제2항에 있어서,
    상기 광 시스템-인-패키지(O-SIP)는
    하부 및 상부에 평탄한 제1면 및 제2면을 갖는 몰드몸체;
    상기 제1면에 본딩 패드가 노출되도록 상기 몰드몸체의 내부에 몰딩된 포토닉 IC:
    상기 제1면에 본딩 패드가 노출되도록 상기 몰드몸체의 내부에 상기 포토닉 IC와 간격을 두고 몰딩된 전자 IC: 및
    상기 몰드몸체의 제2면에 형성되며 상기 포토닉 IC와 전자 IC를 상호 연결하면서 외부와 전기적으로 연결하기 위한 복수의 팬-아웃 단자 패드가 배치된 재배선층;을 포함하는 광모듈.
  6. 제5항에 있어서,
    상기 포토닉 IC의 광출입부 상부에 배치된 상기 재배선층은 개구부를 갖는 광모듈.
  7. 제1항 또는 제2항에 있어서,
    상기 광 시스템-인-패키지(O-SIP)는 상기 포토닉 IC로서 발광소자를 적용한 광 송신 서브 어셈블리(TOSA)와 포토닉 IC로서 수광소자를 적용한 광 수신 서브 어셈블리(ROSA)를 포함하는 광모듈.
  8. 제2항에 있어서,
    상기 광섬유 홀더가 수직방향 커플러의 수용공간에 결합될 때, 상기 적어도 하나의 광섬유는 상기 광 시스템-인-패키지(O-SIP)의 발광소자 또는 수광소자의 광출입부에 광학 정렬이 이루어지는 광모듈.
  9. 하부 및 상부에 평탄한 제1면 및 제2면을 갖는 몰드몸체 내부에 포토닉 IC와 상기 포토닉 IC를 구동하거나 인터페이스 해주는 전자 IC가 몰딩되어 있으며, 광신호를 발생하거나 광신호를 수신하는 광 시스템-인-패키지(O-SIP);
    하부면에 상기 광 시스템-인-패키지(O-SIP)가 실장되고, 상기 포토닉 IC의 광출입부에 대응하는 부분에 상기 포토닉 IC로부터 수직방향으로 광신호를 발생하거나 광신호를 수신할 때 광경로를 이루는 관통구멍을 갖는 제1인쇄회로기판(PCB); 및
    복수의 광섬유를 내부에 지지하도록 상기 복수의 광섬유의 후단부에 결합되며, 선단부가 상기 관통구멍을 통하여 상기 광 시스템-인-패키지(O-SIP)가 실장되는 광섬유 홀더;를 포함하는 광모듈.
  10. 제9항에 있어서,
    상기 제1인쇄회로기판(PCB)은 가요성 인쇄회로기판(PCB)이며,
    상기 광 시스템-인-패키지(O-SIP)에 대한 송수신 제어를 수행하는 복수의 전자부품이 실장되고 상기 제1인쇄회로기판(PCB)의 일단부가 연결된 제2인쇄회로기판(PCB)을 더 포함하는 광모듈.
  11. 제9항에 있어서,
    상기 광 시스템-인-패키지(O-SIP)의 뒷면에 실장되어 상기 광 시스템-인-패키지(O-SIP)로부터 발생된 열을 방출시키기 위한 TIM((Thermal Interface Material)를 더 포함하는 광모듈.
  12. 제9항에 있어서,
    상기 광섬유 홀더의 선단부는 상기 관통구멍을 통하여 상기 광 시스템-인-패키지(O-SIP)의 광출입부에 위에 위치설정된 후 에폭시 실링제에 의해 고정되는 광모듈.
  13. 광모듈; 및
    상기 광모듈을 내부에 수용하는 하우징;을 포함하며,
    상기 광모듈은 제1항, 제2항, 제9항 중 어느 한 항에 따른 광모듈인 광 트랜시버.
  14. 하부 및 상부에 평탄한 제1면 및 제2면을 갖는 몰드몸체 내부에 포토닉 IC와 상기 포토닉 IC를 구동하거나 인터페이스 해주는 전자 IC가 몰딩되어 있으며, 광신호를 발생하거나 광신호를 수신하는 광 시스템-인-패키지(O-SIP);
    하부면에 상기 광 시스템-인-패키지(O-SIP)가 실장되고, 상기 포토닉 IC의 광출입부에 대응하는 부분에 상기 포토닉 IC로부터 수직방향으로 광신호를 발생하거나 광신호를 수신할 때 광경로를 이루는 관통구멍을 갖는 인쇄회로기판(PCB); 및
    후단부가 상기 인쇄회로기판(PCB)에 결합되며, 선단부에 광섬유가 결합되는 LC 리셉터클;을 포함하는 광 트랜시버.
  15. 하부 및 상부에 평탄한 제1면 및 제2면을 갖는 몰드몸체 내부에 포토닉 IC와 상기 포토닉 IC를 구동하거나 인터페이스 해주는 전자 IC가 몰딩되어 있으며, 광신호를 발생하거나 광신호를 수신하는 광 시스템-인-패키지(O-SIP);
    하부면에 상기 광 시스템-인-패키지(O-SIP)가 실장되고, 상기 포토닉 IC의 광출입부에 대응하는 부분에 상기 포토닉 IC로부터 수직방향으로 광신호를 발생하거나 광신호를 수신할 때 광경로를 이루는 관통구멍을 갖는 인쇄회로기판(PCB); 및
    후단부 수용공간에 상기 광 시스템-인-패키지(O-SIP)가 실장된 인쇄회로기판(PCB)을 수납하며, 선단부에 광섬유가 결합되는 LC 리셉터클;을 포함하는 광 트랜시버.
  16. 제14항 또는 제15항에 있어서,
    상기 광 시스템-인-패키지(O-SIP)의 뒷면에 실장되어 상기 광 시스템-인-패키지(O-SIP)를 냉각시키기 위한 TEC(Thermo Electric Cooler)를 더 포함하는 광 트랜시버.
  17. 제14항에 있어서,
    상기 LC 리셉터클은
    후단부 측에 광 시스템-인-패키지(O-SIP)와 인쇄회로기판(PCB)로 이루어진 광모듈을 수용할 수 있는 수용공간이 구비되어 있으며, 전단부 측에는 중앙부에 광섬유가 결합되는 광섬유결합요홈이 형성된 원통형 결합돌기가 돌출되어 있는 몸체; 및
    상기 수용공간의 전방에는 몸체와 일체로 형성된 광학 렌즈;를 포함하는 광 트랜시버.
  18. 제17항에 있어서,
    후단부에 상기 원통형 결합돌기가 삽입 결합되는 결합홈이 구비되고 중앙부에 상기 광섬유가 지지되어 있는 광섬유 홀더를 더 포함하는 광 트랜시버.
  19. 제15항에 있어서,
    상기 LC 리셉터클의 후단부 수용공간은 후면에 상기 광 시스템-인-패키지(O-SIP)가 실장된 인쇄회로기판(PCB)을 실링하기 위한 실링제가 충진되는 광 트랜시버.
KR1020230019498A 2022-02-14 2023-02-14 광 시스템-인-패키지를 이용한 광모듈 및 광 트랜시버 KR20230122572A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220018846 2022-02-14
KR20220018846 2022-02-14

Publications (1)

Publication Number Publication Date
KR20230122572A true KR20230122572A (ko) 2023-08-22

Family

ID=87564842

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020230019497A KR20230122571A (ko) 2022-02-14 2023-02-14 광 시스템-인-패키지, 이를 이용한 광모듈 및 광 트랜시버
KR1020230019498A KR20230122572A (ko) 2022-02-14 2023-02-14 광 시스템-인-패키지를 이용한 광모듈 및 광 트랜시버
KR1020230019499A KR20230122573A (ko) 2022-02-14 2023-02-14 센서 및 이를 이용한 ToF 카메라

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020230019497A KR20230122571A (ko) 2022-02-14 2023-02-14 광 시스템-인-패키지, 이를 이용한 광모듈 및 광 트랜시버

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230019499A KR20230122573A (ko) 2022-02-14 2023-02-14 센서 및 이를 이용한 ToF 카메라

Country Status (2)

Country Link
KR (3) KR20230122571A (ko)
WO (3) WO2023153910A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180097888A (ko) 2017-02-24 2018-09-03 주식회사 지파랑 슬림형 커넥터 플러그, 이를 이용한 액티브 광 케이블 조립체 및 그의 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7066657B2 (en) * 2000-12-28 2006-06-27 Intel Corporation Optical subassembly
JP2007310083A (ja) * 2006-05-17 2007-11-29 Fuji Xerox Co Ltd 光伝送モジュールおよびその製造方法
US20080173792A1 (en) * 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same
US20110317965A1 (en) * 2009-05-12 2011-12-29 Sumitomo Electric Industries, Ltd. Optical subassembly with optical device having ceramic package
KR101865933B1 (ko) * 2011-12-09 2018-06-08 엘지이노텍 주식회사 광 모듈, 이를 포함하는 광 인쇄회로기판 및 그의 제조 방법
US20150118770A1 (en) * 2013-10-28 2015-04-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Wafer-level packages having voids for opto-electronic devices
US9443835B2 (en) * 2014-03-14 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing embedded wafer-level packaging (eWLP) and eWLP devices, packages and assemblies made by the methods
US9305908B2 (en) * 2014-03-14 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing extended wafer-level packaging (eWLP) and eWLP devices made by the methods
WO2016143044A1 (ja) * 2015-03-09 2016-09-15 オリンパス株式会社 光ファイバ保持構造体、光伝送モジュール、および光ファイバ保持構造体の製造方法
US9905722B1 (en) * 2016-12-27 2018-02-27 Advanced Semiconductor Engineering, Inc. Optical device, optical module structure and manufacturing process
KR102206368B1 (ko) * 2017-12-05 2021-01-22 주식회사 라이팩 커넥터 플러그 및 이를 이용한 액티브 광 케이블 조립체
KR102015910B1 (ko) * 2018-01-24 2019-10-23 삼성전자주식회사 팬-아웃 센서 패키지
KR102016495B1 (ko) * 2018-01-31 2019-10-21 삼성전기주식회사 팬-아웃 센서 패키지
KR20210084752A (ko) 2019-12-27 2021-07-08 삼성전자주식회사 광원 및 ToF 센서를 포함하는 전자 장치 및 라이다 시스템
US20230268331A1 (en) * 2020-06-15 2023-08-24 Lipac Co., Ltd. Semiconductor package and method of manufacturing semiconductor package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180097888A (ko) 2017-02-24 2018-09-03 주식회사 지파랑 슬림형 커넥터 플러그, 이를 이용한 액티브 광 케이블 조립체 및 그의 제조방법

Also Published As

Publication number Publication date
WO2023153908A1 (ko) 2023-08-17
KR20230122573A (ko) 2023-08-22
KR20230122571A (ko) 2023-08-22
WO2023153914A1 (ko) 2023-08-17
WO2023153910A1 (ko) 2023-08-17

Similar Documents

Publication Publication Date Title
TWI695198B (zh) 用於基板上晶圓上晶片總成之方法及系統
US9057853B2 (en) Apparatus having an embedded 3D hybrid integration for optoelectronic interconnects
US20190212511A1 (en) Light Source Assembly Supporting Direct Coupling To An Integrated Circuit
CN106371176B (zh) 具有改善的热管理的光电模块
US7504701B2 (en) Optical unit featuring both photoelectric conversion chip and semiconductor chip wrapped with flexible sheet
US9465176B2 (en) Small form factor transceiver compatible with solder processing
US20090016670A1 (en) System and method for the fabrication of an electro-optical module
CN112368621A (zh) 电光封装及制造方法
EP3168874B1 (en) Semiconductor chip package with optical interface
JP2009536362A (ja) 光学有効集積回路パッケージ
US11002926B1 (en) Wavelength division multiplexing optical module
US20240118506A1 (en) Photonic optoelectronic module packaging
CN113364525A (zh) 光模块
KR102619650B1 (ko) 초소형 광송신 모듈
KR20180097888A (ko) 슬림형 커넥터 플러그, 이를 이용한 액티브 광 케이블 조립체 및 그의 제조방법
US9297967B2 (en) Device for converting signal
CN113841075B (zh) 连接器插头及利用其的有源光缆组装体
US9190808B1 (en) Active optical assembly having heat sink structure
KR20230122572A (ko) 광 시스템-인-패키지를 이용한 광모듈 및 광 트랜시버
US20100172652A1 (en) Fiber optic transceiver (fot) module and method for manufacturing an fot module
JP2001013377A (ja) 光配線装置
KR102040116B1 (ko) 광 인터페이스를 가지는 반도체 칩 패키지
KR20230138434A (ko) 광 시스템-인-패키지, 이를 이용한 광모듈 및 광 트랜시버
CN113985533A (zh) 光子半导体装置及其制造方法