KR102498875B1 - 광소자 패키지 제조 방법 및 광소자 패키지 - Google Patents

광소자 패키지 제조 방법 및 광소자 패키지 Download PDF

Info

Publication number
KR102498875B1
KR102498875B1 KR1020200126900A KR20200126900A KR102498875B1 KR 102498875 B1 KR102498875 B1 KR 102498875B1 KR 1020200126900 A KR1020200126900 A KR 1020200126900A KR 20200126900 A KR20200126900 A KR 20200126900A KR 102498875 B1 KR102498875 B1 KR 102498875B1
Authority
KR
South Korea
Prior art keywords
optical
light
package
optical path
redistribution layer
Prior art date
Application number
KR1020200126900A
Other languages
English (en)
Other versions
KR20220044033A (ko
Inventor
최성욱
박동우
박영준
Original Assignee
주식회사 라이팩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 라이팩 filed Critical 주식회사 라이팩
Priority to KR1020200126900A priority Critical patent/KR102498875B1/ko
Priority to EP21875985.0A priority patent/EP4224522A1/en
Priority to PCT/KR2021/013183 priority patent/WO2022071710A1/ko
Priority to CN202180080105.0A priority patent/CN116569323A/zh
Priority to US18/029,330 priority patent/US20230369169A1/en
Publication of KR20220044033A publication Critical patent/KR20220044033A/ko
Application granted granted Critical
Publication of KR102498875B1 publication Critical patent/KR102498875B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Light Receiving Elements (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

본 기술에 의한 패키지 제조 방법은: 봉지재로 칩(chip)을 몰드하는 단계와, 재배선 층을 형성하는 단계와, 봉지재를 관통하는 광 경로를 형성하는 단계 및 재배선 층을 통해 전기적으로 연결되도록 하나 이상의 광 소자를 배치하는 단계를 포함하며, 광 소자를 배치하는 단계는, 광 경로를 통하여 광소자로 광이 입출력되도록 수행된다.

Description

광소자 패키지 제조 방법 및 광소자 패키지{FABRICATION METHOD OF OPTIC DEVICE PACKAGE AND OPTIC DEVICE}
본 기술은 광소자 패키지 제조 방법 및 광소자 패키지와 관련된다.
광소자를 포함하는 패키지를 모바일 장치에 적용하려는 시도가 계속되고 있다. 이를 위해서는 광소자 자체의 경박단소화가 필수적이다. 하지만 종래 기술은 광소자 패키지의 기판으로 인쇄회로기판(PCB)를 사용하기 때문에 그 두께 감소에 한계가 있다.
현재 사용되고 있는 대부분의 패키지에서는 몰드 부분이 불투명한 부분으로 이루어져 있기 때문에 광이 전달되지 않는다. 또한 CIS(CMOS Image Sensor)등의 수광 소자는 다른 곳과 패키징 시 접촉이 되지 않아야 하며, 수광 부분은 밀봉이 되어야 하고, 접촉되는 구조물이 없으면서 반대면에 유리를 부착하여 밀봉을 하면서 필터 역할을 겸하는 구조를 제작해야 한다.
CIS는 칩 자체의 마이크로 렌즈를 보호하기 위해서 Glass로 패키징하는 부분이 필수적인데, 보통은 이러한 패키징을 한번 따로 수행한 후, 이를 PCB 혹은 다른 곳에 붙여서 다시한번 더 패키징하는 과정을 거치게 되므로 크기도 커질 수 밖에 없고 공정 단계도 복잡하다.
본 실시예는 상기한 종래 기술의 난점을 해소하기 위한 것이다. 즉, 광소자를 포함하는 반도체 패키지를 얇은 두께로 형성할 수 있는 방법을 제공하는 것이 본 기술로 해결하고자 하는 과제 중 하나이며, 얇은 두께를 가지는 광소자를 포함하는 반도체 패키지를 제공하는 것이 본 기술로 해결하고자 하는 과제 중 하나이다.
본 기술에 의한 패키지 제조 방법은: 봉지재로 칩(chip)을 몰드하는 단계와, 재배선 층을 형성하는 단계와, 봉지재를 관통하는 광 경로를 형성하는 단계 및 재배선 층을 통해 전기적으로 연결되도록 하나 이상의 광 소자를 배치하는 단계를 포함하며, 광 소자를 배치하는 단계는, 광 경로를 통하여 광소자로 광이 입출력되도록 수행된다.
일 실시예에 의하면, 패키지 제조 방법은, 재배선 층과 전기적으로 연결된 외부 접속 단자를 형성하는 단계를 더 포함한다.
일 실시예에 의하면, 몰드하는 단계는, 광 투과성 몰드로 수행한다.
일 실시예에 의하면, 몰드하는 단계는, EMC(Epoxy Mold Compound)로 수행한다.
일 실시예에 의하면, 재배선 층을 형성하는 단계는, 전도성 패턴을 형성하는 단계와, 절연층을 형성하는 단계를 포함하며, 전도성 패턴이 광 경로를 우회하도록 형성한다.
일 실시예에 의하면, 광경로를 형성하는 단계는, 레이저 천공(laser boring), 드릴링(drilling) 및 식각 중 어느 하나의 방법으로 봉지재를 제거하여 수행한다.
일 실시예에 의하면,칩(chip)을 몰드하는 단계는, 광 경로가 형성되는 위치에 희생 부재를 함께 몰드하여 수행한다.
일 실시예에 의하면, 광 경로를 형성하는 단계는 레이저 천공, 드릴링 및 식각 중 어느 하나의 방법으로 희생 부재를 제거하여 수행한다.
일 실시예에 의하면, 광소자를 배치하는 단계는, 수광 소자 및 발광 소자 중 어느 하나 이상을 배치하여 수행한다.
일 실시예에 의하면, 광 경로를 형성하는 단계는, 광소자를 배치하는 단계에서 배치된 수광 소자 및 발광 소자 중 어느 하나 이상이 수광하는 광경로 및 발광하는 광 경로에 상응하도록 형성한다.
일 실시예에 의하면, 봉지재로 칩(chip)을 몰드하는 단계는, 모니터 광소자 및 모니터 광소자의 광경로를 형성하는 투명 부재를 함께 몰드하여 수행한다.
일 실시예에 의하면, 패키지 제조 방법은, 패키지 외부에 제2 반도체 칩을 배치하는 단계를 더 포함한다.
본 기술에 의한 패키지 제조 방법은: 봉지재로 칩(chip)과 광경로 부재를 몰드하는 단계와, 재배선 층을 형성하는 단계 및 재배선 층을 통해 전기적으로 연결되도록 하나 이상의 광 소자를 배치하는 단계를 포함하며, 광 소자를 배치하는 단계는, 광경로 부재를 통하여 광소자로 광이 입출력되도록 수행한다.
일 실시예에 의하면, 패키지 제조 방법은, 재배선 층과 전기적으로 연결된 외부 접속 단자를 형성하는 단계를 더 포함한다.
일 실시예에 의하면, 몰드하는 단계는, EMC(Epoxy Mold Compound)로 수행한다.
일 실시예에 의하면, 재배선 층을 형성하는 단계는, 전도성 패턴을 형성하는 단계와, 절연층을 형성하는 단계를 포함하며, 전도성 패턴이 광 경로를 우회하도록 형성한다.
일 실시예에 의하면, 광소자를 배치하는 단계는, 수광 소자 및 발광 소자 중 어느 하나 이상을 배치하여 수행한다.
일 실시예에 의하면, 광경로 부재를 몰드하는 단계는, 수광 소자 및 발광 소자 중 어느 하나 이상이 수광 및 발광하는 경로에 상응하도록 광경로 부재를 배치하여 수행한다.
일 실시예에 의하면, 패키지 제조 방법은, 패키지 외부에 제2 반도체 칩을 배치하는 단계를 더 포함한다.
본 기술에 의한 패키지는: 반도체 칩(chip)과, 칩을 봉지하는 몰드(mold)와, 재배선층 및 재배선층을 통하여 칩과 전기적으로 연결된 광소자를 포함하고, 몰드는 몰드를 관통하는 광경로가 형성되고, 광은 광경로를 통하여 광소자에 입출력된다.
일 실시예에 의하면, 광경로는, 몰드가 천공된 홀이다.
일 실시예에 의하면, 광경로는, 광을 통과시키는 광경로 부재에 의하여 형성된다.
일 실시예에 의하면, 반도체 패키지는, 재배선층과 전기적으로 연결된 외부 접속 단자를 더 포함한다.
일 실시예에 의하면, 재배선층은, 전도성 패턴과 전도성 패턴을 절연하는 절연층을 포함하고, 전도성 패턴은 광경로를 우회하여 형성된다.
일 실시예에 의하면, 광소자는, 광경로와 마주하는 제1 면에 형성되고, 재배선층과 연결된 제1 면 접속 단자를 포함한다.
일 실시예에 의하면, 광소자는 제1 면의 반대면에 형성된 제2 면 접속단자를 더 포함하며, 제2 면 접속단자는 와이어 본딩, 서브마운트 부재(submount member)를 통해 재배선층과 연결된다.
일 실시예에 의하면, 몰드는 모니터 광소자 및 모니터 광소자의 입출력 광경로를 형성하는 모니터 광소자 형성부재를 더 봉지한다.
일 실시예에 의하면, 패키지는, 패키지 외부에 위치하는 제2 반도체 칩을 더 포함한다.
일 실시예에 의하면, 패키지는 복수의 광소자들을 포함한다.
일 실시예에 의하면, 복수의 광소자들은 각각 수광 소자 및 발광 소자 중 어느 하나를 포함하며, 광경로는 수광 소자 및 발광 소자 중 어느 하나 이상이 수광하는 광경로 및 발광하는 광 경로에 상응하도록 형성된다.
일 실시예에 의하면, 패키지는, 광을 집광, 분산 및 시준(collimate) 중 어느 하나 이상을 수행하는 광학계를 더 포함한다.
일 실시예에 의하면, 패키지는, 몰드 외부에 노출되고, 재배선층에 전기적으로 연결된 제2 반도체 칩을 더 포함한다.
본 기술에 의하여 형성되는 패키지는 종래 기술에 의한 반도체 패키지에 비하여 얇은 두께를 가지며, 부품들을 더욱 가깝게 배치할 수 있어 광 소자의 성능을 향상시킬 수 있다는 장점이 제공된다.
도 1은 본 실시예에 의한 센서 패키지 제조 방법의 개요를 도시한 순서도이다.
도 2를 참조하면, 봉지재로 칩을 몰드한 상태를 도시한 도면이다.
도 3은 재배선 층을 형성한 상태를 도시한 도면이다.
도 4는 관통 비아 부재가 칩과 함께 몰드된 상태를 도시한 도면이다.
도 5는 재배선 층을 형성한 상태를 도시한 도면이다.
도 6은 광경로를 형성한 상태를 도시한 도면이다.
도 7은 광소자를 배치한 상태를 도시한 도면이다.
도 8(a) 내지 도 8(c)는 수광 소자와 재배선 층과의 연결예들을 도시한 도면들이다.
도 9는 솔더 볼이 외부 접속 단자인 도면이다.
도 10은 전도성 범프가 외부 접속 단자인 도면이다.
도 11은 패시베이션 부재가 형성된 상태를 예시한 도면이다.
도 12는 광학계가 형성된 상태를 예시한 도면이다.
도 13은 제2 반도체 칩이 형성된 상태를 예시한 도면이다.
도 14는 광소자 패키지 제조 방법의 다른 실시예를 도시한 도면이다.
도 15는 본 실시예에 의한 광소자 패키지 제조 방법을 개요적으로 나타난 순서도이다.
도 16은 봉지재로 칩과 광 경로 부재를 몰드한 상태를 예시한다.
도 17은 광소자가 배치된 상태를 예시한 도면이다.
도 18은 외부 접속 단자 및 광학계가 형성된 상태를 예시된 도면이다.
도 19는 본 실시예에 의한 광소자 반도체 패키지의 개요를 도시한 단면도이다.
도 20(a) 및 도 20(b)는 광소자 반도체 패키지의 다른 구현예를 도시한 도면들이다.
도 21은 본 실시예에 의한 광소자 반도체 패키지의 개요를 도시한 단면도이다.
제1 실시예
이하에서는 첨부된 도면들을 참조하여 본 실시예에 의한 광소자 패키지 제조 방법을 설명한다. 도 1은 본 실시예에 의한 센서 패키지 제조 방법의 개요를 도시한 순서도이다. 도 1을 참조하면, 센서 패키지 제조 방법은 반도체 패키지의 제조 방법으로, 패키지 제조 방법은: 봉지재로 칩(chip)을 몰드하는 단계(S100)와, 재배선 층을 형성하는 단계(S200)와, 봉지재를 관통하는 광 경로를 형성하는 단계(S300) 및 재배선 층과 전기적으로 연결되도록 광 소자를 배치하는 단계(S400)를 포함하며, 광 소자를 배치하는 단계는, 광 경로를 통하여 광소자로 광이 입출력되도록 수행한다.
도 2 내지 도 14는 본 실시예에 의한 광소자 패키지(10) 제조 방법의 예시적 공정 단면도이다. 도 2를 참조하면, 봉지재(100)로 칩(chip, 200)을 몰드한다. 칩(200)은 반도체 웨이퍼를 개별화한 칩일 수 있으며, 목적하는 기능을 수행하도록 설계된다. 일 실시예로, 칩(200)은 후술할 바와 같이 발광 소자(520, 도 6 참조)가 발광하도록 구동하거나, 수광 소자(510, 도 6 참조)가 광을 검출하여 출력한 전기적 신호를 처리하도록 설계될 수 있다. 또한, 칩(200)은 발광 소자(520, 도 6 참조)가 발광하도록 구동하고, 타겟(미도시)에서 반사된 광을 수광소자(510, 도 6 참조)가 수광한 시간까지의 시간을 검출하고, 연산된 시간으로부터 타겟(미도시)까지의 거리를 연산하는 기능을 수행할 수 있다. 다른 예로, 칩(200)은 외부 장치(미도시)와의 데이터 및/또는 전력 등의 인터페이스를 위한 칩일 수 있다. 또한, 칩(200)은 메모리 소자, 유선 또는 무선 통신 인터페이스 칩일 수 있다.
일 실시예로, 칩(200)은 캐리어 기판(미도시) 상에 배치된 후, 봉지재(200)로 봉지되어 몰드될 수 있다. 일 실시예에서, 봉지재(200)는 광이 투광될 수 있는 투광성 재질의 투명 몰드이다. 다른 실시예에서 봉지재(200)는 에폭시 몰드 컴파운드(EMC, epoxy mold compound)이다. 봉지재(200)로 몰드된 칩(200)은 캐리어 기판(미도시)에서 분리되고 칩(200)에 형성된 회로(미도시)에 전기적 신호 및/또는 전원을 제공하는 패드(P)가 노출될 수 있다.
도 3은 희생 부재(420)가 칩(200)과 함께 몰드된 상태를 도시한 도면이다. 도 3을 참조하면, 광 경로(400, 도 5 참조)가 형성될 위치에 희생 부재(미도시)가 칩(200)과 함께 몰드될 수 있다. 희생 부재(미도시)는 광 경로를 형성하는 과정에서 레이저 천공, 드릴링 및 식각 등의 방법으로 제거되어 광 경로를 형성한다. 희생 부재(미도시)는 레이저 천공, 드릴링 과정을 용이하게 할 수 있도록 연성의 재질로 이루어질 수 있으며, 용이하게 식각이 수행되도록 에쳔트(etchant)에 대하여 높은 식각율을 가지는 재질로 형성될 수 있다.
도 4는 관통 비아 부재(120)가 칩(200)과 함께 몰드된 상태를 도시한 도면이다. 도 4를 참조하면, 관통 비아 부재(120)는 몰드(100)의 제1 면(Sa)과 제2 면(Sb)를 관통하는 도전 경로를 형성하는 하나 이상의 관통 비아(110)를 포함한다. 관통 비아(110)는 후술할 실시예와 같이 몰드(100)의 제2 면(Sb)에 배치되는 반도체 칩(520, 도 14 참조)과 재배선층(300, 도 5 참조)을 전기적으로 연결할 수 있다. 도 14로 예시된 실시예는 발광 소자(520)를 예시하나, 관통 비아(110)는 반도체 칩, 발광 소자 및 수광 소자 등의 요소를 재배선 층(300)과 전기적으로 연결할 수 있다.
도 4로 예시된 실시예는 관통 비아(110)는 관통 비아 부재(120)를 관통하는 홀을 형성한 후, 전도성 물질을 매립하여 형성된 예를 도시한다. 도시되지 않은 실시예에서, 관통 비아(110)는 관통 비아 부재(120)를 관통하는 홀을 형성한 후, 홀의 측벽에 전도성 물질을 형성하여 형성될 수 있다.
도 5는 재배선 층(300)을 형성한 상태를 도시한 도면이다. 도 5를 참조하면, 칩(200)에 형성된 패드(P)와 전기적으로 연결되도록 몰드(300)의 상부에 재배선층(RDL, re-distribution layer, 300)을 형성한다. 일 실시예로, 재배선층(300)은 전기적 연결을 수행하는 전도성 패턴(310)과 전도성 패턴(310)을 절연하는 절연층(320)을 포함할 수 있다. 또한, 전도성 패턴(310)은 후속하여 형성될 외부 접속 단자(610 도 9 참조, 620 도 10 참조, 330)와 칩(200)을 연결하거나, 외부 접속 단자(610 도 9 참조, 620 도 10 참조, 330)와 광소자(510, 520) 등과 같이 후속하여 형성될 요소들을 전기적으로 연결하도록 형성될 수 있다.
일 예로, 재배선 층(300)은 노출된 칩을 절연하는 절연층(320)을 형성한 후, 목적하는 패드(P)가 노출되도록 패드를 오픈(open)시킨 후, 도금(plating)을 수행하여 패드와 연결된 전도성 패턴(310)을 형성하고, 전도성 패턴(310)을 절연하도록 절연층(320)을 형성하여 형성될 수 있다. 일 실시예로, 전도성 패턴(310)은 구리, 알루미늄, 금 중 어느 하나로 형성될 수 있으며, 절연층(320)는 폴리이미드층, 폴리머층, 산화막층 중 어느 하나로 형성될 수 있다.
일 실시예로, 재배선 층(300) 상에 광소자(510, 520), 제2 반도체 칩(210, 도 14 참조)와 연결되는 패드(330)가 형성될 수 있다. 또한, 패드(330)에는 전도성 범프 또는 솔더볼 등의 외부 접속 단자(610)가 형성될 수 있으며, 패드(330)는 외부 장치(미도시)에 형성된 전도성 범프 또는 솔더볼 들의 단자와 전기적으로 연결되어 외부 접속 단자로 기능하거나, 단독으로 외부 접속 단자로 기능할 수 있다.
일 실시예로, 재배선 층(300)을 형성하는 단계에서, 도전성 패턴(310)은 후술하는 과정에서 형성될 광 경로(400)을 우회하도록 형성될 수 있다. 도전성 패턴(310)은 양호한 전도성을 얻을 수 있는 폭과 두께로 형성될 수 있으며, 광 경로(400)를 통하여 입출력되는 광이 차단되는 것을 방지하기 위하여 도전성 패턴(310)은 광 경로(400)를 우회하여 형성될 수 있다.
도 6은 광경로(400)가 형성된 상태를 도시한 도면이다. 도 6을 참조하면, 몰드(200)를 관통하는 광 경로(400)를 형성한다. 일 실시예로, 광 경로(400)는 몰드(200)를 관통하여 후술할 광 소자에 광이 입력 및/또는 출력되도록 형성될 수 있다. 광 경로를 형성하는 과정은 레이저 천공, 드릴링, 식각 등의 방법으로 수행될 수 있으나, 이에 한정되지 않는다. 위에서 설명된 바와 같이, 광 경로(400)를 형성하는 과정은 희생 부재(미도시)를 제거하여 수행될 수 있다.
일 실시예로, 몰드(100)를 관통하여 관통 비아(110)를 더 형성할 수 있다. 레이저 천공, 드릴링 또는 식각 등의 방법으로 몰드(100)를 관통하는 홀을 형성하고, 홀의 내부를 도전성 물질로 매립하거나, 홀의 벽면을 도전성 물질로 코팅하여 몰드를 관통하는 관통 비아(110)를 형성할 수 있다. 관통 비아(110)는 후술할 실시예에서, 몰드(200)의 제2 면에 배치되는 광 소자, 반도체 칩을 전기적으로 연결할 수 있다.
도 7은 광소자(510, 520)을 배치한 상태를 도시한 도면이다. 도 7을 참조하면, 재배선 층(300)과 전기적으로 연결되도록 광 소자(510, 520)를 배치한다. 일 실시예로, 광 소자(510, 520)는 수광 소자(510) 및 발광 소자(520)중 어느 하나 혹은 수광 소자(510) 및 발광 소자(520)중 어느 하나일 수 있다. 수광 소자(510)는 광 경로(400)를 통해 입력되는 광이 수광 소자(510)의 수광면(S1)에 제공되도록 배치된다. 발광 소자(520)는 발광면(S2)에서 제공되는 광이 광 경로(400)를 통하여 외부로 제공되도록 배치된다. 또한 광 소자(510, 520)는 재배선 층(300)과 전기적 연결이 이루어지도록 배치되어 재배선 층(300)을 통하여 전기적 신호가 입출력된다.
도 8(a) 내지 도 8(c)는 수광 소자(510)와 재배선 층(300)과의 연결예들을 도시한 도면들이다. 도 8(a)를 참조하면, 수광 소자(510)의 수광면(S1)에는 전도성 범프(512)가 형성될 수 있으며, 전도성 범프(512)는 재배선 층(300)에 형성된 패드(330)와 접촉하여 연결될 수 있다.
도 8(b)를 참조하면, 수광 소자(510)의 제2 면(S3)에는 패드(514)가 형성될 수 있으며, 패드(514)는 서브마운트 부재(submount member, S)를 통하여 재배선 층(300) 상에 형성된 패드(330)와 전기적으로 연결될 수 있다. 일 실시예로, 서브마운트 부재(S)의 표면은 전도성 물질(굵은 실선)로 코팅될 수 있다.
서브마운트 부재(S)의 전도성 물질과 재배선 층에 형성된 패드(330) 및 전도성 물질과 수광 소자(510)에 형성된 패드(514)는 도전성 접착제로 연결될 수 있다. 일 예로, 도전성 접착제는 은 입자가 에폭시 내에 분산된 실버-에폭시 페이스트(sliver-epoxy paste), 패드와 전도성 물질에서 유테틱 본딩(Eutectic bonding)되는 골드틴(gold-tin) 및 이방성 도전 필름(anisotropic conductive film) 중 어느 하나일 수 있다. 도 8(c)를 참조하면, 수광 소자(510) 제2 면(S3)에 형성된 패드(514)는 와이어 본딩으로 재배선 층(300)에 형성된 패드(330)와 연결될 수 있다.
도 8(a) 내지 도 8(c)는 수광 소자(510)와 재배선 층(300)과의 연결을 예시하나, 이는 예시일 따름이며, 발광 소자(520) 및 또 다른 반도체 칩도 설명된 예를 통하여 재배선 층(300)과 연결될 수 있다.
본 실시예에 의한 광소자 패키지 제조 방법은 외부 접속 단자를 형성하는 단계를 더 포함할 수 있다. 외부 접속 단자는 도 9로 예시된 것과 같이, 솔더 볼(610)일 수 있다. 솔더 볼(610)은 일 예로, 볼 그리드 어레이(BGA, ball grid array)를 이룰 수 있다. 솔더 볼(610)은 일 예로, 재배선 층(300)에 형성된 패드(330)에 도금을 위한 시드층(미도시)을 형성한 후, 도금을 수행하여 주석, 은 등의 솔더 물질을 형성한 후, 리플로우(reflow)하여 형성될 수 있다.
도 10으로 예시된 실시예에서, 외부 접속 단자는 전도성 범프(conductive bump, 620)일 수 있다. 전도성 범프(620)는 일 예로, 재배선 층(300)에 형성된 패드(330)에 시드층을 형성한 후, 도금을 수행하여 구리(copper) 등의 도전성 범프를 형성하고, 범프 상부에 주석, 은 등의 솔더를 형성한 후, 리플로우(reflow)를 수행하여 형성될 수 있다.
일 실시예에서, 외부 접속 단자는 전도성 패턴(310)에 연결된 패드(330)일 수 있다. 패드(330)는 외부 장치(미도시)에 형성된 범프, 솔더 볼 등의 접속 단자와 연결될 수 있으며, 다른 예로는 외부 장치(미도시)와 와이어 본딩을 통하여 접속 단자와 연결될 수 있다.
이하에서는 솔더볼(610)로 외부 접속 단자를 형성한 예를 설명한다. 이것은 본 발명의 용이한 이해와 설명을 위한 것으로, 본 발명의 범위를 제한하기 위한 것이 아니다.
본 실시예에 의한 광소자 패키지 제조 방법은 광 경로(400)를 통한 이물질 유입을 방지할 수 있도록 광 경로(400)를 광학적으로 투명한 물질로 매립하는 단계를 더 포함할 수 있다. 일 실시예로, 광학적으로 투명한 물질은 투명 에폭시, 투명 에폭시 몰드 컴파운드(EMC), 유리, Quartz 중 어느 하나일 수 있다.
도 11은 패시베이션 부재(700)가 형성된 상태를 예시한 도면이다. 도 11을 참조하면, 광소자 패키지 제조 방법은 광 경로(400)를 통한 이물질의 유입을 막을 수 있는 패시베이션 부재(700)를 형성하는 단계를 더 포함할 수 있다. 패시베이션 부재(700)는 적어도 광 경로의 개구의 크기보다 크게 형성될 수 있다. 패시베이션 부재(700)는 광 경로(400)를 통한 광이 영향을 받지 않도록 투명한 재질로 형성될 수 있으며, 일 예로, 유리로 형성될 수 있다. 도 11로 예시된 실시예는 각각의 광 경로(400)별로 패시베이션 부재(700)을 형성하는 것을 예시하고 있으나, 도시되지 않은 실시예에 의하면 단일한 패시베이션 부재(700)으로 복수의 광 경로의 개구를 막을 수 있도록 형성될 수 있다.
도 12는 광학계(800)가 형성된 상태를 예시한 도면이다. 도 12를 참조하면, 광소자 패키지 제조 방법은 광 경로(400)를 통해 제공되는 광을 집광, 분산 및 시준(collimate) 중 어느 하나 이상의 기능을 수행하는 렌즈들을 포함하는 광학계(800)를 형성하는 단계를 더 포함할 수 있다. 도 12로 예시된 실시예에서, 광학계(800)는 패시베이션 부재(700)에 형성된 것을 예시하나, 예시되지 않은 실시예에서, 광학계(800)는 광경로(400)에 직접 형성될 수 있다.
도 13은 제2 반도체 칩(210)이 형성된 상태를 예시한 도면이다. 도 13을 참조하면, 제2 반도체 칩(210)이 재배선 층(300) 상에 형성될 수 있다. 일 실시예로, 제2 반도체 칩(210)은 광소자(510, 520)를 제어하는 칩일 수 있다. 다른 실시예로, 제2 반도체 칩(210)은 연산부를 포함하는 마이크로 콘트롤러 칩으로, 발광 소자(520)가 타겟에 광을 제공한 시점으로부터 수광 소자(510)가 타겟에서 반사된 광을 수광한 시점까지의 시간을 연산하여 타겟과의 거리를 연산하는 칩일 수 있다. 또 다른 실시예로, 제2 반도체 칩(210)은 외부 장치(미도시)와의 데이터 및/또는 전력 등의 인터페이스를 위한 칩일 수 있다.
도 14는 광소자 패키지 제조 방법의 다른 실시예를 도시한 도면이다. 도 14를 참조하면, 패키지의 제2 면(Sb)에는 관통 비아(110)와 연결되는 요소들이 배치될 수 있다. 도 14는 발광 소자(520)가 패키지의 제2 면에 배치된 실시예를 도시한다. 발광 소자(520)는 몰드(100)를 관통하는 광경로를 통하지 않고 외부로 광을 제공하도록 발광면(S2)이 노출되도록 배치된다. 발광소자(520)는 도시된 실시예와 같이 접속 단자가 관통 비아(110)와 연결되도록 배치된다.
도 14는 발광 소자(520)가 몰드(100)의 제2 면에 배치된 구성을 도시하나, 도시되지 않은 다른 실시예는 수광 소자(510), 반도체 칩(200)이 몰드의 제2 면에 위치하여 관통 비아(110)와 전기적으로 연결된다.
제2 실시예
이하에서는 도 15 내지 도 18을 참조하여 본 실시예에 의한 광소자 패키지 제조 방법을 설명한다. 본 발명을 간결하고 명확한 설명을 위하여 위에서 설명된 실시예와 동일하거나 유사한 요소들은 설명을 생략할 수 있다. 도 15는 본 실시예에 의한 광소자 패키지 제조 방법을 개요적으로 나타난 순서도이다. 도 15를 참조하면, 광소자 패키지 제조 방법은 봉지재로 칩(chip)과 광경로 부재를 몰드하는 단계(S500)와, 재배선 층을 형성하는 단계 및 재배선 층을 통해 칩과 전기적으로 연결되도록 광 소자를 배치하는 단계(S600)를 포함하며 광 소자를 배치하는 단계는, 광경로 부재를 통하여 광소자로 광이 입출력되도록 수행된다.
도 16은 봉지재로 칩(200)과 광 경로 부재(410)를 몰드한 상태를 예시한다. 도 16을 참조하면, 캐리어 기판(미도시)에 배치된 칩(200)과 광경로 부재(410)를 봉지재로 몰드한다. 일 실시예로, 발광 소자(520)가 발광하는 광을 모니터하는 모니터 광소자(530)와 모니터 광소자(530)로 제공되는 광의 광경로를 형성하는 광경로 부재(410)가 함께 몰드될 수 있다. 모니터 광소자(530)와 모니터 광소자의 광경로 부재(410)를 몰드하는 경우에는 광경로 부재(410)를 통하여 광이 모니터 광소자(530)의 발광면 혹은 수광면(S4)으로 입출력되도록 적층하여 형성될 수 있다.
도 16은 단일한 모니터 광소자(530)가 몰드되는 예를 도시하고 있으나, 도시되지 않은 실시예에서, 모니터 광소자(530)는 수광 소자(510)에 제공된 광을 모니터하는 모니터 수광 소자 및 발광 소자가 제공하는 광을 모니터하는 모니터 발광 소자를 모두 포함할 수 있다. 또한, 칩(200), 광 경로 부재(410)와 함께 관통 비아(110)가 형성된 관통 비아 부재(120)이 더 몰드될 수 있다(도 4 참조).
광경로 부재(410)는 몰드를 관통하여 광을 전달하며, 광학적으로 투명한 재질을 가질 수 있다. 일 실시예로, 광경로 부재(410)는 투명 에폭시, 투명 EMC, 유리, 쿼츠(Quartz) 중 어느 하나로 형성될 수 있다.
재배선층(300)을 형성한다(S600). 일 실시예로, 재배선 층(300)은 몰드(100)를 통하여 노출된 칩(200)의 패드(P)와 전도성 패턴(310)이 전기적으로 연결되도록 형성된다. 또한, 재배선 층(300)은 모니터 광소자(530)의 패드(P)와 전기적으로 연결되도록 형성된다. 재배선 층(300)은 상술한 바와 같이 패드(P)와 노출된 패드(P)들을 절연하는 절연층(320)을 형성한 후, 목적하는 패드(P)가 노출되도록 패드를 오픈(open)시킨 후, 도금(plating)을 수행하여 패드와 연결된 전도성 패턴(310)을 형성하고, 전도성 패턴(310)을 절연하도록 절연층(320)을 형성하여 형성될 수 있다.
상술한 바와 같이 전도성 패턴(310)은 양호한 전도성을 제공하도록 충분한 폭과 두께를 가져 광의 진행에 영향을 미칠 수 있으므로, 전도성 패턴(310)은 광 경로 부재(410)를 우회하도록 형성된다.
일 실시예에서, 재배선층(300)에는 전도성 패턴(310)과 전기적으로 연결되는 패드(330)가 형성될 수 있다. 상술한 바와 같이 패드(330)는 광소자(510, 520), 외부 접속 단자(610, 620) 및/또는 제2 반도체 칩(210)과 전도성 패턴(310)을 통하여 전기적으로 연결될 수 있다.
일 실시예에서, 광경로 부재(410)에 상응하도록 절연층(300)을 제거한다. 광경로 부재(410)를 덮도록 절연층이 형성되면 광경로 부재(410)를 통한 빛의 전달율이 감소할 수 있으므로, 광경로 부재(410)에 상응하도록 절연층(320)을 제거할 수 있다. 다른 실시예에서, 절연층(300)이 광학적으로 투명한 경우에는 절연층(320)을 제거하지 않을 수 있다.
도 17은 광소자(510, 520)가 배치된 상태를 예시한 도면이다. 도 17을 참조하면, 광경로 부재(410)를 통하여 제공된 광이 수광 소자(510)의 수광면(S1)으로 제공되도록 수광 소자(510)를 배치한다. 또한, 발광 소자(520)의 발광면(S2)에서 제공된 광이 광경로 부재(410)를 통하여 제공되도록 발광 소자(520)를 배치한다.
도시되지 않은 실시예에 의하면, 제2 반도체 칩(210, 도 13 참조)이 배치될 수 있다. 상술한 바와 같이 제2 반도체 칩(210, 도 13 참조)은 수광 소자(510), 발광 소자(520) 및 모니터 광소자(530) 중 어느 하나 이상을 제어하는 칩일 수 있다. 다른 예로, 제2 반도체 칩(210, 도 13 참조)는 수광 소자(510), 발광 소자(520), 모니터 광소자(530)로부터 신호가 제공되어 신호를 처리하거나 외부 장치(미도시)와 전력/데이터를 인터페이스 하는 칩일 수 있다.
수광 소자(510) 및 발광 소자(520)는 도시된 실시예와 같이 전도성 범프를 통하여 패드(330)에 연결되거나, 서브마운트 부재(S, 도 8(b) 참조) 또는 와이어 본딩(도 8(c) 참조)으로 패드(330)와 전기적으로 연결될 수 있다.
도 18은 외부 접속 단자 및 광학계(800)가 형성된 상태를 예시된 도면이다. 도 18을 참조하면, 외부 접속 단자는 예시된 것과 같이 솔더 볼(610)일 수 있으며, 도 10으로 예시된 것과 같이 전도성 범프(620)일 수 있다. 다른 실시예로, 재배선 층(300)에 형성된 패드(330)는 외부 장치(미도시)에 형성된 전도성 범프, 솔더 볼등의 접속 단자와 연결되거나, 와이어 본딩(도 8(c) 참조)을 통하여 외부 장치(미도시)와 연결되어 외부 접속 단자의 기능을 수행할 수 있다.
광학계(800)는 수광 소자(510), 발광 소자(520)을 통하여 입출력되는 광을 집광, 분산 또는 시준(collimate)한다. 일 실시예로, 광학계(800)는 하나 이상의 렌즈들을 포함할 수 있다. 일 예로, 광학계(800)는 패시베이션 부재(700, 도 11 참조)에 형성될 수 있다.
제3 실시예
이하에서는 도 19 및 도 20을 참조하여 본 실시예에 의한 광소자 반도체 패키지를 설명한다. 다만, 간결하고 명료한 설명을 위하여 위에서 설명된 요소와 동일하거나 유사한 요소는 설명을 생략할 수 있다. 도 19는 본 실시예에 의한 광소자 반도체 패키지(10)의 개요를 도시한 단면도이다. 도 19를 참조하면, 본 실시예에 의한 광소자 반도체 패키지(10)는 반도체 칩(chip, 200)과, 칩(200)을 봉지하는 몰드(mold, 100)와, 칩(200)과 전기적으로 연결되는 재배선층(300) 및 재배선층(300)을 통하여 칩(200)과 전기적으로 연결된 광소자(510, 520)를 포함하고, 몰드(100)는 몰드를 관통하는 광경로(L)가 형성되고, 광은 광경로(L)를 통하여 광소자(510, 520)에 입출력된다.
일 실시예로, 발광 소자(520)는 VCSEL, LED 중 어느 하나일 수 있으며, 적외선, 가시광, 자외선 등의 파장대의 광을 제공할 수 있다. 또한, 발광 소자(510)는 목적하는 파장대의 레이저 광을 출력할 수 있다. 일 실시예로, 수광 소자(510)는 목적하는 파장대의 광을 검출하는 광소자 일 수 있으며, PD(photodiode), CIS(CMOS Image Sensor) 및 SPAD (Single Photon Avalanche Diode) 중 어느 하나일 수 있다.
도 20(a)는 광 소자 반도체 패키지(10)의 일 구현예이다. 도 19 및 도 20(a)를 참조하면, 광 소자 반도체 패키지(10)는 타겟(T)과의 거리 측정에 사용될 수 있다. 발광 소자(510)는 칩(200)에 의하여 구동 신호 및/또는 전력을 제공받고 광을 제공한다.
발광 소자(510)가 제공한 광은 몰드를 관통하는 광 경로(L)을 따라 진행한다. 일 실시예로, 몰드의 제2 면(S2)에는 발광 소자(520)가 제공한 광을 집광, 분산 및 시준 중 어느 하나 이상의 기능을 수행하는 광학계(800)를 포함하며, 발광 소자(520)가 제공한 광은 광학계(800)를 거쳐 타겟(T)으로 제공된다. 광은 타겟(T)에서 반사되어 광 경로(L)를 통하여 수광 소자에 제공된다. 광학계(800)를 통과한 광은 수광 소자(520)의 수광면(S2)로 입력된다.
반도체 칩(200)은 발광 소자(520)가 광을 출력하도록 발광 소자(520)를 구동하며, 수광 소자(510)가 검출한 광에 상응하는 전기적 신호를 입력받는다. 반도체 칩(200)은 발광 소자(510)가 광을 출력한 시점부터 수광 소자(520)가 광을 검출한 시점까지의 시간 차이(TOF, Time of Flight)를 연산하고, 시간 차이에 상응하는 거리를 연산할 수 있다. 이와 같이 연산된 거리는 광소자 반도체 패키지(10)과 타겟(T)과의 거리에 상응한다. 이와 같이 연산된 시간 차이 또는 거리는 외부 접속 단자(610)을 통하여 외부 장치(미도시)에 제공될 수 있다.
도 20(b)는 본 실시예에 의한 광소자 반도체 패키지의 다른 구현예이다. 도 19 및 도 20(b)를 참조하면, 광소자 반도체 패키지(11)는 발광 소자(520)를 포함하며, 광소자 반도체 패키지(12)는 수광 소자(510)를 포함한다. 광소자 반도체 패키지(11) 및 광소자 반도체 패키지(12)는 동기화되어 동작할 수 있다.
서로 동기화되어 동작하는 광소자 반도체 패키지(11)는 광을 제공하고, 광을 제공한 시간을 외부 장치(미도시)에 제공한다. 타겟(T)에서 반사된 광은 광소자 반도체 패키지(12)에 제공되며, 반사광을 수광한 광소자 반도체 패키지(12)는 수광한 시점을 외부 장치(미도시)에 제공한다. 외부 장치(미도시)는 광을 제공한 시간과 수광한 시간의 차이를 연산하고, 타겟(T)과 광소자 반도체 패키지(11, 12) 사이의 거리를 연산할 수 있다.
다른 예로, 광소자 반도체 패키지(11) 및 광소자 반도체 패키지(12)는 외부 접속 단자를 통하여 서로 연결될 수 있으며. 광소자 반도체 패키지(11) 및 광소자 반도체 패키지(12)에 위치하는 반도체 칩들을 통하여 시간의 차이 및 거리를 연산할 수 있다.
제4 실시예
이하에서는 도 21을 참조하여 본 실시예에 의한 광소자 반도체 패키지를 설명한다. 다만, 간결하고 명료한 설명을 위하여 위에서 설명된 요소와 동일하거나 유사한 요소는 설명을 생략할 수 있다. 도 21은 본 실시예에 의한 광소자 반도체 패키지(20)의 개요를 도시한 단면도이다. 도 21을 참조하면, 본 실시예에 의한 광소자 반도체 패키지(10)는 몰드(100)를 관통하는 광경로(L)가 형성되며, 수광 소자(510)로 제공되는 광 및 발광 소자(520)가 제공하는 공은 광학적으로 투명한 광경로 부재(410, 도16 참조)를 통하여 제공될 수 있다.
일 실시예로, 모니터 광소자(530)는 발광 소자(520)가 제공하는 광을 모니터할 수 있다. 일 예로, 발광 소자(520)의 고장, 수광 소자(510)의 고장, 광학계(800)의 고장, 의도하지 않은 광학계(800) 및/또는 패시베이션 부재(700)의 탈거, 광경로(400)를 통한 이물질의 유입 등의 사유로 발광 소자(520)가 제공하는 광 및 수광 소자(510)가 수광한 광을 검출할 필요가 있다.
모니터 광소자(530)는 발광 소자(520)가 제공한 광을 검출하여 발광 소자(520)의 오동작 여부를 검출할 수 있으며, 수광 소자(520)와 함께 광을 검출하여 수광 소자(510)의 오동작 여부를 검출할 수 있다.
모니터 광소자(530)는 발광 소자일 수 있으며, 발광 소자(520)가 오동작하는 경우에는 오동작하는 발광 소자(520)를 대신하여 광을 제공할 수 있다.
본 발명에 대한 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
S100~S400: 일 실시예에 의한 패키지 제조 방법의 각 단계
S500~S700: 다른 실시예에 의한 패키지 제조 방법의 각 단계
10, 11, 12, 20: 반도체 패키지
100: 몰드 110: 관통 비아
120: 관통 비아 부재 200: 칩
300: 재배선층 310: 전도성 패턴
320: 절연층 330: 패드
400: 광경로 410: 광경로 부재
420: 희생 부재 510: 수광 소자
512: 전도성 범프 514: 패드
520: 발광 소자 610: 솔더 볼
620: 전도성 범프 700: 패시베이션 부재
800: 광학계

Claims (40)

  1. 반도체 패키지의 제조 방법으로, 상기 패키지 제조 방법은:
    봉지재로 칩(chip)을 몰드하는 단계와,
    재배선 층을 형성하는 단계와,
    상기 봉지재를 관통하는 광 경로를 형성하는 단계 및
    상기 재배선 층을 통해 전기적으로 연결되도록 하나 이상의 광 소자를 배치하는 단계를 포함하며,
    상기 광 소자를 배치하는 단계는, 상기 광 경로를 통하여 상기 광소자로 광이 입출력되도록 수행하고,
    상기 광 경로를 통하여 입출력되는 광을 집광, 분산 및 시준 중 어느 하나 이상을 수행하는 광학계를 배치하는 단계를 더 포함하되,
    상기 광학계를 배치하는 단계는, 상기 광학계를 거친 광이 상기 광 경로를 거쳐 상기 광소자로 입력되거나, 상기 광 경로를 거친 광이 상기 광학계를 거쳐 외부로 출력되도록 상기 광학계를 배치하여 수행하고,
    상기 광학계가 상기 광소자와 적어도 상기 패키지의 두께 이상 이격되며, 상기 광학계는 적어도 상기 봉지재를 관통하는 상기 광경로의 길이 이상 상기 광소자와 이격되고,
    상기 칩 및 재배선 층은 상기 광 경로를 피하도록 배치하여 수행하는 패키지 제조 방법.
  2. 제1항에 있어서,
    상기 패키지 제조 방법은,
    상기 재배선 층과 전기적으로 연결된 외부 접속 단자를 형성하는 단계를 더 포함하는 패키지 제조 방법.
  3. 제1항에 있어서,
    상기 몰드하는 단계는,
    광 투과성 몰드로 수행하는 패키지 제조 방법.
  4. 제1항에 있어서,
    상기 몰드하는 단계는,
    EMC(Epoxy Mold Compound)로 수행하는 패키지 제조 방법.
  5. 제1항에 있어서,
    상기 재배선 층을 형성하는 단계는,
    전도성 패턴을 형성하는 단계와,
    절연층을 형성하는 단계를 포함하며,
    상기 전도성 패턴이 상기 광 경로를 우회하도록 형성하는 패키지 제조 방법.
  6. 제1항에 있어서,
    상기 광경로를 형성하는 단계는,
    레이저 천공(laser boring), 드릴링(drilling) 및 식각 중 어느 하나의 방법으로 상기 봉지재를 제거하여 수행하는 패키지 제조 방법.
  7. 제1항에 있어서,
    상기 칩(chip)을 몰드하는 단계는,
    상기 광 경로가 형성되는 위치에 희생 부재를 함께 몰드하여 수행하는 패키지 제조 방법.
  8. 제7항에 있어서,
    상기 광 경로를 형성하는 단계는
    레이저 천공, 드릴링 및 식각 중 어느 하나의 방법으로 상기 희생 부재를 제거하여 수행하는 패키지 제조 방법.
  9. 제1항에 있어서,
    상기 광소자를 배치하는 단계는,
    수광 소자 및 발광 소자 중 어느 하나 이상을 배치하여 수행하는 패키지 제조 방법.
  10. 제9항에 있어서,
    상기 광 경로를 형성하는 단계는,
    상기 광소자를 배치하는 단계에서 배치된 수광 소자 및 발광 소자 중 어느 하나 이상이 수광하는 광경로 및 발광하는 광 경로에 상응하도록 형성하는 패키지 제조 방법.
  11. 제1항에 있어서,
    봉지재로 칩(chip)을 몰드하는 단계는,
    모니터 광소자 및 상기 모니터 광소자의 광경로를 형성하는 투명 부재를 함께 몰드하여 수행하는 패키지 제조 방법.
  12. 제1항에 있어서,
    상기 패키지 제조 방법은,
    상기 패키지 외부에 제2 반도체 칩을 배치하는 단계를 더 포함하는 패키지 제조 방법.
  13. 삭제
  14. 제1항에 있어서,
    상기 몰드하는 단계는,
    상기 몰드를 관통하는 관통 비아가 형성된 관통 비아 부재를 함께 몰드하여 수행하는 패키지 제조 방법.
  15. 반도체 패키지의 제조 방법으로, 상기 패키지 제조 방법은:
    봉지재로 칩(chip)과 광경로 부재를 몰드하는 단계와,
    재배선 층을 형성하는 단계 및
    상기 재배선 층을 통해 전기적으로 연결되도록 하나 이상의 광 소자를 배치하는 단계를 포함하며,
    상기 광 소자를 배치하는 단계는, 상기 광경로 부재를 통하여 상기 광소자로 광이 입출력되도록 수행하고,
    상기 광 경로 부재를 통하여 입출력되는 광을 집광, 분산 및 시준 중 어느 하나 이상을 수행하는 광학계를 배치하는 단계를 더 포함하되,
    상기 광학계를 배치하는 단계는, 상기 광학계를 거친 광이 상기 광 경로 부재를 거쳐 상기 광소자로 입력되거나, 상기 광 경로 부재를 거친 광이 상기 광학계를 거쳐 외부로 출력되도록 상기 광학계를 배치하여 수행하고, 상기 광학계가 상기 광소자와 적어도 상기 패키지의 두께 이상 이격되며, 상기 광학계는 적어도 상기 봉지재를 관통하는 상기 광경로 부재의 길이 이상 상기 광소자와 이격되고, 상기 칩 및 재배선 층은 상기 광 경로를 피하도록 배치하여 수행하는 패키지 제조 방법.
  16. 제15항에 있어서,
    상기 패키지 제조 방법은,
    상기 재배선 층과 전기적으로 연결된 외부 접속 단자를 형성하는 단계를 더 포함하는 패키지 제조 방법.
  17. 제15항에 있어서,
    상기 몰드하는 단계는,
    EMC(Epoxy Mold Compound)로 수행하는 패키지 제조 방법.
  18. 제15항에 있어서,
    상기 재배선 층을 형성하는 단계는,
    전도성 패턴을 형성하는 단계와,
    절연층을 형성하는 단계를 포함하며,
    상기 전도성 패턴이 상기 광 경로를 우회하도록 형성하는 패키지 제조 방법.
  19. 제15항에 있어서,
    상기 광소자를 배치하는 단계는,
    수광 소자 및 발광 소자 중 어느 하나 이상을 배치하여 수행하는 패키지 제조 방법.
  20. 제19항에 있어서,
    상기 광경로 부재를 몰드하는 단계는,
    상기 수광 소자 및 발광 소자 중 어느 하나 이상이 수광 및 발광하는 경로에 상응하도록 상기 광경로 부재를 배치하여 수행하는 패키지 제조 방법.
  21. 제15항에 있어서,
    상기 패키지 제조 방법은,
    상기 패키지 외부에 제2 반도체 칩을 배치하는 단계를 더 포함하는 패키지 제조 방법.
  22. 제15항에 있어서,
    상기 봉지재로 칩(chip)과 광경로 부재를 몰드하는 단계는,
    모니터 광소자 및 상기 모니터 광소자의 광경로를 형성하는 투명 부재를 함께 몰드하여 수행하는 패키지 제조 방법.
  23. 제15항에 있어서,
    상기 몰드하는 단계는,
    상기 몰드를 관통하는 관통 비아가 형성된 관통 비아 부재를 함께 몰드하여 수행하는 패키지 제조 방법.
  24. 제23항에 있어서,
    상기 패키지 제조 방법은,
    상기 관통 비아와 연결되도록 광소자, 반도체 칩 중 어느 하나 이상을 배치하는 단계를 더 포함하는 패키지 제조 방법.
  25. 반도체 패키지로, 상기 패키지는:
    반도체 칩(chip);
    상기 칩을 봉지하는 몰드(mold);
    재배선층 및
    상기 재배선층을 통하여 상기 칩과 전기적으로 연결된 광소자를 포함하고,
    상기 몰드는 상기 몰드를 관통하는 광경로가 형성되고, 광은 상기 광경로를 통하여 상기 광소자에 입출력되고,
    상기 패키지는 상기 광 경로를 통하여 입출력되는 광을 집광, 분산 및 시준 중 어느 하나 이상을 수행하는 광학계를 더 포함하되,
    상기 광학계는, 상기 광학계를 거친 광이 상기 광 경로를 거쳐 상기 광소자로 입력되거나, 상기 광 경로를 거친 광이 상기 광학계를 거쳐 외부로 출력되도록 위치하며,
    상기 광학계는 상기 광소자와 적어도 상기 패키지의 두께 이상 이격되며, 상기 광학계는 적어도 상기 몰드를 관통하는 상기 광경로의 길이 이상 상기 광소자와 이격되고, 상기 칩 및 재배선 층은 상기 광 경로를 피하도록 배치된 패키지.
  26. 제25항에 있어서,
    상기 광경로는,
    상기 몰드가 천공된 홀인 패키지.
  27. 제25항에 있어서,
    상기 광경로는,
    광을 통과시키는 광경로 부재에 의하여 형성되는 패키지.
  28. 제25항에 있어서,
    상기 반도체 패키지는,
    상기 재배선층과 전기적으로 연결된 외부 접속 단자를 더 포함하는 패키지.
  29. 제25항에 있어서,
    상기 재배선층은,
    전도성 패턴과 상기 전도성 패턴을 절연하는 절연층을 포함하고,
    상기 전도성 패턴은 상기 광경로를 우회하여 형성된 패키지.
  30. 제25항에 있어서,
    상기 광소자는,
    상기 광경로와 마주하는 제1 면에 형성되고,
    상기 재배선층과 연결된 제1 면 접속 단자를 포함하는 패키지.
  31. 제30항에 있어서,
    상기 광소자는
    상기 제1 면의 반대면에 형성된 제2 면 접속단자를 더 포함하며,
    상기 제2 면 접속단자는 와이어 본딩, 서브마운트 부재(submount member)를 통해 상기 재배선층과 연결된 패키지.
  32. 제25항에 있어서,
    상기 몰드는
    모니터 광소자 및 상기 모니터 광소자의 입출력 광경로를 형성하는 모니터 광소자 광경로 형성부재를 더 봉지하는 패키지.
  33. 제25항에 있어서,
    상기 패키지는,
    상기 몰드의 제1 면과 상기 제1 면의 반대면인 제2 면을 전기적으로 연결하는 관통 비아를 더 포함하는 패키지.
  34. 제33항에 있어서,
    상기 패키지는,
    상기 관통 비아와 전기적으로 연결된 광소자 및 반도체 칩 중 어느 하나 이상을 더 포함하는 패키지.
  35. 제25항에 있어서,
    상기 패키지는 복수의 광소자들을 포함하는 패키지.
  36. 제35항에 있어서,
    상기 복수의 광소자들은
    각각 수광 소자 및 발광 소자 중 어느 하나를 포함하며,
    상기 광경로는
    상기 수광 소자 및 발광 소자 중 어느 하나 이상이 수광하는 광경로 및 발광하는 광 경로에 상응하도록 형성된 패키지.
  37. 제25항에 있어서,
    상기 패키지는,
    광을 집광, 분산 및 시준(collimate) 중 어느 하나 이상을 수행하는 광학계를 더 포함하는 패키지.
  38. 제25항에 있어서,
    상기 패키지는,
    상기 몰드 외부에 노출되고, 상기 재배선층에 전기적으로 연결된 제2 반도체 칩을 더 포함하는 패키지.
  39. 제25항에 있어서,
    상기 광소자는 수광 소자로,
    상기 수광 소자는 PD(photodiode), CIS(CMOS Image Sensor) 및 SPAD (Single Photon Avalanche Diode) 중 어느 하나인 패키지.
  40. 제25항에 있어서,
    상기 광소자는 발광 소자로,
    상기 발광 소자는 VCSEL 및 LED 중 어느 하나인 패키지.
KR1020200126900A 2020-09-29 2020-09-29 광소자 패키지 제조 방법 및 광소자 패키지 KR102498875B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200126900A KR102498875B1 (ko) 2020-09-29 2020-09-29 광소자 패키지 제조 방법 및 광소자 패키지
EP21875985.0A EP4224522A1 (en) 2020-09-29 2021-09-28 Optical device package preparation method and optical device package
PCT/KR2021/013183 WO2022071710A1 (ko) 2020-09-29 2021-09-28 광소자 패키지 제조 방법 및 광소자 패키지
CN202180080105.0A CN116569323A (zh) 2020-09-29 2021-09-28 光学器件封装件制备方法和光学器件封装件
US18/029,330 US20230369169A1 (en) 2020-09-29 2021-09-28 Optical device package preparation method and optical device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200126900A KR102498875B1 (ko) 2020-09-29 2020-09-29 광소자 패키지 제조 방법 및 광소자 패키지

Publications (2)

Publication Number Publication Date
KR20220044033A KR20220044033A (ko) 2022-04-06
KR102498875B1 true KR102498875B1 (ko) 2023-02-13

Family

ID=80950546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200126900A KR102498875B1 (ko) 2020-09-29 2020-09-29 광소자 패키지 제조 방법 및 광소자 패키지

Country Status (5)

Country Link
US (1) US20230369169A1 (ko)
EP (1) EP4224522A1 (ko)
KR (1) KR102498875B1 (ko)
CN (1) CN116569323A (ko)
WO (1) WO2022071710A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870810B1 (ko) * 2007-03-05 2008-11-27 주식회사 네패스 광검출용 반도체 패키지 및 그 제조 방법
KR20160058591A (ko) * 2014-11-17 2016-05-25 에스케이하이닉스 주식회사 광학적 연결 구조를 가지는 반도체 패키지
KR101964853B1 (ko) * 2015-11-11 2019-04-02 주식회사 지파랑 광 인터페이스를 가지는 반도체 칩 패키지
KR102040116B1 (ko) * 2017-12-28 2019-11-05 주식회사 지파랑 광 인터페이스를 가지는 반도체 칩 패키지
KR102151160B1 (ko) * 2018-01-09 2020-09-02 주식회사 네패스 광 모듈

Also Published As

Publication number Publication date
CN116569323A (zh) 2023-08-08
WO2022071710A1 (ko) 2022-04-07
KR20220044033A (ko) 2022-04-06
US20230369169A1 (en) 2023-11-16
EP4224522A1 (en) 2023-08-09

Similar Documents

Publication Publication Date Title
US10749067B2 (en) Optical sensor package including a cavity formed in an image sensor die
US9496247B2 (en) Integrated camera module and method of making same
CN104864893B (zh) 光传感器及其形成方法
US9684074B2 (en) Optical sensor arrangement and method of producing an optical sensor arrangement
US10038108B2 (en) Glue bleeding prevention cap for optical sensor packages
US6816523B1 (en) VCSEL package and fabrication method
US9716193B2 (en) Integrated optical sensor module
JP2005094009A (ja) 光受信機パッケージ
TW201719940A (zh) 晶圓級封裝模組的製作方法
KR102498875B1 (ko) 광소자 패키지 제조 방법 및 광소자 패키지
US20230268331A1 (en) Semiconductor package and method of manufacturing semiconductor package
US20240145615A1 (en) Sensor device
WO2022100443A1 (zh) 光学感测封装体
KR102515244B1 (ko) 광 센서 패키지 제조 방법 및 광 센서 패키지
CN115000104A (zh) 可透光的芯片封装结构及制作方法
TWI797930B (zh) 光電封裝結構
JP4801339B2 (ja) 光通信モジュール
KR20230122573A (ko) 센서 및 이를 이용한 ToF 카메라
JP2015053321A (ja) 光センサーパッケージ装置
CN116773476A (zh) 气体传感器
KR20210072722A (ko) 전자 장치 및 전자 장치 제조 방법
TW202130076A (zh) 光電感測封裝結構
KR101218814B1 (ko) 반도체 패키지
KR20240048974A (ko) 반도체 패키징을 이용한 광소자 패키지
CN118231485A (zh) 光电转换元件和气体传感器

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant