KR100870810B1 - 광검출용 반도체 패키지 및 그 제조 방법 - Google Patents

광검출용 반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100870810B1
KR100870810B1 KR1020070021314A KR20070021314A KR100870810B1 KR 100870810 B1 KR100870810 B1 KR 100870810B1 KR 1020070021314 A KR1020070021314 A KR 1020070021314A KR 20070021314 A KR20070021314 A KR 20070021314A KR 100870810 B1 KR100870810 B1 KR 100870810B1
Authority
KR
South Korea
Prior art keywords
substrate
light
conductive
forming
conductive layer
Prior art date
Application number
KR1020070021314A
Other languages
English (en)
Other versions
KR20080081408A (ko
Inventor
김병성
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Priority to KR1020070021314A priority Critical patent/KR100870810B1/ko
Publication of KR20080081408A publication Critical patent/KR20080081408A/ko
Application granted granted Critical
Publication of KR100870810B1 publication Critical patent/KR100870810B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명은 국부적으로 가시광이 투과될 수 있는 광투과부가 형성된 제1기판과, 상기 제1기판 표면에 형성되며 외부로부터 전달되는 광신호를 수신하는 제1도전부와 수신된 광신호를 외부에 전달하는 제2도전부를 포함하는 도전층 및 상기 도전층을 보호하는 절연층을 포함하는 광검출용 반도체 패키지를 제공한다. 상기 제1기판의 광투과부를 통해 전달되는 광을 수신하여 전기적으로 변환시키는 광검출부가 구비되어 있는 제2기판이 상기 제1기판의 제1도전부를 통하여 전기적으로 연결된다. 상기 제2도전부를 통하여 전기적으로 연결되도록 하나 이상의 제1기판을 외부 회로 기판인 제3기판에 실장할 수 있다. 본 발명에 따르면, 광 검출용 반도체 패키지에 있어서 광투과부가 기 형성되어 있거나 광투과부를 후속적으로 형성하는 기판 상에 금속 배선 형성, 솔더 조인트 형성 등의 공정을 진행함으로써, 투명성 재질의 패키지 기판 사용시 발생되는 오염 등의 결함을 원천적으로 제거한다.
광검출용 반도체, 투명 기판, 오염, 광투과창, 솔더 범프

Description

광검출용 반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE FOR OPTICAL DETECTION AND FABRICATION METHOD THEREOF}
도 1은 기존의 광검출용 반도체 패키지를 도시한 단면도.
도 2는 본 발명에 따른 광검출용 반도체 패키지를 도시한 단면도.
도 3 내지 13은 본 발명에 따른 광검출용 반도체 패키지 제조 공정을 도시한 단면도.
도 14는 외부 회로 기판에 복수의 광검출용 반도체 패키지가 실장된 모습을 보인 단면도.
*** 도면의 주요 부분에 대한 부호의 설명 ***
400:제2기판 430:광검출부
500:제1기판 510:절연층
515:도전층 520:솔더 범프
580:접착 필름 600:투명창
700:제3기판
본 발명은 광검출용 반도체 패키지 및 그 제조 방법에 관한 것으로, 패키지 기판의 재질 및 구조를 변화시켜 결함 발생을 억제시킨 새로운 광검출용 반도체 패키지 및 그 제조 방법을 제안한다.
반도체는 논리 회로나 메모리 소자 이외에도 습도, 온도, 빛 등을 감지하여 전기적인 신호로 변환하는 각종 응용 제품에 활용될 수 있다. 특히 휴대용 카메라, 전자 장치 내의 광신호 전달, 각종 통신기기 등에 있어서 빛의 감지가 가능한 반도체 소자 내지 장치가 사용되고 있다. 최근에는, CPU의 구동 주파수의 고속화(예를 들면, 10 GHz 이상)에 수반하여, 시스템 장치 내 및 장치 간의 신호를 광으로 전송하는 광 인터커넥션 기술이 주목되고 있으며, 이 광 인터커넥션 기술에는 반도체 광검출 소자 및 반도체 발광 소자라고 하는 광반도체 소자가 이용된다.
광검출용 반도체의 경우 필수적으로 외부의 빛을 수용할 수 있는 수광부가 마련되어야 하며, 이 수광부로는 가시광 등의 빛이 투과할 수 있는 투명 재질의 기판이 사용되었다.
도 1은 기존의 광검출용 반도체 장치 내지 반도체 패키지의 단면 구조를 예시적으로 도시한 것이다. 패키지용 기판(300)에 솔더 범프(220)를 매개로 광검출부(100)를 포함하는 반도체 장치가 전기적으로 실장되어 있다.
이 광검출용 반도체 장치는 투명한 재료로 이루어진 기판(200)을 통해 투과된 소정 범위의 파장의 빛이 광검출부(100)에 전달되며, 여기서 광신호가 광전자로 변환하여 솔더 범프(120)를 매개로 하여 절연층(215)에 의해 보호되는 도전층(210) 으로 전달되고, 최종적으로는 외부 기판(300)으로 전달된다.
그런데 투명한 재료로 이루어진 기판을 포함하는 광검출용 반도체 장치는 외부 기판에 실장하기 위하여 투명 재료의 기판 표면에 필수적으로 금속 배선, 절연층 형성, 솔더 범프 형성 등의 공정이 필요하다. 이러한 공정 진행 중에 투명한 기판 표면이 외부 환경에 의하여 (공정 진행이나 이동 과정에서) 원치 않는 입자가 흡착되거나 스크래치 등의 결함이 발생될 수 있다.
이러한 표면 결함은 곧바로 광검출용 반도체의 광검출 능력의 저하로 이어지며 그 결과 제품의 신뢰성이 크게 떨어진다. 따라서, 제조 공정 중에 기판 표면의 결함이 발생되지 않도록 반복적으로 모니터링을 하여야 하며 이는 공정의 지연으로 이어져 생산성이 저하되는 문제가 있다. 또한, 투명성 기판 표면에 발생하는 결함을 제거하기 위하여 세정 공정 등의 별도의 과정을 수행하여야 하므로 제조 비용이 상승하는 문제가 있다.
각종 통신기기나 디스플레이 등 다양한 전자 제품 및 기계 제품에 광검출용 반도체의 수요가 크게 증대하고 있으나, 제조 과정에서 피할 수 없는 오염 문제는 반드시 해결하여야 할 과제로 남아있다.
따라서, 본 발명의 목적은 광검출용 반도체 내지 광검출용 반도체 패키지에 있어서 가시광 투과성 재료의 공정 중의 오염에 따른 문제점을 해결하는데 있다.
또한, 본 발명의 다른 목적은 제조 효율이 우수하며, 대량 생산에 유리한 광검출용 반도체 패키지 및 그 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명은 국부적으로 가시광이 투과될 수 있는 광투과부가 형성된 제1기판과, 상기 제1기판 표면에 형성되며, 외부로부터 전달되는 광신호를 수신하는 제1도전부와 수신된 광신호를 외부에 전달하는 제2도전부를 포함하는 도전층 및 상기 도전층을 보호하는 절연층을 포함하는 광검출용 반도체 패키지를 제공한다.
상기 제1기판은 Si 또는 SiN 재질의 반도체 웨이퍼 또는 PCB 기판 등을 사용할 수 있다. 상기 제1기판의 일면에는 상기 광투과부를 커버하도록 접합되는 투명창을 더 포함할 수 있으며, 투명창의 표면에는 적외선 필터가 코팅될 수 있다.
본 발명에 따른 광검출용 반도체 패키지는 상기 제1기판의 제1도전부를 통하여 전기적으로 연결되며, 상기 제1기판의 광투과부를 통해 전달되는 광을 수신하여 전기적으로 변환시키는 광검출부가 구비되어 있는 제2기판을 포함한다.
또한, 본 발명에 따른 광검출용 반도체 패키지는 상기 제1기판의 제2도전부를 통하여 전기적으로 연결되도록 하나 이상의 제1기판을 외부 회로 기판인 제3기판에 실장할 수 있다.
본 발명은 또한, 제1기판을 준비하고, 상기 제1기판 표면에 외부로부터 전달되는 광신호를 수신하는 제1도전부와 수신된 광신호를 외부에 전달하는 제2도전부를 포함하는 도전층을 형성하고, 상기 도전층을 보호하는 절연층을 형성하고, 상기 제2도전부에 솔더 범프를 형성하고, 상기 제1기판에 국부적으로 가시광이 투과될 수 있는 광투과부를 형성하는 단계를 포함하는 광검출용 반도체 패키지 제조 방법 을 제공한다.
본 발명에 따르면, 광 검출용 반도체 패키지에 있어서, 실리콘 웨이퍼 또는 외부 회로 기판과 열팽창 계수가 비슷한 PCB 기판 등의 기판 상에 금속 배선 형성, 솔더 조인트 형성 등의 공정을 진행함으로써, 투명성 재질의 기판 사용시 발생되는 오염, 예를 들어 외부로부터 전달되는 원치 않는 입자의 흡착, 투명 재질 기판 표면의 스크래치 등 공정상에서 발생할 수 있는 결함들을 원천적으로 제거하여 제품 신뢰성을 크게 증진시키며, 결함 발생이 최소화되므로 제조 효율을 증대시킬 수 있다.
상기 기판에는 광의 투과를 위한 광투과창을 형성하며, 광투과창의 보호를 위하여 사후적으로 가시광 투과성 투명창을 접착 필름 등을 사용하여 기판에 접합할 수 있다.
도 2를 참조하면, 본 발명에 따른 광검출용 반도체 패키지의 단면을 도시하였다.
광검출부를 포함하는 광소자를 실장하기 위하여 제1기판(500)을 광검출용 반도체 패키지의 기본 기판으로 사용한다. 제1기판으로는 일반적으로 많이 사용되고 있는 실리콘 계열의 웨이퍼, 예를 들어 Si 또는 SiN 재질의 반도체 웨이퍼를 사용할 수 있다. 또한 PCB 기판을 사용할 수도 있는데, 이 경우 반도체 패키지가 실장되는 외부 회로 기판과 열팽창계수 차이가 적은 것이 바람직하다. 또한, 제1기판으로 두께가 매우 얇은 유연성(flexible) 박막을 사용할 수도 있다. 이 경우 제조 공정에서 물리적인 지지력을 확보하기 위해 임시적으로 보강판을 제1기판의 후면에 부착한 채로 공정을 진행하고 사후적으로 보강판을 제거할 수도 있을 것이다.
제1기판은 가시광에 대해 불투과성 또는 투과성 재질로서 국부적으로 광투과부(550)가 형성되어 있어 외부의 광이 패키지 내부의 광검출부(430)에 전달된다. 광투과부(550)의 크기 및 개수는 광소자 내의 광검출부의 크기나 수에 따라 결정될 수 있다. 광투과부(550)는 후술하는 바와 같이 제1기판 자체를 국부적으로 식각하거나 기계적인 방법으로 관통시켜 형성할 수 있다.
상기 제1기판(500) 표면에는 외부로부터 전달되는 광신호를 수신하는 제1도전부와 수신된 광신호를 외부에 전달하는 제2도전부를 포함하는 도전층(510)이 형성되어 있으며, 이 도전층은 상면에 형성되는 절연층(515)에 의하여 보호된다. 상기 도전층(510)은 제1기판(500) 내부에 형성된 금속 배선(미도시)과 전기적으로 연결되는 재배치 도전층일 수 있다. 한편, 도전층(510)의 제1도전부와 제2도전부는 별개의 금속 배선으로 분리되어 있을 수도 있고 하나의 일체화된 금속 배선일 수도 있으며, 광검출용 반도체의 실장 형태나 패키지 구조에 따라 다양하게 변화될 수 있을 것이다.
상기 제1기판(500)의 일면에는 상기 광투과부(550)를 커버하여 보호하도록 투명창(600)이 포함되는 것이 바람직하다. 상기 투명창은 예를 들어 유리 기판 등을 사용할 수 있으며, 접착 필름(580)의 접합 부재를 이용하여 제1기판에 부분적으로 접합될 수 있다. 투명창(600)의 크기는 광투과부(550) 보다 큰 것이 바람직하며, 두께는 물리적인 강도가 허용되는 범위에서 가능한 얇은 것이 바람직하다.
상기 투명창(600)의 표면에는 적외선 차단필터(IR filter)(미도시)가 코팅될 수 있다. 적외선 필터는 광검출용 반도체의 신호 처리 과정에서 불필요한 노이즈를 제거할 수 있으며, 미리 투명창의 표면에 적외선 필터를 코팅한 후 제1기판에 투명창을 접합하는 방식이 공정 진행상 바람직할 것이다.
상기 제1기판(500)의 다른 일면에는 도전층(510)의 제1도전부를 통하여 전기적으로 연결되며, 상기 제1기판의 광투과부(550)를 통해 전달되는 광을 수신하여 전기적으로 변환시키는 광검출부(430)가 구비되어 있는 제2기판(400)이 포함되어 있다. 제2기판의 도전층(410a, 410b)은 솔더 범프(420a, 420b)를 통해 제1기판의 도전층(510)과 전기적으로 연결되는 것이 패키지 면적 감소 및 고속 동작 측면에서 바람직하다.
또한, 본 발명에 따른 광검출용 반도체 패키지는 하나 이상이 외부 회로 기판에 전기적으로 연결되어 실장될 수 있다. 이를 위하여 제1기판의 도전층(510)의 제2도전부를 통하여 전기적으로 연결되는 제3기판을 더 포함할 수 있으며, 이에 대해서는 후술한다.
본 발명에 따른 광검출용 반도체 패키지는 적외선 차단 필터(IR filter)가 도포되거나 도포되지 않은 투명창을 투과하고 광투과부를 지나 전달되는 소정 범위의 파장의 빛이 광검출부에 도달하며, 전달된 빛이 광검출부에서 광신호에서 전기적 신호로 변환되고, 변환된 신호를 제1기판을 통해 외부 회로 기판으로 전달할 수 있다. 기본 기판으로 사용되는 Si, SiN 등의 웨이퍼 또는 PCB 기판 위에 재배치 도전층 등의 금속 배선을 형성하고, 절연층을 도포하며, 전기 도금, 스크린 프린팅, 볼 어태치(Ball attach) 등의 방법으로 솔더 범프를 형성하는 공정을 수행하더라도 별도로 (후속적으로) 형성되는 광투과부가 존재하므로 광신호의 검출에 아무런 문제가 없으며, 보다 안정적인 광검출 소자의 동작이 가능하다.
이러한 본 발명의 광검출용 반도체 패키지의 제조 방법을 도 3 내지 13을 참고하여 예시적으로 설명한다. 도 3 내지 13에는 바람직한 실시예에 따른 광검출용 반도체 패키지 제조 방법을 단계적으로 도시하였다.
먼저, 도 3에 도시한 바와 같이 제1기판(500)을 준비한다. 상기 제1기판 표면에 외부로부터 전달되는 광신호를 수신하는 제1도전부와 수신된 광신호를 외부에 전달하는 제2도전부를 포함하는 도전층(510)을 형성하고(도 4), 상기 도전층을 보호하는 절연층(515)을 형성한다(도 5). 상기 도전층(510)은 제1기판(500)에 기 형성된 내부 금속 배선(미도시)과 전기적으로 연결되는 재배치 도전층일 수 있다.
다음으로, 상기 도전층에 솔더 범프(520)를 형성한다(도 6). 제1기판에 형성되는 상기 솔더 범프(520)는 후속적으로 결합되는 광검출부를 포함하는 제2기판과의 전기적 결합을 고려하여 제2기판에 형성되는 솔더 범프(420a, 420b) 보다 크게 형성되는 것이 바람직하다.
제1기판에 필요한 전기적 요소들이 모두 형성된 다음에는 제1기판에 국부적으로 가시광이 투과될 수 있는 광투과부(550)를 형성한다(도 7). 본 발명에 있어서 제1기판에 형성되는 광투과부는 제1기판에 전기적 요소들을 형성하기 이전에 미리 형성될 수도 있다. 즉 광투과부가 이미 형성되는 있는 제1기판을 준비한 후 후속적으로 제1기판에 전기적 요소들을 형성할 수도 있을 것이다.
상기 광투과부(550)는 그 크기에 따라 형성 방법을 달리할 수 있는데, 제1기 판이 과도하게 두껍지 않고 광투과부 크기가 상대적으로 작다면 화학적 식각 등의 방법에 의하여 형성할 수도 있으며, 이와 달리 제1기판의 두께가 과도하거나 광투과부 면적이 큰 것이 요구되면 물리적 내지 기계적인 방법으로 제1기판을 관통시켜 형성할 수도 있을 것이다.
다음으로, 제1기판에 관련된 공정과 병행하여 혹은 단계적으로 제2기판을 준비한다. 제2기판(400)에는 광신호를 전달받아 전기적 신호로 변환하는 광검출부(430)가 미리 형성된다.
제2기판(400) 표면에는 제1기판으로 전기적 신호를 전달하기 위한 하나 이상의 금속 배선을 포함하는 도전층(410a, 410b)이 형성되며(도 8), 도시되지는 않았으나 도전층 상면에 형성된 절연층 등의 보호막이 더 형성될 수 있다. 상기 도전층(410a, 410b)에는 제1기판과의 전기적인 연결을 위한 솔더 범프(420a, 420b)가 형성된다(도 9).
제1기판과 제2기판에 필요한 각종 전기 부품들이 형성된 후에는 두 기판을 솔더 범프(420a, 420b)를 매개로 접합한다(도 10). 본 실시예에서는 상기 솔더 범프(420a, 420b)를 제2기판에 형성하였으나, 이와 달리 제1기판에 형성하는 것도 무방하다. 제2기판(400)의 광검출부(430)와 제1기판(500)의 광투과부(550)는 수직적으로 동일 위치에 배치되어 외부의 광신호가 광투과부를 통해 광검출부에 손실없이 전달되도록 한다.
다음으로, 제2기판이 접합된 면의 반대되는 제1기판(500)의 배면에 상기 광투과부를 커버하도록 투명창(600)을 접합하기 위한 접합 부재로서 접착 필름(580) 을 도포한다(도 11). 이 접착 필름은 광투과부(550) 외곽의 제1기판 표면에만 국부적으로 형성한다. 다음으로, 접착 필름(580)을 매개로 투명창을 제1기판 표면에 접합시킨다(도 12).
완성된 광검출용 반도체 패키지는 실제 제품에 적용하기 위하여 다양한 형태의 외부 회로 기판에 실장할 수 있을 것이다. 도 13은 제1기판의 도전층의 제2도전부를 통하여 외부 회로 기판인 제3기판(700)에 전기적으로 연결되도록 제1기판을 솔더 범프(520)를 매개로 제3기판에 실장하는 단계를 도시한다.
경우에 따라서는 도 14에 도시한 바와 같이 복수의 광검출용 반도체 패키지가 하나의 외부 회로 기판에 실장될 수 있을 것이다.
이와 같은 제조 방법은 일반적인 패키지 공정에 큰 변형 없이 수행할 수 있으며, 광투과부의 오염 등의 문제가 원천적으로 해결되므로 공정의 지체없이 대량의 제품을 생산하는데 매우 적합할 것이다.
이상에서는 본 발명의 바람직한 실시예를 예시적으로 설명하였으나, 본 발명의 범위는 이와 같은 특정 실시예에만 한정되는 것은 아니므로, 본 발명은 본 발명의 사상 및 특허청구범위에 기재된 범주 내에서 다양한 형태로 수정, 변경, 또는 개선될 수 있을 것이다.
본 발명에 따르면, 광 검출용 반도체 패키지에 있어서 실리콘 웨이퍼 또는 외부 회로 기판과 열팽창 계수가 비슷한 PCB 기판 등의 기판 상에 금속 배선 형성, 솔더 조인트 형성 등의 공정을 진행함으로써, 투명성 재질의 패키지 기판 사용시 발생되는 오염 등의 결함을 원천적으로 제거한다. 따라서, 제품 신뢰성을 크게 증진시키며, 결함 발생이 최소화되므로 제조 효율을 증대시킬 수 있다.

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. Si 또는 SiN 재질의 제1기판을 준비하고,
    상기 제1기판 표면에 외부로부터 전달되는 광신호를 수신하는 제1도전부와 수신된 광신호를 외부에 전달하는 제2도전부를 포함하는 도전층을 형성하고,
    상기 도전층을 보호하는 절연층을 형성하고,
    상기 제2도전부에 솔더 범프를 형성하고,
    상기 제1기판에 국부적으로 가시광이 투과될 수 있는 광투과부를 형성하는 단계를 포함하는
    광검출용 반도체 패키지 제조 방법.
  9. 제8항에 있어서, 상기 제1기판의 일면에 상기 광투과부를 커버하도록 투명창을 접합하는 단계를 더 포함하는 광검출용 반도체 패키지 제조 방법.
  10. 제8항에 있어서, 상기 제1기판의 광투과부를 통해 전달되는 광을 수신하여 전기적으로 변환시키는 광검출부가 구비되어 있는 제2기판을 준비하고,
    상기 제2기판을 상기 제1도전부를 통하여 제1기판에 전기적으로 연결하는 단계를 포함하는 광검출용 반도체 패키지 제조 방법.
  11. 제10항에 있어서, 상기 제2도전부를 통하여 전기적으로 연결되도록 제1기판을 제3기판에 실장하는 단계를 더 포함하는 광검출용 반도체 패키지 제조 방법.
  12. 삭제
  13. 국부적으로 가시광이 투과될 수 있는 광투과부가 형성되어 있는 Si 또는 SiN 재질의 제1기판을 준비하고,
    상기 제1기판 표면에 외부로부터 전달되는 광신호를 수신하는 제1도전부와 수신된 광신호를 외부에 전달하는 제2도전부를 포함하는 도전층을 형성하고,
    상기 도전층을 보호하는 절연층을 형성하고,
    상기 제2도전부에 솔더 범프를 형성하는 단계를 포함하는
    광검출용 반도체 패키지 제조 방법.
KR1020070021314A 2007-03-05 2007-03-05 광검출용 반도체 패키지 및 그 제조 방법 KR100870810B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070021314A KR100870810B1 (ko) 2007-03-05 2007-03-05 광검출용 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070021314A KR100870810B1 (ko) 2007-03-05 2007-03-05 광검출용 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080081408A KR20080081408A (ko) 2008-09-10
KR100870810B1 true KR100870810B1 (ko) 2008-11-27

Family

ID=40021097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070021314A KR100870810B1 (ko) 2007-03-05 2007-03-05 광검출용 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100870810B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8593826B2 (en) 2009-09-18 2013-11-26 Samsung Electronics Co., Ltd. Memory module, memory system having the memory module, and method for manufacturing the memory module

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043351B1 (ko) * 2010-02-16 2011-06-21 주식회사 엑스엘티 Pcr 소켓 및 pcr 소켓의 표면처리 기법
WO2019058429A1 (ja) * 2017-09-19 2019-03-28 日立化成株式会社 半導体装置製造用接着フィルム及びその製造方法
KR102498875B1 (ko) * 2020-09-29 2023-02-13 주식회사 라이팩 광소자 패키지 제조 방법 및 광소자 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040063029A (ko) * 2003-01-04 2004-07-12 김종배 이미지 센서 및 그 제조방법
KR20060075794A (ko) * 2004-12-29 2006-07-04 마이크로스케일 주식회사 플립 칩 기법을 이용한 이미지 센서 패키지 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040063029A (ko) * 2003-01-04 2004-07-12 김종배 이미지 센서 및 그 제조방법
KR20060075794A (ko) * 2004-12-29 2006-07-04 마이크로스케일 주식회사 플립 칩 기법을 이용한 이미지 센서 패키지 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8593826B2 (en) 2009-09-18 2013-11-26 Samsung Electronics Co., Ltd. Memory module, memory system having the memory module, and method for manufacturing the memory module

Also Published As

Publication number Publication date
KR20080081408A (ko) 2008-09-10

Similar Documents

Publication Publication Date Title
US7423335B2 (en) Sensor module package structure and method of the same
US5952712A (en) Packaged semiconductor device and method of manufacturing the same
US6559539B2 (en) Stacked package structure of image sensor
US20080191335A1 (en) Cmos image sensor chip scale package with die receiving opening and method of the same
US6917090B2 (en) Chip scale image sensor package
US20090008729A1 (en) Image sensor package utilizing a removable protection film and method of making the same
CN101110438A (zh) 应用于晶片级封装的影像传感器结构及其制造方法
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
JP2008235869A (ja) イメージセンサモジュール構造および半導体デバイスパッケージの形成方法
JP2008228308A (ja) ビルドインパッケージキャビティを有するイメージセンサモジュールおよびその方法
JP2009010352A (ja) ダイ収容スルーホールを備えたcmos撮像素子チップスケールパッケージおよびその方法
JP2008092417A (ja) 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール
CN103137632A (zh) 用于cmos图像传感器的内插板封装及其制造方法
KR20080053240A (ko) 이미지 센서 패키지 및 그의 제조 방법
US20110180891A1 (en) Conductor package structure and method of the same
TWI495080B (zh) 具有無黏性封裝件固接之積體電路封裝件內封裝件系統及其形成方法
KR20140028700A (ko) 반도체 패키지
KR100870810B1 (ko) 광검출용 반도체 패키지 및 그 제조 방법
US6759753B2 (en) Multi-chip package
US7249896B2 (en) Array optical sub-assembly
KR20050027680A (ko) 커넥터와 그를 이용한 이미지 센서 모듈
US7335870B1 (en) Method for image sensor protection
JP2010021219A (ja) パッケージングデバイス装置およびパッケージ用ベース部材
TW201320314A (zh) 一種具有雙層基板之影像感測器封裝結構及方法
US7781854B2 (en) Image sensor chip package structure and method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 11