KR20060075794A - 플립 칩 기법을 이용한 이미지 센서 패키지 및 그 제조 방법 - Google Patents

플립 칩 기법을 이용한 이미지 센서 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20060075794A
KR20060075794A KR1020040114694A KR20040114694A KR20060075794A KR 20060075794 A KR20060075794 A KR 20060075794A KR 1020040114694 A KR1020040114694 A KR 1020040114694A KR 20040114694 A KR20040114694 A KR 20040114694A KR 20060075794 A KR20060075794 A KR 20060075794A
Authority
KR
South Korea
Prior art keywords
layer
image sensor
bump
structure layer
dam
Prior art date
Application number
KR1020040114694A
Other languages
English (en)
Other versions
KR100693207B1 (ko
Inventor
최성창
Original Assignee
마이크로스케일 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로스케일 주식회사 filed Critical 마이크로스케일 주식회사
Priority to KR1020040114694A priority Critical patent/KR100693207B1/ko
Publication of KR20060075794A publication Critical patent/KR20060075794A/ko
Application granted granted Critical
Publication of KR100693207B1 publication Critical patent/KR100693207B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 플립 칩 기술을 이용하여 이미지 센서를 패키징할 때 언더필이 이미지 센서 픽셀 영역으로 침투(오우버 언더필)하는 것을 방지할 수 있도록 한다는 것으로, 이를 위하여 본 발명은, 이미지 센서의 패키징을 위해 상대적으로 작은 사이즈의 솔더볼을 이용하여 플립 칩을 조립, 즉 인쇄회로기판에 반도체 칩을 조립한 후에 언더필을 실시하는 종래 방식과는 달리, 웨이퍼의 칩 패드와 기판의 입출력 패드간을 전기적으로 연결시키는 범프 구조층과 이미지 센서 픽셀 영역 사이의 소정 위치에 언더필의 침투를 차단하기 위한 댐 구조층을 형성하고, 이와 같이 생성된 댐 구조층이 언더필이 이미지 센서 픽셀 영역으로 침투하는 효과적으로 차단함으로써, 이미지 센서용 반도체 소자의 제품 신뢰도를 증진시킬 수 있을 뿐만 아니라 이미지 센서를 패키징할 때 오우버 언더필에 기인하여 반도체 소자의 생산 수율이 저하되는 것을 효과적으로 방지할 수 있는 것이다.

Description

플립 칩 기법을 이용한 이미지 센서 패키지 및 그 제조 방법{IMAGE SENSOR PACKAGE BY USING FLIP CHIP TECHNIQUE AND FABRICATION METHOD THEREOF}
도 1은 본 발명의 바람직한 실시 예에 따른 플립 칩 기법을 이용한 이미지 센서 패키지의 구조도로서, 1a는 이미지 센서 패키지의 단면도, 1b는 댐 패드와 입출력 패드가 형성된 기판의 평면도이고, 1c는 댐 구조층과 범프 구조층이 형성된 웨이퍼 칩의 평면도,
도 2a 내지 2k는 본 발명의 일 실시 예에 따라 플립 칩 기법을 이용하여 이미지 센서 패키지를 제작하는 과정을 도시한 공정 순서도,
도 3a 내지 3k는 본 발명의 다른 실시 예에 따라 플립 칩 기법을 이용하여 이미지 센서 패키지를 제작하는 과정을 도시한 공정 순서도.
<도면의 주요부분에 대한 부호의 설명>
202 : 웨이퍼 칩 204 : 이미지 센서 픽셀 영역
210 : UBM 구조층 210a : 금속 접착층
210b : 금속 시드층 214a : 금속 범프층
214b : 솔더층 216 : 댐 구조층
218 : 범프 구조층 222 : 기판 개구부
224 : 입출력 패드 226 : 댐 패드
228 : 솔더 마스크 230 : 기판
234 : 외부 입출력 단자
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 플립 칩 본딩 기법을 이용하여 이미지 센서를 패키징하는데 적합한 이미지 센서 패키지 및 그 제조 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 패키지는 반도체 칩을 외부 환경으로부터 보호해 주는 기능과 반도체 칩이 인쇄회로기판과 전기적으로 원만하게 연결되도록 해 주는 기능을 제공하는데, 와이어 본딩을 이용하는 전통적인 방법에 더하여, 반도체 소자의 저가격화, 소형화, 고성능화, 고신뢰성의 확보 등이 절실하게 요구되고 있는 현재의 추세에 따라, 플립 칩(flip chip), CSP(chip scale package), BGA(ball grid array) 등과 같은 면 배열(area array) 접속 기술을 이용한 진보된 형태의 반도체 패키지가 주류를 형성하고 있다.
여기에서, 본 발명은 플립 칩 접속 기술을 이용한 반도체 패키지의 기술 개선에 관련되는데, 플립 칩 제조 기술은, 예를 들면 플라스틱 재질 등의 인쇄회로기판에서 인쇄회로가 있는 면과 반도체 칩에서 미세 회로가 형성되어 있는 면을 서로 마주하도록 부착하는 기술로서, 이러한 플립 칩 접속 기술은 와이어 본딩 기법에 비해 많은 장점, 예컨대 전기적 성능(즉, 대전류 전송, 고주파 대응, S/N비 향상 등), 경박단소화(즉, 칩 크기와 거의 대등한 패키지 실현), 열 방출 효과 극대화(히트 싱크 부착시) 등의 장점 뿐만 아니라 고속 I/O ASIC, CPU 등 다핀 제품에 적용할 경우 가격이 저렴해지는 등의 장점을 갖기 때문에 그 사용이 광범위하게 확대되고 있으며, 이러한 플립 칩 패키지 방법은 이미지 센서의 패키지 방법에도 점진적으로 도입되고 있다.
한편, 플립 칩 기술에서 가장 큰 관심은 반도체 칩과 인쇄회로기판 사이의 솔더 접합부의 열 기계적 피로 수명인데, 반도체 칩의 크기가 비약적으로 증가하고, 반도체 칩의 열팽창계수(2.5ppm/℃)와는 큰 차이를 보이는 유리기판(FR4)(열팽창계수 : 16ppm/℃) 재질의 인쇄회로기판 및 폴리이미드(열팽창계수 : 45ppm/℃) 재질의 인쇄회로기판이 사용되면서 솔더 접합부에서의 열 기계적 피로 수명은 매우 중요한 문제로 대두되었다.
상기한 솔더 접합부에서의 열 기계적 피로 수명을 해결하기 위해 출연된 것이 언더필 삽입 기술이다. 이러한 언더필 기술은 에폭시 수지 등과 같이 접착력이 우수한 고분자 재료에, 예컨대 SiO2 등의 입자를 충진시켜 솔더의 열팽창계수에 근접한 값을 갖도록 한 후, 반도체 칩과 인쇄회로기판 사이의 틈(갭)에 채워 넣는 기술이다. 이러한 언더필 기술을 플립 칩에 사용할 경우 솔더 접합부의 열 기계적 피로 수명이 대폭적(예컨대, 수십 배)으로 향상되는 것으로 소개되고 있다.
다른 한편, 이미지 센서의 패키징과 관련하여, 플립 칩 방법을 이용하기 위해서는 칩 패드 위에 범프를 형성시켜야 하는데, 여기에서 주로 사용되는 범프 형 성 방법으로는 솔더 범프 방식이 있다. 즉, 솔더 범프를 사용하는 방법은 이미지 센서의 셀이 있는 액티브 면의 입출력 패드에서 배선을 형성하여 소자의 뒷면에 새로운 입출력 패드를 만들고 여기에 비교적 크기가 큰 솔더볼(예컨대, 직경 300㎛ 이상)을 얹어 범프를 형성하는 방법이다.
그러나, 300㎛ 이상의 크기를 갖는 솔더볼을 이용하는 플립칩 패키징을 하는 상술한 종래 방법은 기존에 생산되어진 웨이퍼의 입출력 패드의 피치가 솔더볼의 직경보다 작기 때문에 재배선 작업을 해야만 하는 문제가 있으며, 이러한 재배선 작업을 위해 수 차례의 포토 공정, 스퍼터링 공정, 에칭 공정 등을 수행해야만 하므로, 제조 공정이 복잡해져 생산 수율이 떨어질 뿐만 아니라 그로 인해 반도체 소자의 패키징을 위한 제조 원가가 상승하게 되는 문제점을 갖는다.
한편, 반도체 소자의 생산 수율과 제조 원가에 지대한 영향을 미치는 재배선 작업 없이 웨이퍼 위에 바로 솔더 범프를 형성할 경우 제조 원가를 절감할 수 있는 효과를 기대할 수는 있으나, 이러한 방법의 경우 솔더 범프의 크기로 인해 신뢰성 확보가 어렵다는 문제가 있는데, 이러한 문제를 해결하기 위하여 통상적으로 작은 사이즈(예컨대, 200㎛ 이하)의 솔더볼을 이용하고 있다.
이때, 상대적으로 작은 사이즈의 솔더볼을 이용할 경우 큰 사이즈의 솔더볼을 이용하는 경우에 비해 신뢰성이 저하되는 문제가 수반될 수 있는데, 이러한 신뢰성 저하 문제를 해결하기 위하여 플립 칩을 조립한 후에 언더필을 실시하는 방법을 이용하고 있다.
그러나, 반도체 소자의 신뢰성 확보를 위해 언더필을 사용할 경우 언더필이 이미지 셀 영역으로 침투하게 되는 오우버 언더필이 발생할 수 있으며, 이러한 오우버 언더필로 인해 죽은 픽셀(dead pixel)이 발생하게 됨으로써, 플립 칩 패키징의 신뢰도 저하는 물론 반도체 소자의 생산 수율을 저하시키는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 플립 칩 기술을 이용하여 이미지 센서를 패키징할 때 언더필이 이미지 센서 픽셀 영역으로 침투(오우버 언더필)하는 것을 방지할 수 있는 이미지 센서 패키지 및 그 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 플립 칩 기술을 이용하여 이미지 센서를 패키징할 때 오우버 언더필에 기인하는 반도체 소자의 신뢰도 저하 및 생산 수율 저하를 억제할 수 있는 이미지 센서 패키지 및 그 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 일 관점에 따른 본 발명은, 이미지 센서용 반도체 소자가 기판 상에 전기적/물리적으로 접착된 패키지로서, 웨이퍼 칩 상의 소정 위치에 형성된 이미지 센서 픽셀 영역을 둘러싸는 형태로 일정 간격으로 이격되어 형성된 다수의 칩 패드와, 상기 각 칩 패드 상에 형성된 다수의 UBM 구조층과, 상기 각 UBM 구조층 상에 형성된 다수의 범프 구조층과, 상기 이미지 센서 픽셀 영역과 다수의 범프 구조층 사이에서 상기 이미지 센서 픽셀 영역을 둘러싸는 댐 형태로 형성된 댐 구조층과, 상기 각 범프 구조층에 각각 접착되는 구조의 다수의 입출력 패드와 상기 댐 구조층에 접착되는 구조의 댐 패드가 각각 형성된 기판과, 상기 범프 구조층과 댐 구조층의 사이 및 범프 구조층의 외곽 영역에 채워진 언더필을 포함하는 플립 칩 기법을 이용한 이미지 센서 패키지를 제공한다.
상기 목적을 달성하기 위한 다른 관점에 따른 본 발명은, 기판 상에 이미지 센서용 반도체 소자를 조립하여 패키징하는 방법으로서, 이미지 센서 픽셀 영역과 다수의 칩 패드가 형성된 웨이퍼 칩의 UBM 구조층을 형성하는 과정과, 상기 칩 패드 위에 있는 UBM 구조층의 상부와 상기 이미지 센서 픽셀 영역과 UBM 구조층 사이의 소정 위치에 범프 구조층과 댐 구조층을 형성하는 과정과, 상기 범프 구조층과 댐 구조층을 에칭 마스크로 하여 상기 UBM 구조층의 일부를 선택적으로 제거함으로써, 상기 이미지 센서 픽셀 영역의 상부를 노출시키는 과정과, 상기 댐 구조층과 이에 대응하는 상기 기판의 댐 패드 및 상기 범프 구조층과 이에 대응하는 상기 기판의 입출력 패드가 맞닿도록 정렬시켜 접착시키는 과정과, 상기 댐 구조층과 범프 구조층의 사이 및 상기 범프 구조층의 외곽 영역을 언더필하여 이미지 센서용 패키지를 완성하는 과정을 포함하는 플립 칩 기법을 이용한 이미지 센서 패키지 제조 방법을 제공한다.
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 고안의 바람직한 실시 예에 대하여 상세하게 설명한다.
본 발명의 핵심 기술요지는, 이미지 센서의 패키징을 위해 상대적으로 작은 사이즈(예컨대, 200㎛ 이하)의 솔더볼을 이용하여 플립 칩을 조립, 즉 인쇄회로기판에 반도체 칩을 조립한 후에 언더필을 실시하는 전술한 종래 방식과는 달리, 웨이퍼의 칩 패드와 기판의 입출력 패드간을 전기적으로 연결시키는 범프 구조층과 이미지 센서 픽셀 영역 사이의 소정 위치에 언더필의 침투를 차단하기 위한 댐 구조층을 형성하고, 이와 같이 생성된 댐 구조층이 언더필이 이미지 센서 픽셀 영역으로 침투하는 효과적으로 차단한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
도 1은 본 발명의 바람직한 실시 예에 따른 플립 칩 기법을 이용한 이미지 센서 패키지의 구조도로서, 1a는 이미지 센서 패키지의 단면도, 1b는 댐 패드와 입출력 패드가 형성된 기판의 평면도이고, 1c는 댐 구조층과 범프 구조층이 형성된 웨이퍼 칩의 평면도이다.
도 1a를 참조하면, 본 발명의 이미지 센서 패키지는 크게 구분해 볼 때, 웨이퍼 칩(202)이 기판(230) 상에 전기적/물리적으로 접착되는 구조를 갖는데, 기판(230)의 중심(즉, 웨이퍼 칩 상에 형성된 이미지 센서 픽셀 영역(204)이 위치적으로 접하는 부분)에 기판 개구부(222)가 형성되어 있으며, 또한 기판(230)의 일측 면에는 다수의 입출력 패드(224), 댐 패드(226), 솔더 마스크(228), 다수의 외부 입출력 단자(234) 등이 형성되어 있다.
보다 상세하게, 댐 패드(226)는, 일 예로서 도 1b에 도시된 바와 같이, 웨이퍼 칩(202) 상의 이미지 센서 픽셀 영역(204)에 대응하는 위치에 있는 대략 사각 형상의 기판 개구부(222)의 주변 둘레를 일정 간격만큼 이격되어 에워싸는 대략 사 각 형상의 댐 형태로 형성되는 것으로, 후술하는 웨이퍼 칩(202) 상에 형성되어 있는 댐 구조층(216)과 물리적으로 연결(접착)되고, 입출력 패드(224)들은 일정한(균일한) 간격으로 각각 이격되어 댐 패드(226) 주위를 둘러싸는 형태로 형성되는 것으로, 후술하는 웨이퍼 칩(202) 상에 형성된 범프 구조층(218)과 전기적/물리적으로 연결(접착)된다.
또한, 외부 입출력 단자(234)들은 도시 생략된 보드와의 전기적 접속을 위한 것으로 일정한 간격으로 각각 이격되어 입출력 패드(224)들의 외부 둘레를 에워싸는 형태로 형성되고, 솔더 마스크(228)는 기판 개구부(222), 댐 패드(226), 입출력 패드(224) 및 외부 입출력 단자(234) 영역 이외의 부분을 피복하는 형태로 형성된다.
다음에, 웨이퍼 칩(202)에는, 일 예로서 도 1c에 도시된 바와 같이, 대략 중앙 부분에 사각 형태의 이미지 센서 픽셀 영역(204)이 형성되어 있고, 이미지 센서 픽셀 영역(204)으로부터 일정한 간격만큼 이격되어 그 주위를 둘러싸는 형태로 다수의 칩 패드(206)들이 일정한 간격으로 형성되어 있으며, 각 칩 패드(206)들의 위에는 각 칩 패드의 개구부를 통해 UBM 구조층(210)과 범프 구조층(218)이 순차 형성되어 있다.
여기에서, UBM 구조층(210)은 금속 접착층(210a)과 금속 시드층(210b)을 순차 적층되는 구조를 가지며, 금속 접착층(210a)은 Ti, Cr 또는 TiW 등으로서, 그 두께는 0.05 ∼ 3㎛ 정도가 바람직하고, 금속 시드층(210b)은 Cu, Au, Ni, NiV 등과 같이 솔더 젖음성이 용이한 금속으로서, 그 두께는 0.05 ∼ 3㎛ 정도가 바람직 하다. 이러한 금속 접착층(210a)과 금속 시드층(210b)은, 예를 들면 스퍼터링, 증기법 등의 증착 공정을 통해 형성할 수 있다.
또한, 범프 구조층(218)은 금속 범프층(214a)과 솔더층(214b)이 순차 적층되는 구조를 가지며, 금속 범프층(214a)은 0.5 ∼ 100㎛의 두께로 제작하고 솔더층(214b)은 10 ∼ 50㎛의 두께로 제작할 수 있는데, 범프와 댐의 역할을 수행하는 금속 범프층(214a)은 Cu, Au, Ni, NiV 등 솔더 젖음성이 용이한 금속이 사용될 수 있고, 솔더층(214b)은 플립 칩을 조립할 때 접착층의 역할을 수행한다. 이러한 금속 범프층(214a)과 솔더층(214b)은 일괄 공정의 전해도금 방법을 통해 형성하거나 혹은 금속 범프층은 전해도금 방법으로 하고 솔더층은 스탠실 프린트 방법으로 형성할 수도 있다. 여기에서, 각 범프 구조층(218)은 기판(230) 상에 형성된 대응하는 입출력 패드(224)들과 전기적/물리적으로 연결(접착)된다.
한편, 상기와는 달리, 금속 범프층을 상대적으로 얇게 형성(도금)하고 솔더층을 상대적으로 두껍게 형성, 예컨대 금속 범프층을 0.5 ∼ 20㎛ 정도로 형성하고, 솔더층을 20 ∼ 150㎛ 정도로 형성할 수도 있으며, 이 경우 금속 범프층이 UBM의 역할을 수행하고 솔더층이 범프와 댐의 역할을 수행한다.
다음에, 웨이퍼 칩(202) 상에 형성된 이미지 센서 픽셀 영역(204)과 다수의 범프 구조층(218) 사이에 댐 구조층(216)이 형성되는데, 이러한 댐 구조층(216)은, 일 예로서 도 1c에 도시된 바와 같이, 이미지 센서 픽셀 영역(204)을 주변 둘레를 일정 간격만큼 이격되어 에워싸는 대략 사각 형상의 댐 형태로 형성되는 것으로, 기판(230) 상에 형성되어 있는 대응하는 댐 패드(226)와 물리적으로 연결(접착)된 다.
여기에서, 댐 구조층(216)은, 범프 구조층(218)을 형성할 때 일괄 공정을 통해 동일한 구조로 동시에 형성되는 것으로, 기판(230)과 웨이퍼 칩(202) 사이에 언더필(232)을 실시할 때 언더필이 이미지 센서 픽셀 영역(204)으로 침투하는 것을 차단하는 댐의 역할을 한다.
즉, 본 발명의 이미지 센서 패키지에서는 이미지 센서 픽셀 영역(204)과 범프 구조층(218) 사이의 소정 위치에 이미지 센서 픽셀 영역(204)을 전체적으로 둘러싸는 형태의 댐 구조층(216)이 형성되어 있기 때문에 언더필(232)을 실시할 때 오우버 언더필이 발생하여 언더필이 이미지 센서 픽셀 영역(204)으로 침투하는 것을 확실하게 방지할 수 있으며, 이를 통해 이미지 센서용 반도체 소자의 제품 신뢰도를 증진시킬 수 있으며, 또한 이미지 센서를 패키징할 때 오우버 언더필에 기인하여 반도체 소자의 생산 수율이 저하되는 것을 효과적으로 방지할 수 있다.
다음에, 상술한 바와 같은 구조를 갖는 본 발명의 이미지 센서 패키지를 제작하는 과정에 대하여 설명한다.
[실시 예1]
도 2a 내지 2k는 본 발명의 일 실시 예에 따라 플립 칩 기법을 이용하여 이미지 센서 패키지를 제작하는 과정을 도시한 공정 순서도이다.
도 2a를 참조하면, 필요로 하는 다수의 제조 공정을 통해 소정 부분에 이미지 센서 픽셀 영역(204)과 칩 패드(206)가 형성된 웨이퍼 칩(202)의 상부 전면에 보호막 물질을 형성하고, 포토 레지스트 도포 →노광 → 현상 등의 공정을 순차 수 행하여 보호막 물질의 상부에 임의의 패턴을 갖는 에칭 마스크를 형성하며, 이와 같이 형성된 에칭 마스크를 이용하는 선택적인 에칭 공정을 수행하여 보호막 물질의 일부(즉, 이미지 센서 픽셀 영역(204)과 칩 패드(206) 위에 형성된 보호막 물질)를 선택적으로 제거함으로써, 이미지 센서 픽셀 영역(204)의 상부와 칩 패드(206)의 상부를 선택적으로 노출시키는 보호막(208)을 형성한다. 이후 잔류하는 에칭 마스크는 스트리핑 공정을 통해 제거한다.
이어서, 스퍼터링, 증기법 등의 증착 공정을 실시하여, 웨이퍼 칩(202)의 상부 전면에 금속 접착층(210a)과 금속 시드층(210b)을 순차 적층함으로써, 일 예로서 도 2b에 도시된 바와 같이, UBM 구조층(210)을 형성한다. 금속 접착층(210a)으로는 Ti, Cr 또는 TiW 등이 사용될 수 있는데 그 두께는 0.05 ∼ 3㎛ 정도가 바람직하며, 또한 금속 시드층(210b)으로는, 후술하는 공정에서 금속 범프를 전해도금 방법으로 형성할 수 있도록 하기 위해, 전해 도금되는 금속과 동일한 금속, 예컨대 Cu, Au, Ni, NiV 등 솔더 젖음성이 용이한 금속이 사용될 수 있는데 그 두께는 0.05 ∼ 3㎛ 정도가 바람직하다.
다시, 후속하는 공정을 통해 형성되어질 범프 구조층과 댐 구조층이 형성되는 영역을 정의하기 위하여, 스핀 코팅 등의 방법을 통해 웨이퍼 칩(202)의 전면에 감광성 고분자막(212a)을 도포하고(도 2c), 노광 및 현상 등의 공정을 수행하여 감광성 고분자막(212a)의 일부를 선택적으로 제거함으로써, 일 예로서 도 2d에 도시된 바와 같이, 칩 패드(206)의 상부 영역을 적어도 포함하는 UBM 구조층(210)의 상부 일부를 선택적으로 노출시키는 감광성 고분자 패턴(212)을 형성한다.
다음에, 전해도금 방법 등을 이용하는 적층 공정을 수행하여, 일 예로서 도 2e에 도시된 바와 같이, 노출된 UBM 구조층(210) 상에 금속 범프층(214a)과 솔더층(214b)을 선택적으로 순차 형성함으로써, 일 예로서 도 2e에 도시된 바와 같이, 댐 구조층(216)과 범프 구조층(218)을 각각 형성한다. 보다 상세하게, 하부에 칩 패드(206)가 형성되어 있지 않은 UBM 구조층(210) 상에 댐 구조층(216)을 형성하고, 하부에 칩 패드(206)가 형성되어 있는 UBM 구조층(210) 상에 범프 구조층(218)을 형성한다. 즉, 본 발명에서는 금속 범프층(214a)과 솔더층(214b)을 형성하는 한번의 공정(즉, 일괄 공정)을 통해 댐 구조층(216)과 범프 구조층(218)을 동시에 형성한다.
여기에서, 금속 범프층(214a)을, 예컨대 0.5 ∼ 100㎛의 두께로 제작하고 솔더층(214b)을, 예컨대 10 ∼ 50㎛의 두께로 제작할 수 있는데, 금속 범프층(214a)은 Cu, Au, Ni, NiV 등 솔더 젖음성이 용이한 금속이 사용될 수 있으며 범프와 댐의 역할을 수행하고, 솔더층(214b)은 플립 칩을 조립할 때 접착층의 역할을 수행한다. 이후, 스트리핑 공정을 수행함으로써, 일 예로서 도 2f에 도시된 바와 같이, 웨이퍼 칩(202) 상에 잔류하는 감광성 고분자막 패턴(212)을 제거한다.
한편, 본 실시 예에서는 금속 범프층과 솔더층을 모두 전해도금 방법으로 형성하는 것으로 하여 설명하였으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 금속 범프층을 전해도금 방법으로 형성하고, 솔더층을 스탠실 프린트 방법으로 형성할 수도 있음은 물론이다.
다시, 댐 구조층(216)과 범프 구조층(218)을 에칭 마스크로 하는 에칭 공정 을 수행하여 UBM 구조층(210)의 일부를 선택적으로 제거함으로써, 일 예로서 도 2g에 도시된 바와 같이, 이미지 센서 픽셀 영역(204)과 보호막(208)의 상부를 노출시킨다.
다음에, 댐 구조층(216)과 범프 구조층(218)의 상부, 보다 상세하게는 솔더층(214b)의 상부에 플럭스(220)를 도포한 후에(도 2h), 리플로우 공정을 실시함으로써, 일 예로서 도 2i에 도시된 바와 같이, 댐 구조층(216)과 범프 구조층(218) 위에 있는 솔더층(214b)을 반구 형태(캡 형태)로 만든다. 이후 플럭스 제거(세정) 공정을 수행함으로써 잔류하는 플럭스를 완전히 제거한다.
이때, 댐 구조층(216)과 범프 구조층(218)의 상부에 있는 솔더의 두께가 너무 두꺼울 경우 범프 구조층(218) 위에 적층된 솔더는 금속 범프를 완전히 감싸 구형으로 변화하지만, 댐 구조층(216) 위에 적층된 솔더의 경우 솔더 자체가 갖는 표면장력으로 인해 댐 위에 균일한 높이로 남지 않고 한쪽으로 몰리는 현상이 발생하게 된다. 따라서, 댐 위에 균일한 높이의 솔더를 형성하기 위해서는 범프의 크기와 댐의 선폭에 따라 도금되는 솔더의 높이를 적절하게 조절해줄 필요가 있다.
이어서, 댐 구조층(216)과 범프 구조층(218)이 형성된 반도체 소자(이미지 센서)를 기판에 플립 칩 방식으로 조립하기 위하여, 기판 개구부(222), 입출력 패드(224), 댐 패드(226) 및 솔더 마스크(228)가 일측 면에 형성된 기판(230)을 준비하고, 댐 구조층(216) 및 범프 구조층(218)의 반구형 솔더층(214b) 위에 플럭스를 도포한 후, 이미지 센서 픽셀 영역(204)이 기판 개구부(222)에 대향하고, 댐 구조층(216) 및 범프 구조층(218)이 댐 패드(226) 및 입출력 패드(224)에 각각 맞닿는 형태가 되도록 기판(230)과 웨이퍼 칩(202)을 정렬시킨다.
이후, 기판(230) 상에 웨이퍼 칩(202)을 가압 접촉하는 공정 조건에서 리플로우 공정을 실시함으로써, 일 예로서 도 2j에 도시된 바와 같이, 기판(230)과 웨이퍼 칩(202)을 물리적으로 접착(조립)시킨다. 이러한 접착 후 세정 공정을 수행하여 잔류하는 플럭스를 제거하는데, 사용되는 플럭스의 종류에 따라서는 세정 공정을 실시하지 않을 수도 있다.
마지막으로, 이미지 센서 패키지의 신뢰성을 확보하기 위하여, 언더필(232)을 실시함으로써, 일 예로서 도 2k에 도시된 바와 같이, 이미지 센서 패키지를 완성한다. 이때, 본 실시 예에 따른 이미지 센서 패키지에서는 이미지 센서 픽셀 영역(204)과 범프 구조층(218) 사이의 소정 위치에 기판(230) 상의 대응하는 댐 패드(226)와 물리적으로 접착되는 댐 구조층(216)이 형성되어 있기 때문에 언더필을 실시할 때 이미지 센서 픽셀 영역(204)으로 언더필이 침투하는 것을 확실하게 차단할 수 있으며, 이를 통해 이미지 센서용 반도체 소자의 제품 신뢰도를 증진시킬 수 있을 뿐만 아니라 이미지 센서를 패키징할 때 오우버 언더필에 기인하여 반도체 소자의 생산 수율이 저하되는 것을 효과적으로 방지할 수 있다.
[실시 예2]
도 3a 내지 3k는 본 발명의 다른 실시 예에 따라 플립 칩 기법을 이용하여 이미지 센서 패키지를 제작하는 과정을 도시한 공정 순서도이다.
먼저, 본 실시 예의 이미지 센서 패키지 제작 방법에 있어서, 도 3a 내지 3d의 과정은 도 2a 내지 2d에 도시된 과정과 실질적으로 동일하다. 즉, 도 3a 내지 3d에 도시된 참조번호 302 내지 312는 도 2a 내지 2d에 도시된 참조번호 202 내지 212와 실질적으로 동일한 구성부재를 의미한다. 따라서, 이해의 편의를 위한 불필요한 중복기재를 피하기 위하여 도 3a 내지 3d에 도시된 각 제조 과정들에 대한 상세한 설명은 생략한다.
다음에, 도 3e를 참조하면, 본 실시 예에서는, 댐 구조층 및 범프 구조층을 형성하는 금속 범프층과 솔더층을 거의 동일한 두께 혹은 금속 범프층을 더 두껍게 형성하는 전술한 실시 예1과는 달리, 일 예로서 도 3e에 도시된 바와 같이, 댐 구조층(316) 및 범프 구조층(318)을 형성하는 금속 범프층(314a)을 상대적으로 얇게 형성(도금)하고 솔더층(314b)을 상대적으로 두껍게 형성함으로써, 금속 범프층(314a)이 UBM의 역할을 수행하고 솔더층(314b)이 범프와 댐의 역할을 수행 하도록 한다. 이때, 금속 범프층(314a)의 두께 범위는 0.5 ∼ 20㎛ 정도가 바람직하고, 솔더층(314b)의 두께 범위는 20 ∼ 150㎛ 정도가 바람직하다.
이어서, 전술한 실시 예의 일부를 도시한 도 2f 내지 2h에서의 과정들과 동일한 일련의 제조 과정들을 수행함으로써, 댐 구조층(316)과 범프 구조층(318) 상에 플럭스(320)를 형성한다. 따라서, 불필요한 중복기재를 피하기 위하여 도 3f 내지 3h에 도시된 각 제조 과정들에 대한 상세한 설명은 생략한다.
한편, 전술한 실시 예1에서는 솔더층 위에 플럭스를 도포한 후 리플로우를 실시하여 솔더층을 반구 형태로 변화시킨 후에 웨이퍼 칩과 기판을 조립하였으나, 본 실시 예에서는 솔더층을 반구 형태로 변화시키는 공정을 필요로 함이 없이 웨이퍼 칩을 바로 기판에 조립(접착)한다.
즉, 일 예로서 도 3i에 도시된 바와 같이, 솔더층의 상부에 플럭스(320)가 도포된 상태에서 웨이퍼 칩(302)과 기판(330)을 정렬시키고, 이어서 리플로우 공정을 수행하게 되면, 일 예로서 도 3j에 도시된 바와 같이, 솔더층(314b)이 리플로우되면서 웨이퍼 칩(202)과 기판(330)이 접착(조립)된다. 즉, 리플로우되는 솔더를 접착층으로 하여 금속 범프층(314a)과 기판(330) 상의 댐 패드(326) 및 금속 범프층(314a)과 기판(330) 상의 입출력 패드(324)가 각각 전기적/물리적으로 접착된다. 이러한 접착 후 세정 공정을 수행하여 잔류하는 플럭스를 제거하는데, 사용되는 플럭스의 종류에 따라서는 세정을 하지 않을 수도 있다.
즉, 본 실시 예에 따른 이미지 센서 패키지 제조 방법은 솔더층을 반구 형태로 변화시키는 공정을 필요로 하지 않는데, 그 이유는 솔더층의 두께가 충분하게 두꺼울 경우 웨이퍼 칩 쪽과 기판 쪽의 댐 부분에 설치한 솔더 젖음성이 있는 금속이 솔더를 양쪽에서 잡아당겨 주어 솔더가 댐 영역을 따라 균일한 높이로 분포되어질 수 있기 때문이다.
이후, 전술한 실시 예1에서와 동일한 언더필을 실시함으로써, 일 예로서 도 3k에 도시된 바와 같이, 이미지 센서 패키지를 완성한다. 이때, 본 실시 예에 따른 이미지 센서 패키지에서는, 전술한 실시 예1에서와 마찬가지로, 이미지 센서 픽셀 영역(304)과 범프 구조층(318) 사이의 소정 위치에 기판(330) 상의 대응하는 댐 패드(326)와 물리적으로 접착된 댐 구조층(316)이 형성되어 있기 때문에 언더필을 실시할 때 이미지 센서 픽셀 영역(304)으로 언더필이 침투하는 것을 확실하게 차단할 수 있다. 따라서, 본 실시 예에 따른 이미지 센서 패키지 제조 방법은 전술한 실시 예1에서와 동일한 결과를 얻을 수 있다.
이상 설명한 바와 같이 본 발명에 따르면, 이미지 센서의 패키징을 위해 상대적으로 작은 사이즈의 솔더볼을 이용하여 플립 칩을 조립, 즉 인쇄회로기판에 반도체 칩을 조립한 후에 언더필을 실시하는 전술한 종래 방식과는 달리, 웨이퍼의 칩 패드와 기판의 입출력 패드간을 전기적으로 연결시키는 범프 구조층과 이미지 센서 픽셀 영역 사이의 소정 위치에 언더필의 침투를 차단하기 위한 댐 구조층을 형성하고, 이와 같이 생성된 댐 구조층이 언더필이 이미지 센서 픽셀 영역으로 침투하는 효과적으로 차단함으로써, 이미지 센서용 반도체 소자의 제품 신뢰도를 증진시킬 수 있을 뿐만 아니라 이미지 센서를 패키징 할 때 오우버 언더필에 기인하여 반도체 소자의 생산 수율이 저하되는 것을 효과적으로 방지할 수 있다.

Claims (21)

  1. 이미지 센서용 반도체 소자가 기판 상에 전기적/물리적으로 접착된 패키지로서,
    웨이퍼 칩 상의 소정 위치에 형성된 이미지 센서 픽셀 영역을 둘러싸는 형태로 일정 간격으로 이격되어 형성된 다수의 칩 패드와,
    상기 각 칩 패드 상에 형성된 다수의 UBM 구조층과,
    상기 각 UBM 구조층 상에 형성된 다수의 범프 구조층과,
    상기 이미지 센서 픽셀 영역과 다수의 범프 구조층 사이에서 상기 이미지 센서 픽셀 영역을 둘러싸는 댐 형태로 형성된 댐 구조층과,
    상기 각 범프 구조층에 각각 접착되는 구조의 다수의 입출력 패드와 상기 댐 구조층에 접착되는 구조의 댐 패드가 각각 형성된 기판과,
    상기 범프 구조층과 댐 구조층의 사이 및 범프 구조층의 외곽 영역에 채워진 언더필
    을 포함하는 플립 칩 기법을 이용한 이미지 센서 패키지.
  2. 제 1 항에 있어서,
    상기 UBM 구조층은, 금속 접착층과 금속 시드층으로 구성되며, 상기 금속 시드층은 Cu, Au, Ni, NiV 중 어느 하나인 것을 특징으로 하는 플립 칩 기법을 이용한 이미지 센서 패키지.
  3. 제 2 항에 있어서,
    상기 금속 시드층은, 0.05 ∼ 3㎛의 두께 범위를 갖는 것을 특징으로 하는 플립 칩 기법을 이용한 이미지 센서 패키지.
  4. 제 1 항에 있어서,
    상기 각 범프 구조층과 댐 구조층은, 일괄 공정을 통해 동시 형성되는 것을 특징으로 하는 플립 칩 기법을 이용한 이미지 센서 패키지.
  5. 제 1 항에 있어서,
    상기 범프 구조층과 댐 구조층 각각은, 금속 범프층과 솔더층으로 구성된 것을 특징으로 하는 플립 칩 기법을 이용한 이미지 센서 패키지.
  6. 제 5 항에 있어서,
    상기 금속 범프층은, Cu, Au, Ni, NiV 중 어느 하나인 것을 특징으로 하는 플립 칩 기법을 이용한 이미지 센서 패키지.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 금속 범프층의 두께 범위는 0.5 ∼ 100㎛이고, 상기 솔더층의 두께 범위는 10 ∼ 50㎛인 것을 특징으로 하는 플립 칩 기법을 이용한 이미지 센서 패키 지.
  8. 제 7 항에 있어서,
    상기 금속 범프층은 범프와 댐으로 기능하고, 상기 솔더층은 상기 기판과의 접착을 위한 접착층으로 기능하는 것을 특징으로 하는 플립 칩 기법을 이용한 이미지 센서 패키지.
  9. 제 5 항 또는 제 6 항에 있어서,
    상기 금속 범프층의 두께 범위는 0.5 ∼ 20㎛이고, 상기 솔더층의 두께 범위는 20 ∼ 150㎛인 것을 특징으로 하는 플립 칩 기법을 이용한 이미지 센서 패키지.
  10. 기판 상에 이미지 센서용 반도체 소자를 조립하여 패키징하는 방법으로서,
    이미지 센서 픽셀 영역과 다수의 칩 패드가 형성된 웨이퍼 칩의 UBM 구조층을 형성하는 과정과,
    상기 칩 패드 위에 있는 UBM 구조층의 상부와 상기 이미지 센서 픽셀 영역과 UBM 구조층 사이의 소정 위치에 범프 구조층과 댐 구조층을 형성하는 과정과,
    상기 범프 구조층과 댐 구조층을 에칭 마스크로 하여 상기 UBM 구조층의 일부를 선택적으로 제거함으로써, 상기 이미지 센서 픽셀 영역의 상부를 노출시키는 과정과,
    상기 댐 구조층과 이에 대응하는 상기 기판의 댐 패드 및 상기 범프 구조층 과 이에 대응하는 상기 기판의 입출력 패드가 맞닿도록 정렬시켜 접착시키는 과정과,
    상기 댐 구조층과 범프 구조층의 사이 및 상기 범프 구조층의 외곽 영역을 언더필하여 이미지 센서용 패키지를 완성하는 과정
    을 포함하는 플립 칩 기법을 이용한 이미지 센서 패키지 제조 방법.
  11. 제 10 항에 있어서,
    상기 UBM 구조층은, 금속 접착층과 금속 시드층으로 구성되며, 상기 금속 시드층은 Cu, Au, Ni, NiV 중 어느 하나인 것을 특징으로 하는 플립 칩 기법을 이용한 이미지 센서 패키지 제조 방법.
  12. 제 11 항에 있어서,
    상기 금속 접착층과 금속 시드층은, 스퍼터링 또는 증기법에 의해 증착되는 것을 특징으로 하는 플립 칩 기법을 이용한 이미지 센서 패키지 제조 방법.
  13. 제 11 항에 있어서,
    상기 금속 시드층은, 0.05 ∼ 3㎛의 두께 범위를 갖는 것을 특징으로 하는 플립 칩 기법을 이용한 이미지 센서 패키지 제조 방법.
  14. 제 10 항에 있어서,
    상기 범프 구조층과 댐 구조층은, 일괄 공정을 통해 동시 형성되는 것을 특징으로 하는 플립 칩 기법을 이용한 이미지 센서 패키지 제조 방법.
  15. 제 14 항에 있어서,
    상기 범프 구조층과 댐 구조층은, 전해도금 방법을 통해 형성되는 것을 특징으로 하는 플립 칩 기법을 이용한 이미지 센서 패키지 제조 방법.
  16. 제 10 항에 있어서,
    상기 범프 구조층과 댐 구조층 각각은, 금속 범프층과 솔더층으로 구성된 것을 특징으로 하는 플립 칩 기법을 이용한 이미지 센서 패키지 제조 방법.
  17. 제 16 항에 있어서,
    상기 금속 범프층은 전해도금 방법으로 형성되고, 상기 솔더층은 스탠실 프린트 방법으로 형성되는 것을 특징으로 하는 플립 칩 기법을 이용한 이미지 센서 패키지 제조 방법.
  18. 제 16 항에 있어서,
    상기 금속 범프층은, Cu, Au, Ni, NiV 중 어느 하나인 것을 특징으로 하는 플립 칩 기법을 이용한 이미지 센서 패키지 제조 방법.
  19. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 금속 범프층의 두께 범위는 0.5 ∼ 100㎛이고, 상기 솔더층의 두께 범위는 10 ∼ 50㎛인 것을 특징으로 하는 플립 칩 기법을 이용한 이미지 센서 패키지 제조 방법.
  20. 제 19 항에 있어서,
    상기 금속 범프층은 범프와 댐으로 기능하고, 상기 솔더층은 상기 기판과의 접착을 위한 접착층으로 기능하는 것을 특징으로 하는 플립 칩 기법을 이용한 이미지 센서 패키지 제조 방법.
  21. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 금속 범프층의 두께 범위는 0.5 ∼ 20㎛이고, 상기 솔더층의 두께 범위는 20 ∼ 150㎛인 것을 특징으로 하는 플립 칩 기법을 이용한 이미지 센서 패키지 제조 방법.
KR1020040114694A 2004-12-29 2004-12-29 플립 칩 기법을 이용한 이미지 센서 패키지 및 그 제조 방법 KR100693207B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114694A KR100693207B1 (ko) 2004-12-29 2004-12-29 플립 칩 기법을 이용한 이미지 센서 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114694A KR100693207B1 (ko) 2004-12-29 2004-12-29 플립 칩 기법을 이용한 이미지 센서 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060075794A true KR20060075794A (ko) 2006-07-04
KR100693207B1 KR100693207B1 (ko) 2007-03-14

Family

ID=37168288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114694A KR100693207B1 (ko) 2004-12-29 2004-12-29 플립 칩 기법을 이용한 이미지 센서 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100693207B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870810B1 (ko) * 2007-03-05 2008-11-27 주식회사 네패스 광검출용 반도체 패키지 및 그 제조 방법
KR100886446B1 (ko) * 2007-05-15 2009-03-04 삼성전기주식회사 패키지 기판, 패키지 및 패키지 제조방법
KR20190092694A (ko) * 2018-01-31 2019-08-08 삼성전기주식회사 팬-아웃 센서 패키지

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020876B1 (ko) 2008-07-07 2011-03-09 박태석 관통홀 상호 연결에 의한 반도체 소자의 웨이퍼 레벨 칩스케일 패키지 및 제조방법
KR101849223B1 (ko) * 2012-01-17 2018-04-17 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870810B1 (ko) * 2007-03-05 2008-11-27 주식회사 네패스 광검출용 반도체 패키지 및 그 제조 방법
KR100886446B1 (ko) * 2007-05-15 2009-03-04 삼성전기주식회사 패키지 기판, 패키지 및 패키지 제조방법
KR20190092694A (ko) * 2018-01-31 2019-08-08 삼성전기주식회사 팬-아웃 센서 패키지
US10748828B2 (en) 2018-01-31 2020-08-18 Samsung Electro-Mechanics Co., Ltd. Fan-out sensor package

Also Published As

Publication number Publication date
KR100693207B1 (ko) 2007-03-14

Similar Documents

Publication Publication Date Title
US7394152B2 (en) Wafer level chip size packaged chip device with an N-shape junction inside and method of fabricating the same
US6075290A (en) Surface mount die: wafer level chip-scale package and process for making the same
US7863745B2 (en) Semiconductor device, manufacturing method of the semiconductor device, and mounting method of the semiconductor device
US6559528B2 (en) Semiconductor device and method for the fabrication thereof
US7271483B2 (en) Bump structure of semiconductor package and method for fabricating the same
US7663213B2 (en) Wafer level chip size packaged chip device with a double-layer lead structure and method of fabricating the same
US20080230925A1 (en) Solder-bumping structures produced by a solder bumping method
CN101252125A (zh) 具减缩结构的复数晶粒封装结构与其形成方法
US8110922B2 (en) Wafer level semiconductor module and method for manufacturing the same
KR100585104B1 (ko) 초박형 플립칩 패키지의 제조방법
CN102254876A (zh) 半导体装置及半导体装置单元
US6841884B2 (en) Semiconductor device
US6930031B2 (en) Bumping process
US20220208669A1 (en) Method for Forming Semiconductor Package and Semiconductor Package
JP5404513B2 (ja) 半導体装置の製造方法
WO2015198837A1 (ja) 半導体装置およびその製造方法
US20210375755A1 (en) Semiconductor package with improved interposer structure
KR100790527B1 (ko) 웨이퍼레벨 패키지 및 그 제조 방법
KR100693207B1 (ko) 플립 칩 기법을 이용한 이미지 센서 패키지 및 그 제조 방법
US20090102056A1 (en) Patterned Leads For WLCSP And Method For Fabricating The Same
CN111682006A (zh) 一种半导体封装结构及其制造方法
US20040266066A1 (en) Bump structure of a semiconductor wafer and manufacturing method thereof
CN209912868U (zh) 晶片
KR100691000B1 (ko) 웨이퍼 레벨 패키지의 제조방법
JP2008047710A (ja) 半導体基板、半導体装置およびこれらの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120229

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141125

Year of fee payment: 8

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20150305

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170405

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190404

Year of fee payment: 13