KR20080053240A - 이미지 센서 패키지 및 그의 제조 방법 - Google Patents

Abstract

이미지 센서 패키지는 기판, 기판에 장착되는 칩을 포함한다. 몰딩 재료는 마이크로 렌즈 영역을 노출하도록 칩 주변에 형성되고, 몰딩 재료에는 관통공(비아 구조물)이 형성된다. 보호층은 마이크로 렌즈 영역 상에 형성되어 마이크로 렌즈를 보호한다. 재배열 도전층은 몰딩 재료 상에 형성되어 칩의 패드에 접속된다. 금속 패드는 PCB와의 접속 포인트로서 비아 구조물 상에 형성된다. 커버층은 기판상에 형성되어 금속 패드를 절연시킨다.

이미지 센서, LGA, BGA, 금속 패드, 관통공, 먼지 오염, WLP

Description

이미지 센서 패키지 및 그의 제조 방법{IMAGINE SENSOR PACKAGE AND FORMING METHOD OF THE SAME}

본 발명은 이미지 센서 패키지 및 그의 제조 방법에 관한 것으로, 구체적으로 마이크로 렌즈상에서 먼지 오염으로부터 자유로운 이미지 센서 패키지 구조에 관한 것이다.

반도체 기술은 급속히 발전되고 있으며, 특히 반도체 다이는 소형화되는 추세에 있다. 그러나, 반도체 다이의 기능(function)에 대한 요구는 변화에 대해 상반되는 경향이 있다. 즉, 반도체 다이는 작은 면적내에 보다 많은 I/O 패드를 가져야 함에 따라 핀의 밀도가 급격히 증가된다. 이는 반도체 다이의 패키징을 보다 어렵게 하여 제조수율을 감소시켜버린다. 패키지 구조의 주 목적은 다이를 외부 손상으로부터 보호하는 것이다. 또한, 다이에 의해 생성된 열은 다이의 정상동작을 보장하기 위해 패키지 구조를 통해 효율적으로 분산되어야 한다. 대부분의 패키지 기술은 웨이퍼 상의 다이들을 개별의 다이들로 분할하고, 다이를 개별적으로 패키지 하고 테스트한다. 웨이퍼 레벨 패키지(WLP)라고 불리는 다른 패키지 기술은 개별의 다이로 분할하기 전에 웨이퍼 상의 다이를 패키지 할 수 있다. WLP 기술은 생산 사이클 시간이 짧고, 비용이 저렴하며, 언더-필(under-fill)이나 몰딩(molding)이 필요하지 않다는 이점을 갖는다.

디지털 이미지 기술은 디지털 카메라, 이미지 스캐너 등과 같은 촬영 장치(image shooting instrument)에 폭넓게 사용되고 있다. 종래의 CMOS 센서는 회로 기판에 배치된다. CMOS 센서는 자신이 고정되는 칩을 포함한다. 렌즈 고정부(lens seat)는 CMOS 센서의 칩 상에 이미지를 포커싱하기 위한 포커싱 렌즈를 구비한다. 이 포커싱 렌즈를 통해 이미지 신호는 칩에 의해 디지털 프로세서로 보내지고, 여기서 아날로그 신호는 디지털 신호로 변환된다. CMOS 센서의 칩은 적외선 광선 및 먼지(dust particles)에 대해 비교적 민감하다. 원하지 않은 먼지가 센서로부터 제거되지 않는다면, 촬상 장치의 품질은 저하하게 된다. 이를 해결하고자 수동적으로 먼지를 제거하면 감광성 칩(senitive chip)이 손상될 수 있다. 통상적으로, 이미지 센서 모듈은 COB 또는 LCC(Leadless Chip Carrier) 방식을 사용하여 제조된다. COB 방식의 단점은 센싱 영역 상의 먼지 오염으로 인하여 패키징 프로세서 동안 제조수율이 낮은데 있다. 게다가, LCC 방식의 단점은 센싱 영역 상의 먼지 오염으로 인하여 패키징 비용이 높고 제조수율이 낮은데 있다.

또한, 마이크로 렌즈는 고상(solid state) 촬상 장치로서 이용되는 반도체상 의 광학적 소자(components)이다. 마이크로 렌즈의 설계 및 제조에서 매우 중요한 고려사항중 하나는 광감도(photosensitivity)이다. 마이크로 렌즈 광감도가 열화되는 한가지 이유는 각각의 마이크로 렌즈의 영역이 최적값 아래로 감소되는데 있다. 에폭시 마모(epoxy wearing out)로 인해 투명도(transparency)가 악화되고, 잠재적인 신뢰도가 떨어진다. Yoshikazu Sano 등에 의해 1996년 5월 7일 ON-CHIP SCREEN TYPE SOLID STATE IMAGE SENSOR AND MANUFACTURING METHOD THEREOF라는 명칭으로 출원된 미국 특허 제5,514,888호에는 실리콘 기판상에 전하-결합 소자(CCDs)를 형성하기 위한 방법이 개시되어 있다. 마이크로 렌즈 어레이는 종래의 리소그래피 및 리플로우(lithography and re-flow) 기술을 사용하여 CCD 위에 형성된다.

와이어 본딩 기술은 패키지내에 전기적 결합을 만드는데 이용되는 종래의 기술이다. 와이어 본딩은 금, 알루미늄, 또는 구리 와이어가 사용될 수 있다. 와이어의 일단은 칩에 연결되고 타단은 리드 프레임, 인쇄 회로 기판, 세라믹 기판, 또는 가요성 회로 기판 등의 다음 레벨의 기판에 연결된다.

와이어 본딩의 종래 기술은 칩에 볼 본딩을 형성하고, 기판에 스티치 본딩을 형성한다. 더 구체적으로, 볼은 와이어 본더의 캐필러리(capillary)의 끝부분에서 연장되는, 와이어의 말단에 형성되며, 열 및/또는 초음파 진동이 인가되면서 캐필러리에 의한 압력하에서 칩의 본딩 패드에 결합된다. 볼 본딩이 형성된 후, 캐필러리의 순차적인 액션에 의해 와이어에 루프(loop)가 형성된다. 캐필러리는 기판의 본딩 부분에 대항하여 와이어를 변형시켜 웨지-형상의 스티치 본딩을 일으킨다.

그러므로, 센싱 영역상에서 먼지 오염으로부터 자유롭고, 통상적인 와이어 본딩 결합을 향상시킨 새로운 이미지 센서 패키지 구조를 제공하는 것이 바람직하다.

본 발명은 종래 기술의 전술한 문제점을 고려한 것으로, 본 발명의 목적은 마이크로 렌즈상의 먼지 오염이 없는 이미지 센서 패키지 구조 및 그 제조 방법을 제공하는데 있다. 본 발명에 따른 이미지 센서 패키지 구조는 접속 포인트로서 전통적인 와이어 본딩이 아닌 비아 관통공을 채용할 수 있다.

이미지 센서 패키지는 기판 및 기판상에 장착되는 칩을 포함한다. 몰딩(코어 접착) 재료는 마이크로 렌즈 영역을 노출시키도록 칩 주변에 형성되고, 몰딩 재료는 이를 관통하는 비아 구조물을 포함한다. 보호층은 마이크로 렌즈를 보호하기 위해 마이크로 렌즈 영역에 형성된다. 재배열(redistributed) 도전층은 몰딩 재료 상에 형성되어 칩의 패드에 접속된다. 금속 패드는 비아 구조물상에 형성된다. 커버층은 기판상에 형성되어 금속 패드를 절연시킨다.

기판의 재료는 금속, Alloy42(42% Ni-58% Fe), 코바르(Kovar)(29% Ni-17% Co-54% Fe), 글래스, 세라믹, 실리콘 또는 PCB(바람직하게는 Tg가 높은 에폭시 타입 FR5 또는 BT 타입 재료)를 포함한다. 칩은 CCD, CMOS 이미지 센서 다이를 포함한다. 몰딩 재료의 물질은 실리콘 고무, 수지, 에폭시를 포함한다. 제1 유전층 및 제2 유전층의 재료는 SINR, BCB,PI, 실리콘 계열을 포함한다. 마이크로 렌즈상의 보호층의 재료는 SiO₂ , Al₂O₃ , 플루오로폴리머를 포함한다. 재배열 도전층 재료는 Cu/Au, Cu/Ni/Au 합금을 포함한다. 비아 관통공의 재료는 Ti/Cu 또는 Ti/W/Cu 합금을 포함한다. 커버층 재료는 에폭시, 수지, 실리콘 계열을 포함한다.

이미지 센서의 제조 방법은, 칩에 마이크로 렌즈가 형성된 보호층을 제공하는 단계; 상기 칩 주변에 몰딩 재료(코어 접착제)를 충전하는 단계; 상기 칩이 장착되는 기판을 제공하는 단계; 상기 몰딩 재료와 상기 칩 상에 제1 유전층을 형성하는 단계 - 상기 제1 유전층은 자체에 형성된 마이크로 렌즈 영역을 노출시키는 제1 개구(Al 패드) 및 제2 개구를 구비함 - ; 제3 개구를 형성하기 위해 상기 제1 유전층과 상기 몰딩 재료의 일부를 제거하는 단계; 상기 제1 개구를 충전하여 상기 칩의 패드에 접속되도록 상기 제1 유전층 상에 재배열 도전층을 형성하는 단계; 상기 제3 개구를 충전하도록 비아 구조물을 형성하는 단계; 상기 제1 유전층과 상기 재배열 도전층 상에 제2 유전층을 형성하는 단계 - 상기 제2 유전층은 상기 마이크로 렌즈 영역을 노출하는 제4 개구를 구비함 - ; 상기 비아 구조물상에 금속 패드를 형성하는 단계; 및 상기 기판상에 커버층을 형성하는 단계를 포함한다.

제1 개구 및 제2 개구는 리소그래피 공정 및 에칭 공정에 의해 형성된다. 제3 개구는 리소그래피 공정 및 에칭 공정에 의해 형성된다. 제3 개구는 드릴링 공정에 의해 형성될 수 있다. 재배열 도전층은 전기 도금 공정에 의해 형성된다. 비아 금속은 전기 도금에 의해 형성된다. 제4 개구는 리소그래피 공정 및 에칭 공정에 의해 형성된다.

본 발명에 따르면, 마이크로 렌즈상의 먼지 오염이 없는 이미지 센서 패키지 구조 및 그 제조 방법을 제공할 수 있다.

본 발명의 실시예 중 일부를 이하에 상세하게 설명한다. 그러나 본 발명은 이들 실시예로 제한되는 것은 아니고 넓은 범위의 다른 실시예로 실시될 수 있다는 것을 이해해야 할 것이며, 따라서 본 발명의 범위는 실시예가 아닌 첨부된 특허청구범위에 의해 제한되어야 한다. 또한, 상이한 구성요소의 컴포넌트들은 스케일대로 도시되지는 않는다. 본 발명을 간결하고 명확하게 이해하기 위해, 컴포넌트와 관련된 일부 치수는 확대될 수 있고, 필요없는 부분은 도시하지 않는다.

도 1은 본 발명에 따른 이미지 센서 패키지로서의 기본 구조를 도시한 상면도 및 단면도이다.

즉, 도 1에 도시한 바와 같이, 본 발명에 따른 이미지 센서 패키지(100)는 금속재료로 이루어진 장방형 기판(105)과, 실리콘 고무, 수지 또는 에폭시로 이루 어진 몰딩 재료(코어 접착제)를 통해 기판(105)에 장착되며 2차원 CMOS 이미지 센서 등을 포함하는 촬상을 위한 반도체 소자 칩(106)(CMOS 이미지 센서 다이), 코어 접착제를 관통해 형성되고 구리재료로 충전되어 있으며 전기 도금에 의해 형성된 비아 구조물(관통공)을 기본구조로 하여 형성된다. 이 구조물은 실린더 형태 등으로 구성되어, PCB(인쇄회로기판) 마더 보드와의 접속부로서 기판(105)에 접속되며, 시드 금속층(미도시) 및 재배열 도전층(102)은 반도체 소자 칩(106)의 다이 패드(101)와 비아 구조물(103)에 접속되고, 보호층(104)은 이미지 센서 칩의 센싱 영역을 보호하기 위해 이미지 센서 칩(106) 상에 형성된다.

본 발명에 따른 이미지 센서 패키지는, 예를 들면 볼 그리드 어래이(BGA) 패키지(200) 또는 랜드 그리드 어래이(LGA) 패키지(300)은 도 2 및 도 3에 각각 도시된다. 즉, 도 2 및 도 3은 BGA 패키지(200)와 LGA 패키지(300)의 각각의 저면도를 도시한다. BGA 패키지는 그 전면이 반도체 칩에 장착되고 그 후면에는, PCB 마더 보드와의 솔더 결합을 위해 셀프-얼라인먼트(self-alignment) 기술을 사용하여, 솔더 볼의 그리드 어래이가 심어지는 패키지 기판을 사용하는 것에 특징이 있다. 이는 보다 많은 입력/출력(I/O) 커넥션이 칩 캐리어(예를 들면, 패키지 기판)의 동일한 단위 면적에 수용되게 하여, 고집적 반도체 칩에 대한 요구를 충족시키고, 따라서 전체 패키지는 솔더 볼 또는 범프에 의해 외부의 장치에 전기적으로 접속될 수 있다.

BGA 패키지에서, 금속 솔더 볼(201)은 재배열 도전층(203)을 통해 비아(202)와 전기적으로 결합된다. LGA 패키지에서, 금속 패드(301)는 신호가 PCB 마더 보드와 전기적으로 결합하게 해준다. 금속 패드는 400㎛의 핀 피치를 가지는 단자핀이고, 핀 면적은 약 400㎛ X 200㎛이며, 사이트(site)당 핀수는 13개이고, 사이드(side)당 치수는 0.4mm + (13 x 0.4mm) + 0.4mm이다. 단자 핀의 표면 금속(Au)의 두께는 보다 양호한 솔더링 결합을 위해 약 2000Å 이상이다.

이미지 센서(100)의 보다 상세한 주변 구성은 도 4에 도시된다. 도 4는 본 발명의 바람직한 실시예의 이미지 센서 패키지 구조를 도시한다. 구체적으로, 도 4에 도시된 바와 같이, 이미지 센서 패키지(100)는 몰딩 재료(코어 접착제)(402) 또는 다이 부착 재료를 통해 기판(408) 상에 장착되는 2차원 C-MOS 이미지 센서 등을 포함하고, 시드 금속층과 재배열 도전층(409)은 반도체 소자 칩(400)의 다이 패드(401)에 접속되며, 제1 유전층(403)은 다이 패드(401)와 마이크로 렌즈 영역을 제외한 코어 접착제(402) 영역과 칩(400) 상에 형성된다. 제2 유전층(404)은 칩(400)을 보호하기 위해 마이크로 렌즈 영역을 제외한 재배열 도전층(409)과 제1 유전층(403) 상에 형성되며, 비아 구조물(관통공)(405)은 제1 유전층과, 코어 접착제(402)를 관통하여 금속 패드(407)와 재배열 도전층(409)에 접속된다. 보호층(104)(도 1 참조)은 이미지 센서 칩(400)에 형성된 마이크로 렌즈상에 형성되고, 커버층(410)은 금속 패드(407)가 형성된 이후에 기판(408)과 코어 접착제(402) 상에 형성된다.

기판(408)은, 예를 들면, 하드 벌크 타입 금속, Alloy42(42% Ni-58% Fe), 코바르(Kovar)(29% Ni-17% Co-58% Fe), 글래스, 세라믹, 실리콘, PCB 유기(Tg가 높은 에폭시 타입의 FR5 또는 BT 타입) 기판이다. 전술한 반도체 칩(400)은 그 상표면으로 로드 및 부착된다. Alloy42 합금의 조성은 42% Ni와 58% Fe를 포함하고, 코바르의 조성은 29% Ni, 17% Co 및 58% Fe를 포함한다. 이 경우, 기판(408)은 원형 또는 장방형의 판형 구조물이다. 금속 패드(407)의 원재료는 Cu, Alloy42를 포함한다. 금속 패드(407)는 PCB(인쇄회로기판)와의 접속부로서 채용될 수 있다. 금으로 이루어진 박형의 금속막(406)이, 접착층과 시드층으로서, 비아(405)와 금속 패드(407) 사이의 인터페이스로 될 수 있다. 금으로 이루어진 박형의 금속막(411)이 패키지의 전기적특성을 향상시키기 위해 금속 패드(407)의 솔더링면에 형성될 수 있다.

본 발명에 따르면, 패키지는 PCB 또는 외부 장치와의 접속을 위해 종래 패키지의 와이어 본딩이 아닌 비아(405)와 금속 패드(407)를 채용할 수 있다는 이점이 있다.

Alloy42의 주된 성질은 열팽창 계수(CTE)가 약 4.0~4.7(ppm/℃)이고, 열 전도성은 약 12(W/m-℃)이고, 전기 저항이 약 70(μΩ-cm)이며, 항복피로강도(yield bend fatigue strength)는 620(MPa)이다. 유사하게, 코바르의 주된 성질은 열팽창 계수(CTE)가 약 5.1~8.7(ppm/℃)이고, 열 전도성은 약 40(W/m-℃)이고, 전기 저항 이 약 49(μΩ-cm)이다. 즉, 본 발명의 금속 합금은 리드/리드 프레임 합금으로서 채용될 수 있다. Alloy42 또는 코바르와 같은 특정 합금은 실리콘 웨이퍼와 세라믹의 열팽창 계수와 매우 일치하는 열팽창 계수와 그 포멀빌리티(formability)로 인해 넓은 허용도를 갖는다. 전술한 바와 같이, 이들의 열 팽창 계수는 실리콘(2.3ppm/℃)과 세라믹 기판(3.4 내지 7.4ppm/℃)의 열팽창 계수와 잘 맞는다. 코바르와 Alloy42는 높은 피로 강도(fatigue strength)를 가진다. Alloy42는 대부분의 구리 합금이 380-550Mpa의 피로 강도를 갖는데 비해 620MPa의 피로 강도를 갖는다. 이들 재료는 신호의 전기적 경로로 기능하기 위한 도전성이 우수한 후보이다. 또한, 이들 재료는 리드의 전기 저항성을 상승시켜 전기적 결함을 유발하고 결국 기계적 파손을 유발하는 부식에 대해 내성이 있다. 본 발명에서의 리드 재료는 Fe-Ni 합금, Fe-Ni-co 합금, Cu-Fe 합금, Cu-Cr 합금, Cu-Ni-Si 합금 또는 Cu-Sn 합금 등을 포함할 수 있다.

여기서, 이미지 촬상을 위한 반도체 소자 칩(400)에는 반도체 회로 섹션 등이 제공되는데, 2차원적으로 배열된 2차원 C-MOS 이미지 센서를 형성하는 광전자 변환 엘리먼트의 그룹으로 형성된 광전자 변환 섹션, 광전자 변환 엘리먼트의 그룹을 연속적으로 구동하고 신호 전기 전하를 취득하기 위한 구동 회로 섹션, 신호 전기 전하를 디지털 신호로 변환하기 위한 아날로그-디지털 변환 섹션, 디지털 신호를 이미지 신호 출력으로 만들기 위한 신호 처리 섹션, 디지털 신호의 출력 레벨에 기반하여 노출 시간을 전기적으로 제어하기 위한 노출 제어 수단이 동일한 반도체 칩 상에 형성된다.

본 발명에 따른 이미지 센서 패키지의 제조 방법을 이하에 상세히 설명한다. 이미지 센서 웨이퍼에서, 첫 단계에서는 복수의 칩(400)을 가진 반도체 웨이퍼의 세정을 수행한다. 다음으로, 보호층(104)(도 1 참조)은 이미지 센서 칩(400) 상에 형성된 마이크로 렌즈에 코팅된다. 보호층의 원재료는 SiO₂, Al₂O₃ 또는 플루오르폴리머를 포함한다. 이어서, 보호층이 건조된다. 그 다음으로, 상부 커버층은 프로세스 동안 보호층을 커버하기 위해 일시적으로 형성된다. 반도체 웨이퍼는 반도체 웨이퍼의 백 랩핑(back lapping)의 단계가 수행된다. 칩(400)의 두께는 175㎛ 또는 127㎛(5mils)이며, 전체 패키지의 두께에 좌우된다. 그 다음으로, 최종 반도체 웨이퍼가 칩(400)으로 분리되기 위해 다이스된다.

기판(408)에 있어서, 포토-레지스트층이 기판(408)의 표면1(전면)에 코팅되고, 이어서 기판에는 미에칭 영역을 개방하기 위해 리소그래피 공정이 수행되고, 이어서 전기 도금 공정에 의해 금 재료가 형성된다. 그 다음으로, 도 3에 도시한 바와 같은 LGA 패드(301)와 같은 패드를 형성하도록 포토-레지스트층을 제거하고 반 습식 에칭(half wet-etching) 공정을 수행한다. 기판의 원재료는 금속, Alloy42, 코바르, 글래스, 세라믹, 실리콘 및 PCB로 이루어진 그룹으로부터 선택된다. 필요에 다라, 기판(408)의 표면(1)을 세정하는 단계가 수행될 수 있다.

다음으로, 패드면을 가진 칩(400)은 픽 앤드 플레이스 파인 얼라이먼트 시스템(pick and place with fine alignment system)을 이용하여 탄성 물질을 통해 임시 기대(temporary base)(칩 재배열 얼라이먼트 패턴을 갖는 툴)에 접착되는 활성 표면이다. 픽 앤드 플레이스 시스템은 변형된 가동식 플립 칩 본더(movable flip chip bonder)이다. 이 경우, 복수의 칩(400)은 특정한 또는 미리정해진 환경에서 탄성 재료로부터 떼어질 수 있다. 즉, 탄성 물질의 표면은 정상 상태에서는 점착성을 갖지만, 탄성 재료가 특정한 환경에 놓이면 점착성을 잃게 된다. 특정한 또는 미리정해진 환경은 DI 수용액, 특정 용제, 용액에 따라 약 20-40℃ 근방의 미리정해진 온도, 또는 특정 광(예를 들면, UV 광)일 수 있다. 임시 기대(툴)의 결합은 세정을 통해 재사용될 수 있다.

몰딩 재료(코어 접착제)를 근방의 칩(400) 사이에, 그리고 칩(400) 위로 충전하기 위한 충전단계가 수행된다. 예를 들면, 코어 접착제(402)는 몰딩 재료 또는 탄성 재료로 이루어진다. 코어 접착제의 원재료는 실리콘 고무, 수지 및 에폭시로 이루어진 그룹으로부터 선택될 수 있다. 코어 접착제(402)의 폭은 사이트 당 약 500㎛ 내지 1mm이고, 스크라이브 라인은 약 100 내지 150㎛이다. 기판(408)은 코어 접착제(402)를 통해 칩(400)상에 장착된다. UV 건조 또는 열 건조 단계가 상기 장착단계 이후에 수행되어 장착력(접착력)을 강화시킨다. 다음으로, 전술한 건조 단계 이후에 전술한 특정한 또는 미리정해진 환경에서 탄성 재료로부터의 패키지 스 트립 단계가 수행된다.

그 다음으로, 제1 유전층(403)은 칩의 표면이 세정된 후 코어 접착제(402)와 칩(400) 상에 코팅된다. 제1 유전층(403)은 알루미늄 패드(401)을 노출하는 제1 개구와 마이크로 렌즈를 노출하는 제2 개구를 형성하기 위해 리소그래피 공정과 에칭 공정에 의해 수행된다. 다음으로, 제1 유전층(403)과 코어 접착제(405)를 관통하는 관통공을 형성하도록 다른 리소그래피 공정과 에칭 공정이 수행된다. 대안적으로, 관통공을 형성하기 위해 레이저 드릴링 공정이 채용될 수도 있다. 비아 관통공의 직경은 약 100㎛이고, 비아 관통공의 높이는 약 200㎛(또는 150㎛)이며, 종횡비는 2(또는 1.5) 이다. 먼지 오염을 방지하기 위해 레이저 드릴링 이후에 알루미늄 패드(401)를 세정하는 RIE 단계가 수행된다. 시드 금속층(406)은 관통공 내로, 알루미늄 패드(401), 제1 유전층(493) 상에 스퍼터링된다. 다음으로, 포토-레지스트층은 시드층과 제1 유전층(403) 상에 코팅된다. 이어서, 리소그래피 공정이 수행되어 다이 패드(401)와 관통공을 노출하는 포토-레지스트 패턴과 RDL 패턴을 형성한다. 다음으로, 전기 도금 공정이 수행되어 관통공 내와 다이 패드(401)상을 충전하고, 그에 따라 비아(관통공)(405)와 재배열 도전층(409)이 형성된다. 예를 들면, 시드 금속층(406)의 재료는 Cu, Ti/Cu 합금, Ti/W/Cu 합금을 포함하고, 재배열 도전층(409)의 재료는 Cu/Au 합금, Cu/Ni/Au 합금을 포함한다. 재배열 도전층(409)의 두께는 약 6.0㎛이다. 이어서 포토-레지스트가 스트립된다. 그 다음으로, 시드 금속층은 습식 에칭이 수행되어 제1 유전층(403) 상의 시드 금속층이 제거되어 재배 열 도전층(409)이 형성된다.

다음으로, 제2 유전층(404)은 제1 유전층(403)과 재배열 도전층(409) 상에 코팅되어 칩(400)을 보호한다. 제2 유전층(404)에 리소그래피 공정과 에칭 공정이 수행되어 마이크로 렌즈 영역을 노출하는 개구가 형성된다.

제1 유전층(403)의 재료는 SINR(Siloxane polymer), BCB, PI 및 실리콘 계열로 이루어진 그룹으로부터 선택된다.

이어서 기판(408)의 표면(2)(이면)이 세정된다. 기판의 이면(2)에 포토-레지스트층이 코팅되고, 이어서 기판은 패드를 제외하고 리소그래피 및 하프 에칭 프로세스 처리되어 금속 패드(407)가 상호간에 절연된다. 즉, 기판(408)에 두번의 하프 에칭(half etching), 즉 표면(1)에서 한번 그리고 반대의 이면(2)에서 한번이 수행되어 LGA 패드를 절연시킨다. 이어서 잔존하는 포토-레지스트가 제거된다. 대안적으로, 비금속 기판(408)에서는, 다른 전기 도금 공정이 수행되어 비아(405)에 접속하기 위한 금속 패드(407)가 형성될 수 있다. 금속 패드(407)는 PCB와의 접속 포인트일 수 있다. 패키지의 전기적 특성을 향상시키기 위해 금으로 이루어진 다른 박형의 금속막(411)이 금속 패드(407)상에 형성될 수 있다.

다음으로, 기판(408)의 이면(2)이 세정된다. 마지막으로, 커버 재료(410)가 금속 패드(407)를 제외한 기판(408)과 코어 접착제(402)(금속 패드(407) 영역의 근방임)의 이면(2)에 인쇄된다. 커버 재료(410)는 에폭시, 수지, 실리콘 고무를 포함한다. 금속 패드(407)는 커버링 재료(407)의 인쇄 후에 노출을 위한 일부 공정, 예를 들면 습식 에칭 또는 백 랩핑에 의해 채용될 수 있다.커버 재료(410)는 금속 패드(407)를 상호 절연시킬 수도 있다. 이어서, 마이크로 렌즈 영역 상의 보호층의 임시 커버층이 제거된다. 그 다음으로, 패키지는 패널로부터 분리되어 개체화된다.

또한, 본 발명에 따르면, 마이크로 렌즈를 배치하여 조리개를 크게 하고, 촬상용 반도체 소자 칩의 수광부의 표면에서 입사광의 효율을 향상시키는 것이 가능하다.

본 발명의 이점으로는, 모듈 PCB 레이아웃이 쉽고, 보호층으로 인해 먼지 오염이 방지되고, LGA 타입의 단자 핀에 대한 SMT 공정이 단순하며, 초박형의 패키지(400㎛ 보다 작음)가 가능하고, 풋 프린트(foot print)(폼 팩터)가 작으며, 웨이퍼 레벨 패키지로 인하여 비용이 절감되고, 대형 패널 크기의 프로세스가 가능하며, 패키징 및 모듈의 수율이 높고, 모듈 조립이 완전 자동이며, 최종 검사가 웨이퍼 레벨에서 이루어지는 것을 들 수 있다.

이상 특정 실시예를 설명하였지만, 본 명세서에 첨부된 특허청구범위에 제한된 범위 내에서 각종 변경 및 변형이 가능하다는 것은 당업자에게 자명하다.

도 1은 본 발명에 따른 이미지 센서 패키지 구조를 개략적으로 도시한 상면도 및 단면도.

도 2는 본 발명에 따른 이미지 센서 BGA 패키지 구조를 개략적으로 도시한 저면도.

도 3은 본 발명에 따른 이미지 센서 LGA 패키지 구조를 개략적으로 도시한 저면도.

도 4는 본 발명에 따른 이미지 센서 패키지 구조를 개략적으로 도시한 단면도.

Claims (10)

1. 기판;

   상기 기판상에 장착된 칩;

   마이크로 렌즈 영역을 노출하도록 상기 칩 주변에 형성되고, 비아 구조물이 형성되어 있는 몰딩 재료;

   상기 마이크로 렌즈를 보호하기 위해 상기 마이크로 렌즈상에 형성된 보호층;

   상기 몰딩 재료상에 형성되어 상기 칩의 패드에 접속되는 재배열 도전층;

   상기 비아 구조물 상에 형성된 금속 패드; 및

   상기 금속 패드를 절연시키기 위해 상기 기판상에 형성된 커버층

   을 포함하는 것을 특징으로 하는 이미지 센서 패키지의 구조.
2. 제1항에 있어서,

   상기 기판의 재료는 금속, Alloy42(42% Ni-58% Fe), 코바르(Kovar)(29% Ni-17% Co-54% Fe), 글래스, 세라믹, 실리콘 또는 PCB를 포함하고, 상기 몰딩 재료는 실리콘 고무, 수지, 에폭시를 포함하고, 상기 보호층의 재료는 SiO₂ , Al₂O₃ , 플루오로폴리머를 포함하고, 상기 재배열 도전층 재료는 Cu/Au, Cu/Ni/Au 합금을 포함 하고, 비아 구조물의 재료는 Ti/Cu 또는 Ti/W/Cu 합금을 포함하고, 상기 커버층 재료는 에폭시, 수지 또는 실리콘 계열(silicone base)을 포함하는 것을 특징으로 하는

   이미지 센서 패키지의 구조.
3. 제1항에 있어서,

   상기 칩은 CMOS 및 CCD 이미지 센서 다이를 포함하는 것을 특징으로 하는

   이미지 센서 패키지의 구조.
4. 제1항에 있어서,

   상기 기판의 저면에 형성된 BGA(Ball Grid Array) 패키지를 더 포함하는 것을 특징으로 하는

   이미지 센서 패키지의 구조.
5. 제1항에 있어서,

   상기 금속 패드는 LGA(Land Grid Array) 패키지 패드이고, 상기 기판의 저면과 상기 LGA 패드의 외주부에 형성되는 것을 특징으로 하는

   이미지 센서 패키지 구조.
6. 칩에 마이크로 렌즈가 형성된 보호층을 제공하는 단계;

   상기 칩 주변에 몰딩 재료를 충전하는 단계;

   상기 칩이 장착되는 기판을 제공하는 단계;

   상기 몰딩 재료와 상기 칩 상에 제1 유전층을 형성하는 단계 - 상기 제1 유전층은 자체에 형성된 마이크로 렌즈 영역을 노출시키는 제1 개구 및 제2 개구를 구비함 - ;

   제3 개구를 형성하기 위해 상기 제1 유전층과 상기 몰딩 재료의 일부를 제거하는 단계;

   상기 제1 개구를 충전하여 상기 칩의 패드에 접속되도록 상기 제1 유전층 상에 재배열 도전층을 형성하는 단계;

   상기 제3 개구를 충전하도록 비아 구조물을 형성하는 단계;

   상기 제1 유전층과 상기 재배열 도전층 상에 제2 유전층을 형성하는 단계 - 상기 제2 유전층은 상기 마이크로 렌즈 영역을 노출하는 제4 개구를 구비함 - ;

   상기 비아 구조물상에 금속 패드를 형성하는 단계; 및

   상기 기판상에 커버층을 형성하는 단계

   를 포함하는 것을 특징으로 하는 이미지 센서 패키지의 제조 방법.
7. 제6항에 있어서,

   상기 제1 개구, 상기 제2 개구, 상기 제3 개구, 및 상기 제4 개구는 리소그래피 공정 및 에칭 공정에 의해 형성되는 것을 특징으로 하는

   이미지 센서 패키지의 제조 방법.
8. 제6항에 있어서,

   상기 제3 개구는 레이저 드릴링 공정에 의해 형성되는 것을 특징으로 하는

   이미지 센서 패키지의 제조 방법.
9. 제6항에 있어서,

   상기 재배열 도전층 및 상기 비아 구조물은 전기 도금 공정에 의해 형성되는 것을 특징으로 하는

   이미지 센서 패키지의 제조 방법.
10. 제6항에 있어서,

    상기 기판의 하프 에칭 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는

    이미지 센서 패키지의 제조 방법.

Images