CN114823552B - 一种适于批量生产的高可靠芯片封装结构及封装方法 - Google Patents
一种适于批量生产的高可靠芯片封装结构及封装方法 Download PDFInfo
- Publication number
- CN114823552B CN114823552B CN202210736606.6A CN202210736606A CN114823552B CN 114823552 B CN114823552 B CN 114823552B CN 202210736606 A CN202210736606 A CN 202210736606A CN 114823552 B CN114823552 B CN 114823552B
- Authority
- CN
- China
- Prior art keywords
- chip
- ring frame
- substrate
- cover plate
- chip packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H10W76/18—
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
- B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
- B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
- B07C5/34—Sorting according to other particular properties
- B07C5/344—Sorting according to other particular properties according to electric or electromagnetic properties
-
- H10W72/071—
-
- H10W76/60—
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Packaging Frangible Articles (AREA)
Abstract
本发明公开了一种适于批量生产的高可靠芯片封装结构和相应的芯片封装方法。所述芯片封装结构包括基板、芯片、环框和盖板,芯片固定于基板上,环框密封连接于基板上并环绕芯片,盖板覆盖于环框和芯片之上,并与环框密封连接。并且基板与芯片在水平方向的CTE值之差小于或等于15ppm/℃,所述基板、环框和盖板两两之间的在水平方向的CTE值之差小于5ppm/℃。本发明的芯片封装结构能够获得优良的气密性和湿敏级别,并且,这种封装结构适于在预制板上批量完成整板芯片封装和测试,极大地提高了高可靠芯片的封装效率。
Description
技术领域
本发明涉及集成电路封装技术领域,具体为一种批量生产的高可靠芯片封装结构及封装方法。
背景技术
集成电路的封装结构可以定义为集成电路结构的一部分,该部分用于为集成电路芯片提供对外部的电连接,以及机械和环境的保护。环境保护是指使集成电路芯片不受环境和其他电子器件的干扰。因此,集成电路的封装结构通常不仅仅用于机械地支撑芯片,更重要的是用作容纳和保护芯片的一个容器。除此之外,集成电路的封装结构还具有将芯片或系统产生的热清除扩散,允许电信号进出芯片以在电子系统的芯片间提供互连的功能。
常规的集成电路的封装结构采用模塑材料对芯片进行包裹,模塑材料能起到一定的密封、防潮和散热的功能。例如,图1A是一种现有的芯片封装结构的示意图。如图1A所示,该结构包括基板1和通过粘结剂结合到基板1上的芯片2,芯片2触点通过引线键合的方式电连接于基板上的导电线路。并且,在芯片2的上方通过注塑成形的方式形成保护壳体2a。该注塑成形的材料例如可以是环氧树脂。 然而,环氧树脂的热膨胀系数(CTE)通常在50 ppm/℃至100 ppm/℃之间,相比于硅基芯片2 ppm/℃~5 ppm/℃,界面处的CET差值很大,当外界温度变化时,很容易引起封装结构开裂。而且,环氧树脂普遍不具有良好的耐温和耐湿性,容易吸收空气中的潮气,因此在高温高湿的应用环境下会造成内部芯片受潮而失效。
特别的,对于应用于航空、航天、勘探、军用等特殊用途的集成电路来说,通常要求其具有高的可靠性,例如具有高强度、高密封性和高湿敏等级,且耐高温、低温,高湿度以及耐温差变化等。例如,在某些应用场合,需要芯片封装置结构能够在-65摄氏度至150摄氏度范围温度循环500次以上的环境下保持其结构完整和性能完好。为了达到上述要求,业内常采用陶瓷材料作为封装的材料,因为陶瓷具有高的密封性,且具有高的湿敏等级。
例如,授权公告号为CN215933595U的中国实用新型专利公开了一种具有陶瓷管壳的芯片封装结构。如图1B所示,该专利公开了在塑封基板1上安装有芯片2,陶瓷管壳包括盖板3和框架4,盖板3和框架4通过固定钩板3-1连接。但是,由于陶瓷材料脆性较大、烧结困难,陶瓷基板尺寸只能做到120mmⅹ120mm,因此无法进行基于大尺寸基板的批量封装;并且,在测试老化过程中也只能将单个器件逐一转移至测试夹板,无法进行批量的测试和老化。再者,陶瓷基板内嵌导线需采用钨丝,线条密度低,金属钨的阻抗高,且高温烧结难以制作,条形会收缩,使基板内线条的良率一致性偏低,由此导致器件电参数公差大。以上这些使得采用陶瓷基板的材料成本、制造工艺成本、封装工艺成本、测试和老化流程的成本都高。不适合生产中大批量封装的应用场景。
可见,现有的采用模塑封装的芯片封装结构因材料本身存在固有缺陷,无法达到特殊应用环境下对耐高热冲击、高气密性和高的湿敏级别的高可靠性芯片指标,无法满足特殊场景的应用。而采用陶瓷盖板封装的结构则具有陶瓷封装的组装密度低、生产效率差、良率一致性偏低的问题。因此,业界极需一种既适合高效、低成本的规模化生产,同时又能满足特殊应用环境下高可靠性要求的芯片封装结构和相应的芯片封装方法。
发明内容
(一)要解决的技术问题
本发明一方面旨在解决芯片封装结构中采用常规塑料材料和工艺无法获得优良的气密性和湿敏级别的问题;本发明另一方面为了解决高可靠芯片封装结构中采用陶瓷材料导致的封装工艺复杂,生产效率低下的问题。
(二)技术方案
为解决上述技术问题,本发明一方面提出一种芯片封装结构,包括基板、芯片、环框和盖板,所述芯片固定于基板上,所述环框密封连接于基板上并环绕所述芯片,所述盖板覆盖于环框和芯片之上,并与所述环框密封连接,所述基板与芯片在水平方向的CTE值之差小于或等于15ppm/℃;所述基板、环框和盖板两两之间的在水平方向的CTE值之差小于5ppm/℃。
根据本发明的优选实施方式,所述基板、环框和盖板的材料均为BT树脂,并且所述基板和盖板的厚度均大于等于0.1mm且小于等于2.0mm。
根据本发明的优选实施方式,所述基板、环框和盖板的材料均为ABF树脂,所述基板和盖板的厚度大于等于0.1mm且小于等于2.0mm。
根据本发明的优选实施方式,所述芯片的数量至少为两个,所述环框包括用于隔离芯片的隔离坝。
根据本发明的优选实施方式,所述盖板和环框之间为焊接连接。
根据本发明的优选实施方式,所述芯片与环框之间、芯片与盖板之间、环框与基板之间,由硅酮胶或环氧胶填充和粘结。
根据本发明的优选实施方式,所述环框与基板之间,以及所述芯片与盖板之间,均通过焊料连接。
根据本发明的优选实施方式,所述盖板的上下两侧均覆盖有金属膜,且盖板内部设置有连接上下金属膜的金属线。
根据本发明的优选实施方式,所述基板的上下表面覆有金属导电层,并通过基板中的预留线路互连。
根据本发明的优选实施方式,所述芯片以倒装焊接方式固定于所述基板上。
根据本发明的优选实施方式,所述芯片与基板之间采用金-金互连的方式电性连接。
本发明的另一方面提出一种芯片封装方法,包括如下步骤:在基板上固定多个芯片,所述多个芯片相互间隔设置;将基板、环框板和盖板依次叠置并固定,以形成整板芯片封装结构,所述环框板上预先形成有多个通孔,所述通孔的位置与所述多个芯片的位置对应,其用于容纳并环绕所述芯片;切割所述整板芯片封装结构,以使各通孔四周形成独立的环框,从而得到多个芯片封装结构。
根据本发明的优选实施方式,所述基板上固定多个芯片的步骤包括:将所述基板吸附固定于载舟上;在所述基板上焊接所述多个芯片。
根据本发明的优选实施方式,所述将基板、环框板和盖板依次叠置并固定包括以下的任一种方式:将所述基板、环框板和盖板同时进行固定连接;将所述环框板固定结合于所述盖板上,再将所述固定有环框板的盖板固定结合于具有芯片的基板上;以及,将所述环框板固定连接于所述具有芯片的基板上,再将所述固定有环框板的基板固定结合于盖板上。
根据本发明的优选实施方式,所述将环框板固定结合于盖板的步骤包括:将所述盖板吸附固定于载舟上;在所述盖板上焊接所述环框板。
根据本发明的优选实施方式,所述基板与芯片在水平方向的CTE值之差小于或等于15ppm/℃;所述基板、环框板和盖板两两之间的在水平方向的CTE值之差小于5ppm/℃。
根据本发明的优选实施方式,所述基板、环框板和盖板的材料均为BT树脂,并且所述基板和盖板的厚度均大于等于0.1mm且小于等于2.0mm。
根据本发明的优选实施方式,所述基板、环框板和盖板的材料均为ABF树脂,所述基板和盖板的厚度大于等于0.1mm且小于等于2.0mm。
根据本发明的优选实施方式,所述芯片的数量至少为两个,所述环框板包括用于隔离芯片的隔离坝。
根据本发明的优选实施方式,将所述固定有环框板的盖板结合于所述基板上并进行固定包括:在所述环框板的通孔内及通孔周围涂覆硅酮胶或环氧胶,将所述固定有环框板的盖板上结合于所述基板并进行粘结,使所述芯片与环框板之间的空间内、以及所述环框板与基板之间,由硅酮胶或环氧胶填充和粘结。
根据本发明的优选实施方式,将所述固定有环框板的盖板结合于所述基板上并进行固定包括:将所述固定有环框板的盖板结合于所述基板上并进行固定包括焊接步骤,即将所述环框板焊接于基板,并且使位于环框板内的所述芯片焊接于盖板。
根据本发明的优选实施方式,所述在基板上固定多个芯片的步骤包括:采用倒装焊接的方式将芯片固定于所述基板上。
根据本发明的优选实施方式,所述倒装焊接的方式包括:采用无焊料焊接工艺以金-金互连的方式将芯片固定于所述基板上。
本发明第三方面还提出由上述芯片封装方法制得的芯片封装结构,其特征在于。
本发明第四方面还提出一种规模化芯片筛选装置,包括:主板;位于所述主板上且与整板芯片封装结构上的各芯片封装结构位置对应的多个限位框;以及位于所述限位框内的可伸缩探针。
根据本发明的优选实施方式,所述整板芯片封装结构是上述的芯片封装方法中形成的整板芯片封装结构。
(三)有益效果
本发明的芯片封装结构能够获得优良的气密性和湿敏级别,并且,这种封装结构适于在预制板上批量完成整板芯片封装结构并一体化进行测试和筛选,由此能够极大地提高了高可靠芯片的封装效率。
本发明的芯片封装结构具有高性能、高密度、高可靠与低成本优势,具有体积小、重量轻、封装密度高、使用寿命长、材料成本低、工序流程短、生产周期灵活、良率一致性高等优点。
附图说明
图1是现有技术的采用陶瓷管壳的芯片封装结构的示意图。
图2A是本发明的第一实施例的芯片封装结构的示意图。
图2B是本发明的第一实施例的变形实施例的结构示意图。
图3是本发明的第二实施例的芯片封装结构示意图。
图4是本发明的第三实施例的芯片封装结构示意图。
图5A和图5B分别显示了不具有隔离坝和具有隔离坝的框架的顶面示意图。
图6是本发明的第四实施例的芯片封装结构示意图。
图7A、7B是本发明的芯片封装结构的制造方法的第一实施例中在基板上固定多个芯片的工艺示意图,其中图7A是截面图,图7B是顶视图。
图8A、8B是本发明的芯片封装方法的第一实施例中在盖板上固定连接环框板的工艺示意图,其中图8A是截面图,图8B是顶视图,图8C是仰视平面图。
图9、图10是本发明的芯片封装方法的第一实施例中将固定有环框板的盖板结合于所述基板上并进行固定的工艺示意图。
图11和图12是本发明的芯片封装方法的第二实施例的盖板结构工艺示意图。
图13是本发明的芯片封装方法的第一实施例中切割所述一体化结构的工艺示意图。
图14和图15是是本发明的芯片封装方法的将盖板、环框板和基板之间进行固定的两个不同实施例的示意图。
图16和图17显示了用于对本发明的整板芯片封装结构进行规模化筛选的一体化测试装置的结构示意图,其中图16是顶视图,图17是截面图。
图18显示了一体化测试装置对整板芯片封装结构进行测试的示意图。
图19是本发明的整板芯片封装结构的实施例的样品的引脚定义图。
图20和图21分别显示了本发明的整板芯片封装结构的实施例的四个样品在温度循环测试之前和之后测得的引脚电压值。
图22至25分别是本发明的整板芯片封装结构的实施例的四个样品在经过500次高强度温度循环之后的显微镜照片。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明作进一步的详细说明。
如前所述,采用常规模塑材料和工艺无法获得能够应用于特殊环境的芯片封装结构,例如对于某些应用环境,其要求在 -65摄氏度至150摄氏度范围内温度循环500次以上而结构完整、功能良好,这就要求芯片封装结构具有超优良的结构稳固性、气密性和湿敏级别。为了解决这样的问题,业界一直以来采用陶瓷材料来改善芯片封装结构的气密性和湿敏级别,但是陶瓷基板的尺寸做不到批量生产所需的大尺寸,其本身的线条密度低、阻抗大、电参数公差大,以及成本高等缺点导致高可靠性芯片的工艺复杂、良率低下且工艺成本高昂。本发明的发明人打破传统的材料和工艺选择的范囿,另辟蹊径提出采用非陶瓷的有机材料预制板作为高可靠性芯片封装结构的封装材料,并且对满足高可靠的材料参数进行了充分的研究而提出了本发明的创新技术方案。
固定芯片的基板的材料需要选用温度膨胀系数(CTE)与芯片的CTE的差值在较小范围内的材料,同时,采用温度膨胀系数(CTE)与基板接近的多层材料来构成芯片的封装结构。
具体来说,本发明的芯片封装结构包括基板、芯片、环框和盖板,芯片固定于基板上,环框密封连接于基板上并环绕芯片,盖板覆盖于环框和芯片之上,并与环框密封连接。也就是说,本发明提出采用三层预制的板材构成容纳芯片的腔体,通过控制各板材的CTE来实现芯片封装结构在高温及快速温度变化的环境下的气密性、湿敏级别和基板与芯片间的连接稳固。
本发明控制材料的CTE差值,使得各层的热膨胀系数相同,这减少了各层之间的热应力,使得各层之间的密封性得到提高。本发明通过控制基板与芯片的CTE差值,结合特定的芯片焊接工艺,使得芯片与基板之间的界面强度得到提高,在高温及快速温度变化下的连接稳固。并且,本发明优选采用预制板来构成各层,由于预制板是预先模制的树脂板材,本身具有均一的机械和物理性能,且可以根据需要选择具有相应性能参数的板材,这使得由预制板构成的封装结构能够具有均一、可控的机械和物理性能。同时,采用预制板作为封装材料,只需要对预制板进行粘结或焊接即可形成芯片封装结构的整体结构,而无需进行模塑、固化等步骤,避免了传统的封装工艺步骤复杂及模塑过程容易造成结构缺陷的问题。
本发明优选为采用BT树脂作为各预制板的树脂材料,简称BT板。BT树脂又称为双马来酰亚胺三嗪(Bismaleimide Triazine)树脂,是一种用于高密度互连(HDI)印刷电路板的特殊高性能基板材料,具有细线宽/细线距的特点。高密度互连(HDI)印刷电路板,是一种使用微盲埋孔技术的线路分布密度高的电路板。本发明中所称的BT树脂包括改性的BT树脂,例如在双马来酰亚胺三嗪树脂中加入环氧树脂、聚苯醚树脂(PPE)或烯丙基化合物等作为改性组分。根据高可靠芯片的应用环境,可以根据环境参数的需求针对性地选择改性组分。经发明人实验验证,采用BT树脂作为基板和盖板时,基板和盖板的厚度均控制在大于等于0.1mm且小于等于2.0mm是有利的,这使得规模生产工艺上实现的可能性,还能得到所需的高气密性和湿敏等级。
当本发明中的基板、环框和盖板均采用BT树脂时,作为基板的材料,BT树脂具有高密度线路配置,微孔技术使其拥有更加优秀的介电性,相对于传统基板材料,有着更高的性能。BT树脂基板亦有着高可靠性的基材特点,高玻璃化温度、低热膨胀率、良好的力学特征、优异的湿敏等级、不易脆等特征。
本发明另一优选实施方式时采用ABF树脂作为各预制板的树脂材料,简称ABF板。ABF又称Ajinomoto合成膜(Ajinomoto Build-up Film ®),是Ajinomoto集团(日本味之素集团)开发的一种用于CPU封装的层间绝缘材料。ABF 树脂与BT树脂的特性相近,且ABF树脂可做线路更细、适合高脚数的 IC封装。ABF树脂能够达到更小细线路、细线宽/细线距的要求。然而,现有技术中未提出将ABF树脂用作芯片封装的基板和盖板材料,而本发明的发明人发现,在基板、环框和盖板中均采用ABF树脂的预制板具有与BT树脂基板相比拟的高可靠性能,甚至在某些方面更加优良的性能。同样,经发明人实验验证,所述基板和盖板的厚度也可以控制在大于等于0.1mm且小于等于2.0mm,以满足规模生产工艺的需要并实现高气密性和湿敏等级。
图2A是本发明的第一实施例的芯片封装结构的示意图。如图2A所示,本发明的芯片封装结构包括基板1、芯片2、环框3和盖板4。所述基板1的上下表面覆有金属导电层,并通过基板中的预留线路互连(图中未示出)。所述芯片2通过倒装焊接方式固定于基板1上,所述倒装焊接是指芯片2和基板1进行倒装焊工艺,在倒装焊接之前对芯片2或基板进行植球工艺;在倒装焊接之后对基板1和芯片2之间的焊接区域进行下填充工艺。该实施例采用现有技术中成熟的倒装焊接工艺,更优选为采用导热性和密封性能良好的填充料。
值得说明的是,在本发明不限于芯片与基板之间的连接方式,即本发明也可以采用除了倒装焊接方式之外的其他方式,例如引线键合的方式。但是,由于倒装焊接方式允许更短的互连路径,信号传送的速度更高,损耗更低,并且倒装焊接方式的底部填胶有利于保护芯片免受环境气氛的污染,有利于芯片在恶劣的环境下正常工作以及提高对机械振动、冲击的耐受力以及环境应力,提高封装可靠性。因此,当倒装焊接方式与本发明提出的相同树脂材料预制板构成基板、环框和盖板的封装方式相结合时,能够实现高可靠的更高的封装标准,同时减小芯片封装的尺寸。因此本发明优选为采用倒装焊接方式。
接着参照图2A,本发明的该实施例中,基板1、盖板3与环框4均为CTE值在16~17.5(ppm/℃)之间的同种BT树脂的预制板,盖板3与环框4之间先进行固定后倒扣于基板1上进行固定。发明人经理论计算和实验验证发现,当基板与芯片的CTE值的差保持在15(ppm/℃)以内时,配合本发明的芯片封装的整体结构和工艺方法,该实施例的芯片封装结构能够通过-65℃~150℃的500次以上的温度循环测试而保持结构完整且功能良好。由于该实施例采用的是硅基芯片,其CTE值在2.3~2.6之间,因此,当采用CTE值在16~17.5(ppm/℃)之间的BT树脂时,完全能够满足上述快速、高温差变化测试的要求。需要说明的是,这里所称的CTE值均是在水平方向上,即x,y轴方向(参见图2A)上的,或者沿着芯片最大面积表面的方向。
此外,在该实施例中,由于基板1、盖板3与环框4采用相同的BT树脂预制板,因此它们三者两两之间的CTE值为0或接近于0。但是,经发明人理论计算和实验验证,当采用本发明的芯片封装的整体结构和相应的工艺方法时,当控制三者两两之间的CTE值小于5,可以通过-65℃~150℃的500次以上的温度循环测试。
以下为温度循环测试过程:
将编号为#001-20220410、#002-20220410、#001-20220419以及#002-20220419的四个依照本实施例进行封装的芯片封装体小样放进温循箱进行温度循环测试。
1.温度循环条件:
最低温度:-65℃;
最高温度:150℃;
升温时间:1分钟;
降温时间:1分钟;
低温保持时间:10分钟;
高温保持时间:10分钟;
循环次数:500次。
2.温度循环测试过程
(1)小样温循前经历过如下操作:对器件底部使用热风枪(设置温度300℃)、距离器件1cm、吹1分钟左右后,将器件取下开始试验。
(2)各引脚接触情况测试:对PVIN/PH引脚对PGND的反向二极管、其余引脚对GND的反向二极管进行测试,反应连接情况,记录测试结果;
(3)对器件6个表面进行目检,并使用显微镜拍照,保存照片。
3.测试结果
图19是样品的引脚定义图。图20和图21分别是四个样品在温度循环测试之前和之后测得的引脚电压值。从图中可以看出,在经过500次高强度温度循环之后,各样品的引脚电压几乎没有发生变化,即其电性能保持稳定。
图22至25分别是四个样品在经过500次高强度温度循环之后的显微镜照片。各附图中,左上、中上、右下、左下、中下、右下的子图分别为顶视图、底视图、正视图、后视图、左视图和右视图。从图中可看出,在经过500次高强度温度循环之后,芯片的层状结构保持完好,焊料金球的形态保持完整。
可见,本发明的芯片封装结构具有高可靠性,能够长时间耐受高强度的热冲击而保持结构完整和性能稳定。
本发明中的环框4是指预先开设有通孔的预制板框架。该通孔用于围绕芯片2。由于盖板3与环框4为同种BT树脂的预制板,因此在施加于基板之前,可以预先采用粘结或焊接的方式将盖板3与环框4进行紧密的固定。采用粘结方式固定时,本发明优选为采用环氧胶或硅酮胶进行粘结。但在该实施例中,优选为环氧胶焊接的方式进行固定。一方面,由于盖板3与环框4为同种材料,因此二者具有相同的热膨胀系数和耐湿性,因此相互结合之后,在界面处不会产生应力堆积等影响结构稳定性和气密性的缺陷。另一方面,由于盖板3与环框4是预先进行固定的,因此可以预先形成一体化结构,这样,可以在芯片封装之前提前对盖板3与环框4之间粘结或焊接质量进行检测和筛选,使得成品后的芯片封装结构的良率更高。
并且,为了进一步提高芯片封装结构的散热能力,该实施例中采用硅酮胶填充盖板3与环框4组成的一体化结构与基板之间的空间,以作为固定连接的方式并提高芯片的导热能力。同时,所述盖板的上下两侧均覆盖有金属膜,且盖板内部设置有连接上下金属膜的金属线。由此,由芯片背部产生的热量能够快速、高效的传导至盖板外侧,大大提高了芯片在高温环境下应用的可靠性。
此外,在该实施例中,由于采用了倒装焊接的方式,因此为了进一步提高芯片与基板之间的结构稳固性和耐冲击性能,所述芯片与基板之间的电性连接采用金-金互连的方式。所谓的金-金互连是指基板侧的焊盘顶层和芯片焊盘顶层均为金属金,且采用金球焊接。由此,可以通过无焊料的低温超声焊接方式将芯片的引脚与基板上的焊盘进行焊接。由于采用了金-金互连的方式,能够克服常规的铝制焊盘与金球之间焊接时产生的柯肯达尔效应而使得焊接失效,防止了焊接点的开裂,进一步提高芯片封装环境下的结构稳定性和耐热冲击性能。并且,采用低温无焊料焊接技术,一方面不会因高温焊导致的基板热变形,另一方面,与常规的再流焊接技术相比,不会产生焊料熔化的再流淌,防止了由此可能产生的芯片管脚之间产生异物,增加了器件的良率。
需要说明的是,在该实施例中,图2A示出的环框的通孔是用于容纳一个芯片的情况,但应当理解,本发明并不限于环框的特定尺寸、个数、形状等,也不限于环框内芯片的数量或堆叠数等。
图2B是本发明的第一实施例的变形实施例的结构示意图。与图2A所示的实施例不同的是,在基板1上且位于环框内,除了固定有芯片2,还固定连接有电容器2-1,该电容器用于对芯片的输入输出信号进行调理。将该电容器2-1可以像芯片2一样通过焊接方式与基板上预设的焊盘进行固定。通过将该电容器2-1与芯片封装在一起,可以使芯片的输入输出性能得到调整或改善而不会改变芯片封装结构的可靠性。
本领域技术人员应当理解,该图2B所示的实施例仅是一种示例性实施方式,事实上,除了单个电容器之外,可以根据实际需要将不同的无源器件一并封装成芯片封装结构内部,例如电感、电阻等。
图3是本发明的第二实施例的芯片封装结构示意图。该实施例是在环框的一个通孔内容纳两个芯片的情况,即第一芯片21和第二芯片22。当两个芯片封装在一起时,可以节省芯片在电路板上的占用面积并节省成本。通常,第一芯片21和第二芯片22是用于同一电子设备中的不同功能的芯片,例如第一芯片21为传感芯片,第二芯片22为控制芯片。在本发明的其他实施方式中,也可以将三个或三个以上的芯片封装在一起。并且,为了进一步减小芯片的占用面积,还可以采用芯片堆叠技术将多个芯片在竖直方向叠加在一起,这种方式也可以应用于本发明提出的芯片封装结构中。
图4是本发明的第三实施例的芯片封装结构示意图。与前一实施例不同的是,该实施例的框架的通孔中设置有一个隔离坝41,用于分隔位于同一芯片封装结构中的两个芯片21、22。该隔离坝作为框架的一部分是与框架整体成形的。通过设置隔离坝41,使得位于同一封装结构中的芯片之间的影响降低,特别是对于高散热、电磁信号强度要求的芯片是至关重要的。
图5A和图5B分别显示了不具有隔离坝和具有隔离坝的框架的顶面示意图。从图中可看出,所述框架是一体化的结构,可以通过在树脂的预制板上预先形成通孔来形成。
再回到图2A,在图2A所示的实施例中,在预先采用粘结或焊接的方式将盖板3与环框4进行紧密的固定之后,盖板与环框的组成的一体化结构倒扣到具有芯片的基板1上进行密封紧密连接。在该实施例中,所述芯片2与环框4之间、芯片2与盖板3之间、环框4与基板1之间,由硅酮胶或环氧胶填充和粘结。由此,环框4密封连接于基板1上并环绕芯片2,盖板3覆盖于环框4和芯片2之上,并与所述环框4密封连接。
图6是本发明的第四实施例的芯片封装结构示意图。与第一实施例不同的是,该实施例中,芯片2的背面与盖板3之间,以及环框4与基板1之间,均通过焊接方式连接。图6中示出了芯片2的背面与盖板3之间的第一焊料9,以及环框4与基板1之间的第二焊料10。第一焊料9和第二焊料10的焊接可以同时进行,并且在真空环境下进行,这样使得芯片封装置结构内部具有真空环境,芯片背面产生的热量可以直接通过焊料传到盖板一侧,这对芯片封装结构的散热极为有利。
图7A至图10是本发明的芯片封装结构的制造方法的第一实施例的各步骤工序示意图。第一方法实施例包括如下的步骤:
S1、在基板上固定多个芯片,各芯片相互间隔设置。
由于本发明提出采用三层预制板组成的封装结构,因此本发明特别适合于批量生产。首先在基板1上间隔设置多个芯片。其中图7A是截面图,示意性地示出了两个芯片的情况;图7B是顶视图,示出了4*4矩阵排列的多个芯片的情况。但应理解,为了提高批量生产的效率,在工艺允许的条件下,在一个基板上可以设置更多的芯片。
优选的,当芯片数量较多时,由于基板很薄,将所述基板吸附固定于一个第一载舟11上,由此第一载舟可以较好地支撑基板,以利于后续在所述基板上固定所述多个芯片。
如前所述,基板1的上下表面覆有金属导电层,并通过基板中的预留线路互连。所述芯片2可通过倒装焊接方式固定于基板1上,在倒装焊接之后对基板1和芯片2之间的焊接区域进行下填充工艺,优选为采用导热性和密封性能良好的填充料。
此外,在该实施例中,所述芯片2与基板1之间的电性连接采用金-金互连的方式,并通过无焊料的低温超声焊接方式将芯片的引脚与基板上的焊盘进行焊接。由于采用了金-金互连的方式,能够克服常规的铝制焊盘与金球之间焊接时产生的柯肯达尔效应而使得焊接失效,防止了焊接点的开裂,进一步提高芯片封装环境下的结构稳定性和耐热冲击性能。并且,采用低温无焊料焊接技术,一方面不会因高温焊导致的基板热变形,另一方面,与常规的再流焊接技术相比,不会产生焊料熔化的再流淌,防止了由此可能产生的芯片管脚之间产生异物,增加了器件的良率。
S2、在盖板上固定连接环框板。
如图8A所示,所述环框板上预先形成有多个通孔,所述通孔的位置与所述多个芯片的位置对应,其尺寸能够容纳并环绕所述芯片。本发明中,盖板3与环框板4为同种BT树脂的预制板。在此步骤中,采用粘结或焊接的方式将盖板3与环框4进行紧密的固定。在该实施例中为焊接的方式进行固定。由于盖板3与环框板4为同种材料,因此二者具有相同的热膨胀系数和耐湿性,因此相互结合之后,在界面处不会产生应力堆积等影响结构稳定性和气密性的缺陷。
该步骤之后,可以对盖板3与环框板4之间粘结或焊接质量进行检测和筛选,对焊料形成有缺陷,或者焊接导致应力集中的环框部分进行标记,以便得有问题的环框不进行后续的工艺,这使得成品后的芯片封装结构的良率更高。
由于该实施例的基板1上固定有多个芯片2,因此,盖板3的尺寸应与基板1相匹配(大致相同),且环框版上的形成的通孔数量与芯片的数量相对应。并且,由于盖板较薄,因此该实施例同样地将所述盖板吸附固定于第二载舟·1上,然后在所述盖板上焊接所述环框板。
图8A是截面图,示意性地示出了在盖板3上焊接环框板4的工艺。图8B是仰视立体图,显示了在盖板3上焊接了环框板4的形态。图8C是仰视平面图,示出了4*4矩阵排列的多个通孔的情况。但应理解,为了提高批量生产的效率,在工艺允许的条件下,在一个环框板上可以设置更多的与芯片对应的通孔。
值得一提的是,对于图5B所示的具有隔离坝的环框形态,只需要调整通孔的位置和形状即可。
S3、将固定有环框板的盖板结合于所述基板上并进行固定,以形成一体化结构,使各所述通孔分别环绕各芯片。
如图9所示,在该实施例中,在环框板4的通孔内及通孔周围涂覆硅酮胶或环氧胶。然后,如图10所示,将所述固定有环框板的盖板上结合于所述基板并进行粘结,使所述芯片2与环框板4之间的空间内、以及所述环框板4与基板1之间,由硅酮胶或环氧胶填充和粘结。
在芯片封装方法的另一实施例中,如图11所示,将所述固定有环框板的盖板结合于所述基板上并进行固定包括焊接步骤,在芯片2背部及基板的对应于环框的位置涂覆焊料。然后,如图12所示,使用焊接技术将盖板和环框的一体化结构覆盖于基板和芯片上,完成整板焊接。
S4、切割所述一体化结构,以使各通孔四周形成独立的环框,从而得到多个芯片封装结构。
如图13所示,在该步骤中,将已经完成封装的整板芯片封装结构进行切割,得到成品的芯片封装结构。
需要说明的是,在该步骤S4之前,可以规模化地对整板芯片封装结构)进行筛选,并根据筛选结果对器件成品进行判据。为了满足高可靠性要求,特别是耐热冲击性能的要求,在测试过程中包括有老化的过程。
在本发明的其他实施例中,步骤S2和S3中对于盖板、环框板和基板之间的结合顺序可以进行适当的改变。
图14和图15是将盖板、环框板和基板之间进行固定的不同实施例的示意图。其中显示了三者结合的不同工艺顺序。其中,图14示出了先将所述环框板固定连接于所述具有芯片的基板上,再将所述固定有环框板的基板固定结合于盖板上的工序,图15示出了所述基板、环框板和盖板同时进行固定连接的方式。上述结合方式均可以采用粘结或焊接的方式进行。
图16和图17显示了用于对本发明的整板芯片封装结构进行规模化筛选的一体化测试装置的结构示意图。图16是顶视图,图17是截面图。如图16、17所示,该一体化测试装置13包括主板131和位于主板上的与整板芯片封装结构的位置对应的多个限位框132和限位框133内的可伸缩探针133。所述探针133的位置与基板背面的管脚位置相对应。
图18显示了一体化测试装置对整板芯片封装结构进行测试的示意图。如图18所示,进行测试时,测试装置的限位框顶抵基板1的背面,使探针133对准各基板背面的管脚并回弹,测试装置上的测试电路(未画出)完成测试。
相比于现有技术必须对芯片封装结构的成品器件进行逐一放入测试装置中,本发明无需进行逐一转移、放置等程序,极大地提高了测试的效率。
此外,在老化时,可以将集成有多个测试探针的一体化老化背夹装置连接于整板芯片封装结构的基板背面的引脚进行,无需对器件进行逐一的转移和放置即可以完成整板芯片封装结构的老化,极大地提高了测试效率。特别是对于本发明的高可靠性芯片封装结构的测试来说,由于测试的次数很多,而采用本发明的整板芯片封装结构的测试装置和测试方法,能够使几乎所有的测试(除了最后一次在切割完成后进行)在整板上进行,这极大地提高了封装后测试和筛选的效率。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (18)
1.一种芯片封装结构,包括基板、芯片、环框和盖板,所述芯片固定于基板上,所述环框紧密连接于基板上并环绕所述芯片,所述盖板覆盖于环框和芯片之上,并与所述环框紧密连接,其特征在于:
所述芯片以倒装焊接方式固定于所述基板上,所述基板与芯片在水平方向的CTE值之差小于或等于15ppm/℃;
所述基板、环框和盖板的材料均为BT树脂,且两两之间的在水平方向的CTE值之差小于5ppm/℃;
所述基板和盖板的厚度均大于等于0.1mm且小于等于2.0mm;
所述芯片封装结构能够通过-65℃~150℃的500次以上的温度循环测试。
2.如权利要求1所述的芯片封装结构,其特征在于,所述芯片的数量至少为两个,所述环框包括用于隔离芯片的隔离坝。
3.如权利要求1所述的芯片封装结构,其特征在于,所述盖板和环框之间为焊接连接。
4.如权利要求1所述的芯片封装结构,其特征在于,所述芯片与环框之间、芯片与盖板之间、环框与基板之间,由硅酮胶或环氧胶填充和粘结。
5.如权利要求1所述的芯片封装结构,其特征在于,所述环框与基板之间,以及所述芯片与盖板之间,均通过焊料连接。
6.如权利要求4或5所述的芯片封装结构,其特征在于,所述盖板的上下两侧均覆盖有金属膜,且盖板内部设置有连接上下金属膜的金属线。
7.如权利要求1所述的芯片封装结构,其特征在于,所述基板的上下表面覆有金属导电层,并通过基板中的预留线路互连。
8.如权利要求1所述的芯片封装结构,其特征在于,所述芯片与基板之间采用金-金互连的方式电性连接。
9.一种芯片封装方法,其特征在于,包括如下步骤:
在基板上以倒装焊接方式固定多个芯片,所述多个芯片相互间隔设置,所述基板与芯片在水平方向的CTE值之差小于或等于15ppm/℃;
将基板、环框板和盖板依次叠置并固定,以形成整板芯片封装结构,所述环框板上预先形成有多个通孔,所述通孔的位置与所述多个芯片的位置对应,其用于容纳并环绕所述芯片,其中,所述基板、环框和盖板的材料均为BT树脂,且两两之间的在水平方向的CTE值之差小于5ppm/℃,所述基板和盖板的厚度均大于等于0.1mm且小于等于2.0mm;
所述芯片封装结构能够通过-65℃~150℃的500次以上的温度循环测试;
切割所述整板芯片封装结构,以使各通孔四周形成独立的环框,从而得到多个芯片封装结构。
10.如权利要求9所述的芯片封装方法,其特征在于,所述基板上固定多个芯片的步骤包括:
将所述基板吸附固定于载舟上;
在所述基板上焊接所述多个芯片。
11.如权利要求9所述的芯片封装方法,其特征在于,所述将基板、环框板和盖板依次叠置并固定包括以下的任一种方式:
将所述基板、环框板和盖板同时进行固定连接;
将所述环框板固定结合于所述盖板上,再将所述固定有环框板的盖板固定结合于具有芯片的基板上;以及,
将所述环框板固定连接于所述具有芯片的基板上,再将所述固定有环框板的基板固定结合于盖板上。
12.如权利要求11所述的芯片封装方法,其特征在于,所述将环框板固定结合于盖板的步骤包括:
将所述盖板吸附固定于载舟上;
在所述盖板上焊接所述环框板。
13.如权利要求11所述的芯片封装方法,其特征在于,所述芯片的数量至少为两个,所述环框板包括用于隔离芯片的隔离坝。
14.如权利要求11所述的芯片封装方法,其特征在于,将所述固定有环框板的盖板结合于所述基板上并进行固定包括:
在所述环框板的通孔内及通孔周围涂覆硅酮胶或环氧胶,将所述固定有环框板的盖板上结合于所述基板并进行粘结,使所述芯片与环框板之间的空间内、以及所述环框板与基板之间,由硅酮胶或环氧胶填充和粘结。
15.如权利要求11所述的芯片封装方法,其特征在于,将所述固定有环框板的盖板结合于所述基板上并进行固定包括:
将所述固定有环框板的盖板结合于所述基板上并进行固定包括焊接步骤,即将所述环框板焊接于基板,并且使位于环框板内的所述芯片焊接于盖板。
16.如权利要求11所述的芯片封装方法,其特征在于,所述倒装焊接的方式包括:采用无焊料焊接工艺以金-金互连的方式将芯片固定于所述基板上。
17.一种芯片封装结构,其特征在于,由权利要求9至16中任一项所述的芯片封装方法制得。
18.一种规模化芯片筛选装置,其特征在于,包括:
主板;
位于所述主板上且与整板芯片封装结构上的各芯片封装结构位置对应的多个限位框;以及
位于所述限位框内的可伸缩探针;
所述整板芯片封装结构是权利要求9至16中任一项所述的芯片封装方法中形成的整板芯片封装结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210736606.6A CN114823552B (zh) | 2022-06-27 | 2022-06-27 | 一种适于批量生产的高可靠芯片封装结构及封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210736606.6A CN114823552B (zh) | 2022-06-27 | 2022-06-27 | 一种适于批量生产的高可靠芯片封装结构及封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114823552A CN114823552A (zh) | 2022-07-29 |
| CN114823552B true CN114823552B (zh) | 2022-11-11 |
Family
ID=82523538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210736606.6A Active CN114823552B (zh) | 2022-06-27 | 2022-06-27 | 一种适于批量生产的高可靠芯片封装结构及封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114823552B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116031167B (zh) * | 2022-12-29 | 2023-09-22 | 声龙(新加坡)私人有限公司 | 芯片的封装方法和装置 |
| CN117276205B (zh) * | 2023-09-14 | 2024-04-30 | 北京升宇科技有限公司 | 一种结温公差小的高可靠集成电路封装结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101432876A (zh) * | 2006-04-27 | 2009-05-13 | 住友电木株式会社 | 半导体器件和制造半导体器件的方法 |
| CN108231700A (zh) * | 2016-12-21 | 2018-06-29 | 苏州迈瑞微电子有限公司 | 芯片封装结构和方法 |
| CN208207151U (zh) * | 2018-06-08 | 2018-12-07 | 湖州慧能机电科技有限公司 | 一种大功率芯片老化测试装置 |
| CN114300445A (zh) * | 2021-12-20 | 2022-04-08 | 湖北三江航天险峰电子信息有限公司 | 一种sip封装的射频装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000223627A (ja) * | 1999-01-29 | 2000-08-11 | Nec Corp | フリップチップパッケージ |
| DE102012213916A1 (de) * | 2011-11-08 | 2013-05-08 | Robert Bosch Gmbh | Elektronikmodul für ein Steuergerät |
-
2022
- 2022-06-27 CN CN202210736606.6A patent/CN114823552B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101432876A (zh) * | 2006-04-27 | 2009-05-13 | 住友电木株式会社 | 半导体器件和制造半导体器件的方法 |
| CN108231700A (zh) * | 2016-12-21 | 2018-06-29 | 苏州迈瑞微电子有限公司 | 芯片封装结构和方法 |
| CN208207151U (zh) * | 2018-06-08 | 2018-12-07 | 湖州慧能机电科技有限公司 | 一种大功率芯片老化测试装置 |
| CN114300445A (zh) * | 2021-12-20 | 2022-04-08 | 湖北三江航天险峰电子信息有限公司 | 一种sip封装的射频装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114823552A (zh) | 2022-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6060778A (en) | Ball grid array package | |
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| JP4676640B2 (ja) | インテリジェントパワーモジュールパッケージ | |
| KR100903063B1 (ko) | 노출된 다이를 가지는 로우 프로파일 볼 그리드 어레이 및그 제조 방법 | |
| CN114823552B (zh) | 一种适于批量生产的高可靠芯片封装结构及封装方法 | |
| JP2013042135A (ja) | リードフレーム接続を有するパワーオーバレイ構造 | |
| WO1999044401A1 (en) | Stacking layers containing enclosed ic chips | |
| WO2005004563A1 (ja) | モジュール装置及びその製造方法 | |
| US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
| CN110211884A (zh) | 高密度三维叠层自对准集成封装方法 | |
| TW201810634A (zh) | 光學元件封裝結構 | |
| CN103094291B (zh) | 一种具有双层基板的影像感测器封装结构 | |
| KR101096330B1 (ko) | 반도체 장치용 패키지 | |
| JPH088354A (ja) | 半導体装置およびその製法 | |
| CN116913864B (zh) | 一种结温公差小的高可靠集成电路封装结构及封装方法 | |
| JPH11274375A (ja) | 半導体装置及びその製造方法 | |
| CN114823550B (zh) | 一种适于批量生产的芯片封装结构及封装方法 | |
| US6415505B1 (en) | Micromachine package fabrication method | |
| CN100424870C (zh) | 半导体模块 | |
| JPH0846084A (ja) | 表面実装型半導体パッケージ及びその製造方法並びに半導体装置 | |
| CN108508283A (zh) | 电场传感器封装组件及其批量化制造方法 | |
| JP2009188392A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3446695B2 (ja) | 半導体装置 | |
| CN118553686B (zh) | 盖板开窗的高可靠芯片封装结构及封装方法 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |