CN107026107B - 电子部件的制造装置及制造方法以及电子部件 - Google Patents

电子部件的制造装置及制造方法以及电子部件 Download PDF

Info

Publication number
CN107026107B
CN107026107B CN201710058162.4A CN201710058162A CN107026107B CN 107026107 B CN107026107 B CN 107026107B CN 201710058162 A CN201710058162 A CN 201710058162A CN 107026107 B CN107026107 B CN 107026107B
Authority
CN
China
Prior art keywords
porous metal
resin
component
chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710058162.4A
Other languages
English (en)
Other versions
CN107026107A (zh
Inventor
竹内慎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Towa Corp
Original Assignee
Towa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Towa Corp filed Critical Towa Corp
Publication of CN107026107A publication Critical patent/CN107026107A/zh
Application granted granted Critical
Publication of CN107026107B publication Critical patent/CN107026107B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供电子部件的制造装置及制造方法以及电子部件。在使多孔金属与半导体芯片部件接触的状态下进行树脂封装。在基板上配置有覆盖倒装安装后的芯片部件的盖状的多孔金属，多孔金属的内侧进行了树脂封装。多孔金属的内底面与芯片部件的顶面紧贴。作为其它例，在芯片部件的除引线焊接用焊盘的周边以外的区域配置有板状的多孔金属，并且配置有覆盖多孔金属的多孔金属。多孔金属的内侧进行了树脂封装。多孔金属的内底面、多孔金属和芯片部件的顶面彼此紧贴。作为又一例，在基板上配置有覆盖倒装安装后的芯片部件的多孔金属。基板与芯片部件之间填满下填料。在三个例中，由于多孔金属的壁部的底面与接地电极紧贴，该多孔金属与接地电极电连接。

Description

电子部件的制造装置及制造方法以及电子部件
技术领域
本发明涉及一种电子部件的制造装置及制造方法以及电子部件，该电子部件的制造装置及制造方法通过对晶体管、集成电路(Integrated Circuit：IC)等芯片状元件(以下适当地称作“芯片部件”)进行树脂封装来制造电子部件。
背景技术
近年来，伴随半导体器件越来越向高性能化、多功能化和小型化发展，处于半导体芯片所耗费的功耗越来越增加的倾向。特别是，在处理大功率的功率器件、处理高频信号的微处理器、高频器件等半导体芯片中，由功耗的增加引起的发热成为大问题。为了促进半导体芯片所发出的热的释放，通过在半导体装置(半导体封装件)的表面上设置散热板(heatsink)而将半导体芯片所发出的热释放到外部以进行冷却。
作为具有散热板的半导体装置，提出有如下的半导体装置(例如，参照专利文献1的第[0006]、[0043]段、图1及图2)：该半导体装置利用树脂封装用硬化树脂来实施由铝等金属构成的散热片的安装。
专利文献1：特开2002-158316号公报
但是，在专利文献1所公开的现有半导体装置中存在如下问题。如专利文献1的第[0007]段及图2的(a)所示，散热片经由优良导热性部件与半导体芯片的背面接触。当使金属制散热片与半导体芯片直接接触时，有可能发生半导体芯片的缺损、裂开等破损。为了防止半导体芯片的破损，在散热片与半导体芯片之间设置有优良导热性部件。
发明内容
本发明用于解决上述问题，其目的在于提供一种用于制造电子部件的电子部件的制造装置及制造方法以及电子部件，该电子部件防止芯片部件的破损，并包括芯片部件和以覆盖芯片部件的方式设置且具有导电性的第一部件。
为了解决上述问题，本发明的电子部件的制造装置具备：
成型模，至少具有第一模和与所述第一模相对置的第二模；型腔，被设置在所述第一模和所述第二模中的至少一个上；基板供给机构，以俯视时与所述型腔重叠的方式供给封装前基板，所述封装前基板在基板的被安装面上设置有接地电极并至少安装有芯片部件；树脂供给机构，用于向所述型腔供给树脂材料；以及合模机构，用于对所述成型模进行开模及合模，所述电子部件的制造装置用于制造至少具有所述芯片部件、俯视时覆盖所述芯片部件的第一部件和由所述树脂材料成型的硬化树脂的电子部件，
所述电子部件的制造装置具备：
第一配置区域，在所述成型模合模的状态下用于配置所述型腔中的所述第一部件；和
降压部，在利用规定的合模压力来合模所述成型模的状态下，减小从所述成型模接收到的所述规定的合模压力，
所述第一部件具有导电性，
在所述成型模合模的状态下，利用在所述型腔中硬化而成的所述硬化树脂，来对所述芯片部件、所述第一部件、和所述被安装面中的至少一部分进行树脂封装，
在利用从所述规定的合模压力减小的小压力来按压所述芯片部件的状态下成型所述硬化树脂。
本发明的电子部件的制造装置具有如下方式：
所述第一部件相当于所述降压部。
本发明的电子部件的制造装置具有如下方式：
进一步具备第二部件，所述第二部件与所述第一部件重叠接触并具有导电性，
所述第一部件和所述第二部件中的至少任一个部件相当于所述降压部。
本发明的电子部件的制造装置具有如下方式：
在利用所述规定的合模压力来合模所述成型模的状态下，所述第一部件与所述接地电极电连接。
本发明的电子部件的制造装置具有如下方式：
进一步具备第二部件，所述第二部件与所述接地电极和所述第一部件接触并具有导电性，
所述第一部件和所述第二部件中的至少任一个部件相当于所述降压部。
本发明的电子部件的制造装置具有如下方式：
具备具有所述成型模和所述合模机构的至少一个成型模块，
一个所述成型模块和其它成型模块能够装卸。
为了解决上述问题，本发明的电子部件的制造方法包括：
准备成型模的工序，所述成型模至少具有第一模和与所述第一模相对置的第二模；准备封装前基板的工序，所述封装前基板在基板的被安装面上设置有接地电极并至少安装有芯片部件；以俯视时与形成于所述成型模的型腔重叠的方式供给所述封装前基板的工序；向所述型腔供给树脂材料的工序；对所述成型模进行合模的工序；以及通过在所述型腔中使由所述树脂材料生成的流动性树脂硬化而成型硬化树脂的工序，所述电子部件的制造方法用于制造至少具有所述芯片部件、俯视时覆盖所述芯片部件的第一部件和所述硬化树脂，
所述电子部件的制造方法包括：
至少准备具有导电性的所述第一部件的工序；
以俯视时与所述芯片部件和所述型腔重叠的方式向所述芯片部件与所述型腔之间供给所述第一部件的工序；
将所述第一部件配置在所述型腔中的第一配置区域上的工序；以及
利用规定的合模压力来维持所述成型模合模的状态的工序，
在所述利用规定的合模压力来维持所述成型模合模的状态的工序中，在所述芯片部件、所述第一部件、和所述被安装面中的至少一部分浸渍到所述流动性树脂中的状态下成型所述硬化树脂，
在所述利用规定的合模压力来维持所述成型模合模的状态的工序中，通过降压部来减小从所述成型模接收到的所述规定的合模压力，并且利用从所述规定的合模压力减小的小压力来按压所述芯片部件。
本发明的电子部件的制造方法具有如下方式：
所述第一部件相当于所述降压部。
本发明的电子部件的制造方法具有如下方式：
进一步包括：
准备具有导电性的第二部件的工序；以及
以使所述第二部件与所述第一部件重叠接触的方式将所述第二部件配置在所述型腔中的第二配置区域上的工序，
所述第一部件和所述第二部件中的至少任一个部件相当于所述降压部。
本发明的电子部件的制造方法具有如下方式：
在对所述成型模进行合模的工序中使所述第一部件与所述接地电极电连接。
本发明的电子部件的制造方法具有如下方式：
进一步包括：
准备具有导电性的第二部件的工序；以及
使所述第二部件与所述接地电极和所述第一部件接触的工序，
所述第一部件和所述第二部件中的至少任一个部件相当于所述降压部。
本发明的电子部件的制造方法具有如下方式：
包括：准备具有所述成型模的至少一个成型模块的工序，
一个所述成型模块和其它成型模块能够装卸。
为了解决上述问题，本发明的电子部件具备：
基板；
芯片部件，被安装在所述基板的被安装面上；
多个连接部件，用于使形成于所述芯片部件的多个芯片电极和形成于所述基板的多个基板电极分别电连接；
多个外部电极，与所述多个基板电极分别相连并与外部设备电连接；
第一部件，以俯视时覆盖所述芯片部件的方式被设置在所述芯片部件的上方并具有导电性；
封装树脂，被成型在所述基板的所述被安装面上并至少对所述芯片部件、所述第一部件、和所述被安装面中的至少一部分进行树脂封装；以及
降压部，在成型所述封装树脂时通过从成型模接收规定的合模压力而被压缩变形。
本发明的电子部件具有如下方式：
所述降压部至少包括以下任一种材料：
(1)纤维状金属；
(2)具有波形状的剖面形状的金属板；
(3)导电性纤维；
(4)海绵状的导电性树脂。
本发明的电子部件具有如下方式：
在所述成型模合模的状态下，
利用在所述型腔中硬化而成的硬化树脂，来对所述芯片部件、所述第一部件、和所述被安装面中的至少一部分进行树脂封装，并且在利用从所述规定的合模压力减小的小压力来按压所述芯片部件的状态下成型所述硬化树脂，
所述第一部件相当于所述降压部。
本发明的电子部件具有如下方式：
进一步具备第二部件，所述第二部件与所述第一部件重叠接触并具有导电性，
所述第一部件和所述第二部件中的至少任一个部件相当于所述降压部。
本发明的电子部件具有如下方式：
所述第一部件与设置于所述基板的接地电极电连接。
本发明的电子部件具有如下方式：
进一步具备第二部件，所述第二部件与设置于所述基板的接地电极和所述第一部件接触并具有导电性，
所述第一部件和所述第二部件中的至少任一个部件相当于所述降压部。
根据本发明，能够制造如下的电子部件：该电子部件防止芯片部件的破损，并包括芯片部件和以覆盖芯片部件的方式设置且具有导电性的第一部件。
附图说明
图1的(a)是表示本发明的实施例1的电子部件的结构的示意性剖视图，图1的(b)是图1的(a)的变形例。
图2的(a)是表示本发明的实施例2的电子部件的结构的示意性剖视图，图2的(b)是图2的(a)的变形例。
图3是表示本发明的实施例3的电子部件的结构的示意性剖视图。
图4的(a)是表示本发明的实施例4的电子部件的结构的示意性剖视图，图4的(b)是图4的(a)的一变形例，图4的(c)是图4的(a)的另一变形例。
图5的(a)～(b)是表示本发明的实施例5的电子部件的结构的示意性剖视图。
图6的(a)～(c)是表示在本发明的实施例6的制造方法中，将板状的多孔金属和树脂材料收容在材料收容框中的过程的示意性剖视图。
图7的(a)～(b)是表示在本发明的实施例6的制造方法中，向型腔供给多孔金属和树脂材料的过程的示意性剖视图。
图8的(a)～(c)是表示在本发明的实施例6的制造方法中，对多孔金属和安装在基板上的芯片部件进行树脂封装的过程的示意性剖视图。
图9的(a)～(c)是表示在本发明的实施例7的制造方法中，将多个多孔金属和树脂材料收容在材料收容框中的过程的示意性剖视图。
图10的(a)～(b)是表示在本发明的实施例7的制造方法中，向型腔供给多个多孔金属和树脂材料的过程的示意性剖视图。
图11的(a)～(c)是表示在本发明的实施例7的制造方法中，对安装在基板上的多个芯片部件和与这些芯片部件对应的多个多孔金属进行树脂封装的过程的示意性剖视图。
图12的(a)～(c)是表示在本发明的实施例8的制造方法中，将盖状的多孔金属和树脂材料收容在材料收容框中的过程的示意性剖视图。
图13的(a)～(b)是表示在本发明的实施例8的制造方法中，向型腔供给多孔金属和树脂材料的过程的示意性剖视图。
图14的(a)～(c)是表示在本发明的实施例8的制造方法中，对多孔金属和安装在基板上的芯片部件进行树脂封装的过程的示意性剖视图。
图15的(a)～(c)是表示在本发明的实施例9的制造方法中，对多孔金属和安装在基板上的芯片部件进行树脂封装的过程的示意性剖视图。
图16是表示本发明制造装置的装置概要的俯视图。
具体实施方式
如图4所示，作为第一例，在基板27上配置有用于覆盖倒装安装后的芯片部件28的盖状的多孔金属25。多孔金属25的内侧被封装树脂14树脂封装。多孔金属25的内底面与芯片部件28的顶面紧贴。作为第二例，在芯片部件31的除引线焊接用焊盘11的周边以外的区域配置有板状的多孔金属13，并且配置有覆盖多孔金属13的多孔金属25。多孔金属25的内侧由封装树脂14进行了树脂封装。芯片部件31的顶面与多孔金属13的下表面紧贴，多孔金属13的上表面与多孔金属25的内底面紧贴。作为第三例，在基板33上配置有用于覆盖倒装安装后的芯片部件34的多孔金属25。基板33与芯片部件34之间填满下填料35。在三个例中的任一例中，多孔金属25通过其壁部的底面与接地电极4a紧贴而与接地电极4a电连接。多孔金属25作为散热板和电磁屏蔽板来发挥功能。
(实施例1)
参照图1，对本发明的电子部件的实施例进行说明。本申请文件中的任一幅图为了易于理解均进行适当省略或夸张地示意性地描绘。对相同的结构要素使用相同的附图标记，并适当省略说明。
如图1的(a)所示，电子部件1具备基板2和搭载(安装)在基板2上的半导体芯片3。作为基板2，例如可使用玻璃环氧层压板、印刷基板、陶瓷基板、膜基底基板、金属基底基板等。半导体芯片3由硅晶片或化合物半导体晶片等制造。作为半导体芯片3，例如搭载有功率器件、微处理器、高频器件等。在图1中，以半导体芯片3中的形成有电路的主面(例如，作为形成有电路的面的主面)侧向上的方式，在基板2上搭载有半导体芯片3(面朝上安装)。换言之，半导体芯片3中的未形成有电路的面(副面)侧被搭载在基板2上。
在基板2的上表面上设置有多个布线4。多个布线4的一端(内侧端：靠近半导体芯片3的一端)构成与半导体芯片3的焊盘电连接(以下简称为“连接”)的基板电极5。多个布线4的另一端(外侧端：远离半导体芯片3的一端)经由设置在基板2的内部的通孔布线6和内部布线(未图示)与设置在基板2的下表面上的连接盘7分别连接。连接盘7在基板2的下表面中被设置为格子(grid)状。
在基板2的上表面中，除基板电极5的表面以外，设置有阻焊膜8，其为用于保护多个布线4的绝缘性树脂覆膜。在基板2的下表面中，除各连接盘7的表面以外，设置有阻焊膜9。在各连接盘7上分别设置有与外部设备所具有的外部电极连接的焊锡球(外部电极)10。优选对设置在基板2上的布线4、通孔布线6、内部布线(未图示)以及连接盘7分别使用电阻率较小的铜(Cu)。
半导体芯片3通过粘合剂(未图示)被安装在形成于基板2的阻焊膜8上。半导体芯片3还可以通过导电性浆料被安装在形成于基板2的由铜箔构成的芯片焊接用焊盘上。在半导体芯片3的主面侧沿半导体芯片3的周围设置有多个引线焊接用焊盘11。多个焊盘11借助由金线或铜线构成的接合线(连接部件)12与基板电极5分别连接。
在半导体芯片3上，除设置于半导体芯片3的外缘内侧的多个焊盘11的区域以外，设置有多孔金属(porous metal)13。多孔金属13为板状的纤维状部件。半导体芯片3的主面和多孔金属13的下表面直接接触并紧贴(以下适当地称作“接触”)。
作为多孔金属13，例如可使用铜(Cu)、铝(Al)、镍(Ni)、不锈钢(SUS)等。由于在多孔金属13的内部存在多个空孔(三维连通孔)，因此比一般金属轻。由于多孔金属13为金属，因此具有高导热性。由于多孔金属13为纤维状并在内部存在多个三维连通孔，因此具有优异的应力松弛特性。由此，当多孔金属13被按压到半导体芯片3时，多孔金属13压缩变形。因此，能防止半导体芯片3的破损。
可以将多孔金属13的三维连通孔的内径制造到μm级。可以将多孔金属13设为纤维状的结构。因此，在多孔金属的端面可形成多个包括金属纤维的端部和弯曲部的微小的凹凸(突起)。由此，容易将多孔金属与其它导电体等连接。图1的(a)所示的多孔金属13作为释放半导体芯片3所发出的热的散热板来发挥功能。
在基板2的上表面上以覆盖半导体芯片3、多个布线4、阻焊膜8、接合线12及多孔金属13的侧面的方式设置有封装树脂14。换言之，利用封装树脂14来对安装在基板2的上表面上的半导体芯片3、多个布线4、阻焊膜8、接合线12及多孔金属13的侧面进行树脂封装。在本申请文件中，“利用封装树脂14来进行树脂封装”是指至少将半导体芯片3所具有的电路、多个布线4和接合线12等连接部件与外部电绝缘、以及利用封装树脂14来覆盖多孔金属13的至少一部分这两个含义。
以多孔金属13的表面(顶面)露出的方式设置封装树脂14。作为封装树脂14，例如可使用热硬化性的环氧树脂、硅酮树脂等。由于半导体芯片3和多孔金属13直接接触，因此能提高电子部件1的散热效果。在形成封装树脂14的阶段，完成具有作为散热板发挥功能的多孔金属13的电子部件1。
图1的(b)表示图1的(a)所示的电子部件的变形例。将俯视形状比多孔金属13更大的多孔金属15进一步层压在多孔金属13上。多孔金属15为板状的纤维状部件。俯视时多孔金属15在多孔金属15的内侧包括多孔金属13。当以作为剖视图的图1的(b)为例进行说明时，在本申请文件中“俯视”是指沿与基板2的上表面垂直的方向(图1的(b)中的上下方向)观察。图1的(b)所示的多孔金属13、15作为释放半导体芯片3所发出的热的散热板来发挥功能。
多孔金属15与接合线12之间通过封装树脂14电绝缘。以覆盖多孔金属13和多孔金属15的侧面的方式设置封装树脂14。多孔金属15的露出面积大于图1的(a)所示的多孔金属13的俯视面积。因此，能进一步提高电子部件1的散热效果。板状的多孔金属13作为防止位于其上方的板状的多孔金属15的下表面与接合线12之间的接触的间隔件来发挥功能。这在其它实施例中也相同。
作为又一变形例，能够将俯视形状与电子部件1相同的多孔金属15层压在多孔金属13上而不会使其相对于电子部件1沿图中的水平方向偏移。在该情况下，能够将多孔金属15的俯视面积增大至与电子部件1相同的俯视面积，并能使多孔金属15的顶面和侧面露出。因此，能够更进一步提高电子部件1的散热效果。
根据本实施例，在不借助封装树脂14等绝缘膜的情况下，使多孔金属13紧贴并层压在半导体芯片3上。由于半导体芯片3和多孔金属13直接接触，因此能够将半导体芯片3所发出的热有效地释放到外部。此外，能够在多孔金属13上进一步层压俯视面积比多孔金属13更大的多孔金属15。由此，由于作为散热板来发挥功能的多孔金属15的俯视面积较大，因此能进一步提高电子部件1的散热效果。
也可以在电子部件1中位于最上位的多孔金属13(参照图1的(a))和多孔金属15(参照图1的(b))的表面(图中为上表面)上设置由封装树脂14构成的层。该层由穿过多孔金属13和多孔金属15后硬化而成的封装树脂14构成。优选该层尽可能薄。这些在其它实施例中也相同。
(实施例2)
参照图2，对本发明的电子部件的实施例进行说明。与图1所示的实施例的不同点在于，不是使用引线焊接技术来安装半导体芯片，而是使用倒装技术来安装(倒装安装)半导体芯片。
如图2的(a)所示，电子部件16具备基板17和搭载在基板17上的半导体芯片18。在图2中，以半导体芯片18的主面侧朝下的方式，在基板17上搭载有半导体芯片18(面朝下安装)。换言之，以半导体芯片18的副面侧朝上的方式，在基板17上搭载有半导体芯片18。
与产品对应地，在基板17的上表面上设置有多个布线4。多个布线4的一端(内侧：靠近半导体芯片18的一侧)构成与半导体芯片18的焊盘11连接的基板电极19。各基板电极19经由作为突起状电极的凸块(连接部件)20与设置于半导体芯片18的各个倒装焊接用焊盘11连接。多个布线4的另一端(外侧：远离半导体芯片18的一侧)经由设置在基板17的内部的通孔布线6和内部布线(未图示)与设置在基板17的下表面上的连接盘7分别连接。在各连接盘7上分别设置有与外部设备所具有的外部电极连接的焊锡球10。
在半导体芯片18的上侧(半导体芯片18的副面侧)设置有多孔金属21。多孔金属21为板状的纤维状部件。在图2的(a)中，俯视形状与半导体芯片18相同的多孔金属21被层压在半导体芯片18上而不会沿图中的水平方向偏移。图2的(a)所示的多孔金属21作为释放半导体芯片18所发出的热的散热板来发挥功能。
也可以通过对半导体芯片18的副面进行研磨而去除绝缘膜等，例如以使作为原材料的硅(Si)露出的方式减薄半导体芯片18的厚度。还可以在半导体芯片18的副面上形成具有导电性的薄膜等。由此，使半导体芯片18中的副面的整个面与多孔金属21直接接触。因此，能提高电子部件16中的导热性，并能提高电子部件16的散热效果。
在基板17的上表面上设置有半导体芯片18、多个布线4、阻焊膜8、凸块20及封装树脂14。以覆盖多孔金属21的侧面的方式设置封装树脂14。以使多孔金属21的表面(顶面)露出的方式设置封装树脂14。半导体芯片18的副面和俯视形状与半导体芯片18的俯视形状相同的多孔金属21直接接触而不会相对于半导体芯片18沿图中的水平方向偏移。因此，与实施例1(参照图1的(a))相比，能进一步提高电子部件16的散热效果。在形成封装树脂14的阶段，完成具有作为散热板来发挥功能的多孔金属21的电子部件16。
图2的(b)表示图2的(a)所示的电子部件的变形例。在半导体芯片18的副面上层压有俯视形状与电子部件16相同的多孔金属21a。层压多孔金属21a而不会使其相对于半导体芯片18沿图中的水平方向偏移。多孔金属21a为板状的纤维状部件。图2的(b)所示的多孔金属21a作为释放半导体芯片18所发出的热的散热板来发挥功能。
封装树脂14以使多孔金属21a的顶面和侧面露出的方式仅被设置在基板17与多孔金属21a之间。因此，由于多孔金属21a的露出面积较大，因此能进一步提高电子部件16的散热效果。作为多孔金属21a，也可以层压俯视时存在于电子部件16的内侧并且俯视形状比半导体芯片18更大的多孔金属21a。可以以覆盖俯视形状比半导体芯片18更大的多孔金属21a的侧面的方式设置封装树脂14。
根据本实施例，使半导体芯片18的副面的整个面和多孔金属21直接接触。由此，能提高电子部件16中的导热性。因此，能进一步将半导体芯片18所发出的热有效地释放到外部。此外，由于能够使多孔金属21、21a的露出面积与半导体芯片18的俯视面积相同或者大于半导体芯片18的俯视面积，因此能进一步提高电子部件16的散热效果。
此外，将半导体芯片18的副面的整个面研磨至不会对形成于主面的电路带来不良影响的程度。由此，能够减薄电子部件16的厚度。
(实施例3)
参照图3，对本发明的电子部件的实施例进行说明。如图3所示，电子部件22具备基板23和搭载在基板23上的半导体芯片24。与实施例2相同，使用倒装技术以使半导体芯片24的主面侧朝下的方式将半导体芯片24搭载在基板23。
在图3中，多孔金属25被形成为包围半导体芯片24的盖(lid)状形状。多孔金属25为盖状的纤维状部件。盖状形状通过冲压加工来预先形成。因此，俯视时在多孔金属25的内侧具有空间。俯视时多孔金属25的外侧底面(图中为外侧的下表面)与电子部件22中电接地的接地电极4a连接。例如，通过将多孔金属25设为纤维状的结构，从而在多孔金属25的底面形成多个微小的端部和弯曲部。因此，能够连接多孔金属25和接地电极4a。图3所示的多孔金属25作为释放半导体芯片24所发出的热的散热板以及电磁屏蔽板来发挥功能。
在图3中，除多孔金属25的表面(顶面)以外，俯视时在多孔金属25的内侧和外侧设置有封装树脂14。因此，在半导体芯片24与多孔金属25之间存在封装树脂14。多孔金属25经由接地电极4a电接地，由此具有作为电磁屏蔽板的功能。此外，多孔金属25具有作为散热板的功能。因此，如图3所示，能够将具有盖状形状的多孔金属25作为电磁屏蔽板和散热板来使用。优选形成在多孔金属25与芯片部件24之间的硬化树脂(封装树脂)14尽可能薄。这在其它实施例中也相同。
对多孔金属25在电子部件22中作为电磁屏蔽板来工作的情况进行说明。当对半导体芯片24供电并使半导体芯片24工作时，从半导体芯片24放射出电磁波。基于从半导体芯片24放射出的电磁波，在多孔金属25中感应出噪声电流。该噪声电流成为无用辐射的原因。在电子部件22中多孔金属25电接地。由此，噪声电流借助由多孔金属25、接地电极4a、通孔布线6、内部布线(未图示)、接地用连接盘7a和接地用焊锡球10a构成的接地线流出到电子部件22的外部。因此，能有效地抑制无用辐射。此外，由于多孔金属25、接地电极4a、通孔布线6、内部布线(未图示)及接地用连接盘7a分别由Cu形成，因此具有较小的电阻值。因此，能够使噪声电流进一步有效地流出到电子部件22的外部。此外，因从电子部件22的外部飞来的电磁波而感应的噪声电流流出到电子部件22的外部。因此，能防止起因于因从电子部件22的外部飞来的电磁波而感应的噪声电流的电子部件22的误操作。
根据本实施例，在电子部件22中，将多孔金属25形成为包围半导体芯片24的盖状形状。将多孔金属25的外侧底面与电接地的接地电极4a连接。由此，多孔金属25具有作为电磁屏蔽板的功能。因此，能够使因从半导体芯片24放射出的电磁波而感应的噪声电流从多孔金属25经由接地线流出到电子部件22的外部。此外，多孔金属25具有包围半导体芯片24的周围和上方的盖状形状。因此，多孔金属25除作为散热板的功能以外还具有作为电磁屏蔽板的优良的功能。
此外，在本实施例中，除多孔金属25的顶面(图中为上表面)以外，俯视时在多孔金属25的内侧和外侧设置有封装树脂14。不限于此，也可以俯视时仅在多孔金属25的内侧设置有封装树脂14。由此，由于多孔金属25的顶面和侧面露出，因此能进一步提高散热效果。
在本实施例中，使用了具有盖状形状的多孔金属25。多孔金属25被形成为平板状的部分和外框状的部分为一体的部件(具有导电性的第一部件)。作为代替此的变形例，也可以在接地电极4a上形成突起状或外框状的金属、突起状或外框状的导电性树脂等的其它导电性部件(具有导电性的第二部件)，来代替外框状的部分。“突起状”包括柱状、环状、外框局部间断的形状等。其它导电性部件也可以具有可挠性等的可变形性。
具体而言，也可以使用接合技术来在接地电极4a上形成接合线、金属带等。在这种情况下，将突起状的金属、导电性树脂、接合线、金属带等的最上部的高度位置设置为等于或高于半导体芯片24的顶面(图中为上表面)的高度位置即可。也可以应用使用目前为止所说明的其它导电性部件的变形例和具有板状形状的多孔金属的结构，来代替使用具有盖状形状的多孔金属25的结构。
(实施例4)
参照图4，对本发明的电子部件的实施例进行说明。如图4的(a)所示，电子部件26具备基板27和搭载在基板27上的半导体芯片28。与实施例3相同，半导体芯片28以半导体芯片28的主面侧朝下的方式搭载在基板27上。
在图4的(a)中，多孔金属25被形成为俯视时包围半导体芯片28的盖状形状。多孔金属25为盖状的纤维状部件。多孔金属25的板部所具有的内底面(内侧的下表面)与半导体芯片28的副面直接接触。多孔金属25中的外侧壁部所具有的底面(图中为外侧的下表面)与电子部件26中电接地的接地电极4a直接接触。除多孔金属25中的表面(顶面)以外，在多孔金属25的内侧和外侧设置有封装树脂14。
根据图4的(a)所示的结构，多孔金属25的内底面与半导体芯片28的副面紧贴。多孔金属25的外侧壁部所具有的底面通过与电子部件26的接地电极4a紧贴而与接地电极4a连接。由于多孔金属25的板部所具有的内底面与半导体芯片28的副面紧贴，因此能提高电子部件26的导热性。因此，能够将半导体芯片28所发出的热进一步有效地释放到外部。此外，多孔金属25的外侧底面与电子部件26的接地电极4a连接。由此，能够使因半导体芯片28工作而感应的噪声电流从多孔金属25经由接地线流出到电子部件26的外部。由此，能够将多孔金属25进一步有效地用作散热板和电磁屏蔽板。
图4的(b)为图4的(a)所示的电子部件26的一变形例。如图4的(b)所示，电子部件29具备基板30和搭载在基板30上的半导体芯片31。半导体芯片31以主面侧朝上的方式搭载在基板30上。因此，可通过接合线12来连接半导体芯片31和基板30。
在图4的(b)中，在半导体芯片31的顶面(图中为上表面)的除焊盘11的周边以外的区域(中央部)中紧贴配置有板状的多孔金属13。在板状的多孔金属13的上表面上层压配置有具有盖状形状的多孔金属25。俯视时，多孔金属25包括半导体芯片31。多孔金属25的外侧底面与电子部件29的接地电极4a连接。除多孔金属25的表面(顶面；图中为上表面)以外，在多孔金属25的内侧和外侧设置有封装树脂14。因此，根据图4的(b)所示的结构，能够将多孔金属13和多孔金属25进一步有效地用作散热板和电磁屏蔽板。
在图4的(a)、(b)中，除多孔金属25的顶面以外，俯视时在多孔金属25的内侧和外侧设置有封装树脂14。不限于此，俯视时也可以仅在多孔金属25的内侧设置有封装树脂14。在该情况下，由于多孔金属25的顶面和侧面露出，因此由这些顶面和侧面来散热。因此，能进一步提高散热效果。根据上述结构，能够将多孔金属25进一步有效地用作散热板和电磁屏蔽板。
图4的(c)为图4的(a)所示的电子部件26的另一变形例。如图4的(c)所示，电子部件32具备基板33和搭载在基板33上的半导体芯片34。半导体芯片34以主面侧朝下的方式搭载在基板33(面朝下地安装)上。与图4的(a)的不同点在于，半导体芯片34、凸块20和基板电极19通过下填料35而被安装在基板33上。
在图4的(c)中，多孔金属25被形成为包围半导体芯片34的盖状形状。多孔金属25的内底面与半导体芯片34的副面接触。多孔金属25的外侧底面与电子部件32中电接地的接地电极4a连接。与图4的(a)、(b)中所说明的实施例不同，俯视时在多孔金属25的内侧和外侧未设置有封装树脂。由于多孔金属25的顶面和侧面露出，因此能够将多孔金属25进一步有效地用作散热板和电磁屏蔽板。此外，由于俯视时在多孔金属25的内侧和外侧未设置有封装树脂，因此能简化工序并能抑制制造成本。
根据图4所示的各方式，第一，使具有盖状形状的多孔金属25的内底面直接与半导体芯片接触，或者经由多孔金属13与半导体芯片接触。第二，将多孔金属25的外侧底面与电子部件的接地电极4a连接。图4的(a)～(c)所示的多孔金属25作为释放半导体芯片28、31、34所发出的热的散热板及电磁屏蔽板来发挥功能。根据图4所示的各方式，即使在半导体芯片以何种方式安装在基板上的情况下，也能够将多孔金属25进一步有效地用作散热板和电磁屏蔽板。
(实施例5)
参照图5，对本发明的电子部件的实施例进行说明。本实施例的电子部件均具备具有导电性的第一部件和第二部件。以下所说明的第一部件与第二部件的组合均至少作为散热板来发挥功能。
关于本实施例的电子部件，构成第一部件的材料与构成第二部件的材料的组合可以考虑多种。从构成部件的材料的组合这一观点来看，本实施例的电子部件具有以下四种方式。
如图5的(a)所示，在第一方式中，第一部件由设置在芯片部件上方的金属板21c构成。第二部件由配置在板状的第一部件上的多孔金属21b构成。多孔金属21b为板状的纤维状部件。
在未图示的第二方式中，第一部件由设置在芯片部件上方的板状的纤维状多孔金属构成。第二部件由配置在板状的第一部件上的金属板构成。
如图5的(b)所示，在第三方式中，第一部件由配置在包围芯片部件的框状的第二部件上的多孔金属25a构成。多孔金属25a为板状的纤维状部件。第二部件由包围芯片部件的框状的金属板25b构成。框状的金属板25b与接地电极4a连接。
在未图示的第四方式中，第一部件由配置在包围芯片部件的框状的第二部件上的金属板构成。第二部件由框状的纤维状多孔金属构成。框状的多孔金属与接地电极4a连接。
在上述四种方式中的任一方式中，有时第一部件的下表面也与芯片部件的顶面直接接触。有时第一部件的下表面与芯片部件的顶面不接触。在该情况下，第一部件的下表面与芯片部件的顶面之间被封装树脂(硬化树脂)层填满。
代替上述四种方式，第一部件和第二部件这两部件也可以由多孔金属构成。也可以在第一部件和第二部件中增加具有导电性的第三部件。多个部件中的至少一个部件由多孔金属构成即可。
在任一方式中，通过利用规定的合模压力来对上模49和下模45进行合模并维持该状态(合模状态)，从而芯片部件和基板被浸渍到流动性树脂中。在合模状态下，利用规定的合模压力来按压由多孔金属构成的部件并使其变形。换言之，由多孔金属构成的部件被压缩变形。由此，芯片部件所受到的压力小于规定的合模压力。因此，能防止芯片部件的破损。
在第一方式、第二方式中，在合模状态下使板状的两个部件紧贴，并固定在芯片部件上方的封装树脂层上。因此，第一部件与第二部件的组合作为散热板来发挥功能。
在第三方式、第四方式中，在合模状态下将框状部件按压在基板上表面的接地电极上。由此，第一部件和第二部件与接地电极连接。因此，第一部件与第二部件的组合作为散热板和电磁屏蔽板来发挥功能。
代替金属板，也可以使用金属箔、具有优异的导热性的非金属材料等。作为非金属材料，例如可使用碳化硅(SiC)、氮化铝(AlN)等烧结材料。使用氮化铝的部件作为散热板来发挥功能。
(实施例6)
参照图6～图8，对本发明的电子部件的制造方法进行说明。首先，参照图6，对使用离型膜来一并运送树脂材料和多孔金属的工序进行说明。如图6的(a)所示，在X-Y工作台36上覆盖离型膜37。作为离型膜37，优选使用具有一定程度的硬度的离型膜37以便施加张力。在X-Y工作台36上覆盖离型膜37之后，利用吸附机构(未图示)将离型膜37吸附到X-Y工作台36上。切割离型膜37，只保留吸附后的离型膜37的必要部分。在图6的(a)中，将离型膜37切割成比X-Y工作台36稍大。
接着，在离型膜37上的规定位置上载置多孔金属38。为了使多孔金属38对准X-Y工作台36，优选在X-Y工作台36上设置突起(销等)，在多孔金属38上设置凹处、开口(孔)等。也可以在X-Y工作台36上设置凹处，在多孔金属38上设置突起(销等)。
接着，使用材料运送机构39，使材料收容框40移动至X-Y工作台36的上方并停止。材料收容框40具备：贯通孔41，沿上下具有开口；周缘部42，被形成在贯通孔41的周围；以及吸附槽43，被设置在周缘部42的下表面上。材料运送机构39具备用于保持材料收容框40的保持部39a和用于保持离型膜37的保持部39b。在材料运送机构39中，保持部39a和保持部39b被设置为独立工作。材料运送机构39的保持部39b能够对离型膜37施加朝向外侧方向作用的张力。
接着，如图6的(b)所示，通过使材料收容框40下降，将材料收容框40载置在被吸附到X-Y工作台36上的离型膜37上。在材料收容框40被载置在X-Y工作台36上的状态下，多孔金属38配置在材料收容框40的贯通孔41中。在材料收容框40载置在X-Y工作台36上的状态下，通过材料收容框40、离型膜37和多孔金属38来封闭贯通孔41的下方开口。由此，一体地处理材料收容框40、离型膜37和多孔金属38。贯通孔41作为收容树脂材料的树脂材料收容部来发挥功能。
接着，从树脂材料投入机构(参照图16)向作为树脂材料收容部的贯通孔41投入规定量的树脂材料44。作为树脂材料44，可使用常温下为颗粒状、粉状、粒状、胶状、糊状的树脂或者常温下为液状的树脂(液状树脂)等树脂材料。在本实施例中，对使用颗粒状树脂(颗粒树脂)来作为树脂材料44的情况进行说明。
接着，如图6的(c)所示，使用设置于材料收容框40的周缘部42的吸附槽43来吸附离型膜37。停止X-Y工作台36对离型膜37的吸附。由此，将离型膜37吸附到周缘部42的下表面上。在该阶段，一体地处理材料收容框40、离型膜37、多孔金属38和树脂材料44。
接着，使用材料运送机构39，从X-Y工作台36一并抬起材料收容框40、离型膜37、多孔金属38和树脂材料44。由于多孔金属38比一般金属轻，因此能使用吸附槽43来吸附离型膜37。由此，能够将多孔金属38和树脂材料44保持在离型膜37上。如果需要，可使用材料运送机构39的保持部39b，来对离型膜37施加朝向外侧方向作用的张力。
接着，参照图7，关于向设置于树脂封装装置的下模中的型腔供给多孔金属38和树脂材料44的工序进行说明。如图7的(a)所示，在树脂封装装置中，下模45具备：框状的周面部件46，具有贯通孔；和底面部件47，被嵌入到周面部件46的贯通孔中并相对于周面部件46能够升降。周面部件46和底面部件47一同构成下模45。被周面部件46和底面部件47包围的空间构成下模45中的型腔48。
如图7的(a)所示，使用材料运送机构39来使材料收容框40移动至下模45的规定位置并停止。由于设置于材料收容框40的吸附槽43吸附离型膜37，因此多孔金属38和树脂材料44被保持在离型膜37上而不致落下。
接着，使材料收容框40下降并载置在下模45的型面上。在该阶段，离型膜37、多孔金属38和树脂材料44尚未供给到型腔48内。
接着，将材料收容框40载置在下模45的型面上之后，停止材料收容框40的吸附槽43对离型膜37的吸附。通过将材料收容框40载置在下模45的型面上，从而材料收容框40从内置于下模45的加热器(未图示)受到热。离型膜37因受热而软化并伸展。在离型膜37软化后的状态下，通过设置于下模45的吸附孔(未图示)而将离型膜37吸附到型腔48中的型面上。由此，离型膜37沿型腔48的形状被吸附而不会产生褶皱或下垂。
接着，如图7的(b)所示，通过离型膜37被吸附到型腔48中的型面上，从而多孔金属38和树脂材料44被供给到型腔48内。由于离型膜37、多孔金属38和树脂材料44被一并供给到型腔48内，因此能够将多孔金属38切实地供给到型腔48内。多孔金属38具有比型腔48稍小的俯视形状。因此，供给到型腔48内的多孔金属38在其之后实质上保持相同的位置。
接着，将离型膜37、多孔金属38和树脂材料44一并供给到型腔48中。之后，使用材料运送机构39从下模45抬起材料收容框40。由于离型膜37、多孔金属38和树脂材料44被供给到型腔48中，因此只有材料收容框40被材料运送机构39保持。由此，能够将离型膜37、多孔金属38和树脂材料44从材料收容框40稳定地供给到型腔48中。
下面，参照图8，关于使用利用压缩成型法(Compression molding method)的树脂封装装置(参照图16)对安装在基板上的芯片部件和多孔金属38进行树脂封装的工序进行说明。如图8的(a)所示，在树脂封装装置中与下模45相对置地设置有上模49。上模49和下模45一同构成成型模。通过吸附或夹持而将安装有芯片部件50的基板51(封装前基板)固定在上模49的型面上。图8表示在基板51上经由凸块52安装有芯片部件50的例。
首先，如图8的(a)所示，在成型模开模的状态下，使用基板运送机构(参照图16)将基板51运送至上模49的规定位置并固定在上模49的型面上。如图7所示，使用材料运送机构39将树脂材料44、多孔金属38和离型膜37一并供给到设置于下模45的型腔48中。通过使用加热器(未图示)来加热供给到下模45中的树脂材料44并使其熔化，从而生成熔化树脂53。
接着，使用合模机构(参照图16)对上模49和下模45进行合模。通过合模，将安装在基板51上的芯片部件50浸渍到型腔48内的熔化树脂53中。
在对上模49和下模45进行合模的过程中，优选使用抽真空机构(未图示)来对型腔48内进行抽吸并减压。如此，能够将残留在型腔48内的空气或熔化树脂53中所包含的气泡等排出到成型模(上模49和下模45)的外部。通过对上模49和下模45进行合模，多孔金属38被压缩变形。
接着，使用驱动机构(未图示)来使底面部件47上升。通过使底面部件47上升，对型腔48内的熔化树脂53施加规定的成型压力(规定的合模压力)。
根据现有技术，在对熔化树脂进行加压以使其硬化之前，当由金属构成的散热板和芯片部件接触时，对芯片部件施加规定的成型压力。其结果，芯片部件有可能因成型压力而破损。为了防止芯片部件的破损，通过将优良导热性部件设置于散热板与芯片部件之间而进行树脂封装。
在本发明中，使用具有多个三维连通孔的多孔金属38。此外，使用具有纤维状结构的多孔金属38。由此，多孔金属38具有优异的应力松弛特性。具体而言，通过对上模49和下模45进行合模，利用规定的成型压力来压缩多孔金属38以使其变形。或者，利用施加到熔化树脂53中的规定的成型压力，来压缩多孔金属38以使其变形。这些在其它实施例中也相同。因此，在多孔金属38和芯片部件50接触或不接触这两种情况下，由于通过多孔金属38来减小成型压力，能抑制施加到芯片部件50中的成型压力。由此，在芯片部件50和多孔金属38接触及不接触这两种状态下，能防止芯片部件的破损并进行树脂封装。
接着，如图8的(b)所示，通过使底面部件47上升规定的距离，从而在型腔48内使多孔金属38和芯片部件50接触。在多孔金属38和芯片部件50接触的状态下，通过继续加热熔化树脂53而形成硬化树脂54。在保持芯片部件50和多孔金属38接触的状态下，利用硬化树脂54对芯片部件50和多孔金属38进行树脂封装。在该过程中，多孔金属38以多孔金属38的顶面和侧面露出的状态被固定在硬化树脂54上。
接着，如图8的(c)所示，在结束树脂封装之后，使用合模机构(参照图16)来使下模45下降。通过该操作，对上模49和下模45进行开模。在开模之后，从上模49取出固定有多孔金属38的成型品(封装后基板)55。在本实施例中树脂封装后的成型品55相当于图2的(b)所示的电子部件16。
根据本实施例，作为散热板，使用具有多个三维连通孔和纤维状构造的多孔金属38。由此，在待树脂封装的多孔金属38和芯片部件50接触的情况下，通过多孔金属38来缓和施加到芯片部件50中的成型压力。因此，能够抑制施加到芯片部件50中的成型压力。由此，在芯片部件50和多孔金属38接触的状态下，能防止芯片部件的破损并进行树脂封装。因此，由于能够将芯片部件50所发出的热有效地释放到外部，因此能提高成型品(电子部件)55的散热效果。
(实施例7)
参照图9～图11，关于对由多孔金属构成的多个散热板和多个芯片部件一并进行树脂密封的本发明的电子部件的制造方法进行说明。本实施例中所制造的电子部件的数量例如可以是一个，也可以是多个。由于基本工序与实施例5相同，因此简化说明。
首先，如图9的(a)所示，在X-Y工作台36上覆盖离型膜37。切割离型膜37，只保留离型膜37的必要部分。
接着，在离型膜37上的规定位置上载置多个多孔金属38。也可以在离型膜37的规定区域或多个多孔金属38上预先形成微量的粘附剂(未图示)。在该情况下，多个多孔金属38被粘附剂固定在离型膜37上。
接着，使用材料运送机构39来使材料收容框40移动至X-Y工作台36的上方，并将材料收容框40载置在离型膜37上。在材料收容框40被载置在X-Y工作台36上的状态下，在材料收容框40的贯通孔41中配置有多个多孔金属38。
接着，如图9的(b)所示，从树脂材料投入机构(参照图16)向贯通孔41投入规定量的树脂材料44。与实施例5相同，使用颗粒树脂来作为树脂材料44。在贯通孔41中，树脂材料44被投入到离型膜37和多个多孔金属38上。
接着，如图9的(c)所示，使用材料运送机构39，从X-Y工作台36一并抬起材料收容框40、离型膜37、多个多孔金属38和树脂材料44并运送。可根据需要，使用材料运送机构39的保持部39b对离型膜37施加朝向外侧方向作用的张力，以便防止多个多孔金属38和树脂材料44落下。
接着，如图10的(a)所示，使用材料运送机构39来使材料收容框40移动至下模45的规定位置上，并进行设置于下模45的型腔48与材料收容框40之间的对准。接着，使材料收容框40下降并载置在下模45的型面上。离型膜37通过从内置于下模45的加热器(未图示)受到热而软化并伸展。
接着，如图10的(b)所示，在离型膜37软化后的状态下，使用设置于下模45的吸附孔(未图示)，来将离型膜37吸附到型腔48中的型面上。离型膜37被吸附到下模45的型面上。由此，多个多孔金属38和树脂材料44被供给到型腔48内。由于利用粘附剂来固定多个多孔金属38，因此多个多孔金属38被分别供给到型腔48内的规定区域中。
接着，在将离型膜37、多个多孔金属38和树脂材料44一并供给到型腔48中之后，使用材料运送机构39从下模45抬起材料收容框40。由此，能够将离型膜37、多个多孔金属38和树脂材料44从材料收容框40稳定地供给到型腔48中。
接着，如图11的(a)所示，在成型模开模的状态下，使用基板运送机构(参照图16)将基板51运送至上模49的规定位置并固定在上模49中。在基板51上安装有多个芯片部件50。通过使用加热器(未图示)来加热供给到下模45中的树脂材料44以使其熔化，从而生成熔化树脂53。各多孔金属38和各芯片部件50具有相同的俯视形状。将各多孔金属38和各芯片部件50定位成不会沿图中的水平方向偏移，并将基板51固定在上模49的规定位置上。
接着，使用合模机构(参照图16)对上模49和下模45进行合模。通过合模，将安装在基板51上的多个芯片部件50浸渍到型腔48内的熔化树脂53中。
接着，如图11的(b)所示，通过使底面部件47上升规定的距离，从而在型腔48内使多个多孔金属38和多个芯片部件50分别接触。在多个芯片部件50和它们对应的多个多孔金属38接触的状态下，通过继续加热熔化树脂53而形成硬化树脂54。在保持多个芯片部件50和多个多孔金属38接触的状态下，利用硬化树脂54来对多个芯片部件50和多个多孔金属38进行树脂封装。在该过程中，多个多孔金属38以多个多孔金属38的顶面露出的状态分别固定在多个芯片部件50上。
接着，如图11的(c)所示，在结束树脂封装之后，使用合模机构(参照图16)来使下模45下降。通过该动作，对上模49和下模45进行开模。在开模之后，从上模49取出在多个芯片部件50上分别层压有多个多孔金属38的成型品55。
接着，按多个芯片部件50和与它们对应的多孔金属38分别层压的区域来切割取出后的成型品55。通过切割成型品55而单片化为各个电子部件。经单片化的各个电子部件相当于图2的(a)所示的电子部件16。
根据本实施例，作为散热板，使用具有多个三维连通孔和纤维状构造的多孔金属38。因此，在多个多孔金属38和多个芯片部件50接触的情况下，通过各多孔金属38来缓和施加到各芯片部件50中的成型压力。因此，能抑制施加到各芯片部件50中的成型压力。由此，能够在多个芯片部件50和多个多孔金属38接触的状态下进行树脂封装。因此，由于经单片化的电子部件能够将芯片部件50所发出的热有效地释放到外部，能提高散热效果。
作为变形例，有时在多个芯片部件50上分别层压有一个多孔金属38的成型品55本身相当于一个电子部件。其中一例为安装在一张基板51上的多个芯片部件50成为一套并作为电路模块来发挥功能。有一种方式为具有多个同种芯片部件50的存储器模块。有一种方式为具有多个异种芯片部件50的控制用电子模块。多个芯片部件50中也可以包含无源元件、传感器、滤波器等芯片部件、微电子机械系统(MEMS：Micro Electro MechanicalSystems)等器件和半导体芯片。也可以在多个芯片部件50上分别层压有多孔金属38，还可以在多个芯片部件50上层压有公用的一张多孔金属38。在对多个芯片部件50一并进行树脂封装时，可应用目前为止所说明的变形例。
在对多个芯片部件50一并进行树脂封装时，使用与各芯片部件50分别对应的多个多孔金属38。也可以使用多张与作为多个芯片部件50的一部分的多个芯片部件50对应的多孔金属38。也可以使用与所有多个芯片部件50对应的一张多孔金属38。即使在任何情况下，当多个芯片部件50的高度位置不同时，通过多孔金属38的压缩变形，也能够使成型品55的高度位置(图11的(c)中的下表面的位置)均匀。多个芯片部件50的高度位置不同的情况包括多个同种的芯片部件50的厚度不均的情况、多个异种的芯片部件50的厚度彼此不同的情况等。
(实施例8)
参照图12～图14，对本发明的电子部件的制造方法的实施例进行说明。首先，如图12的(a)所示，将具有盖状形状的多孔金属56以上下(天地)相反(使顶面侧朝下)的方式载置在X-Y工作台36上的规定位置上。具有盖状形状的多孔金属56具有内部空间57。因此，通过以上下相反的方式载置多孔金属56，从而多孔金属56的内部空间57作为收容树脂材料的树脂材料收容部来发挥功能。此外，在本实施例中示出不使用离型膜的例。
接着，使用材料运送机构58，来使材料收容框59移动至X-Y工作台36的上方并停止。材料收容框59具备：贯通孔41，沿上下具有开口；和周缘部60，形成在贯通孔41的周围。材料运送机构58具备用于保持材料收容框59的保持部58a和用于保持多孔金属56的保持部58b。在材料运送机构58中，保持部58a和保持部58b被设置为独立工作。
接着，如图12的(b)所示，使材料收容框59下降，并以将多孔金属56嵌入到材料收容框59的贯通孔41中的方式，将材料收容框59载置在X-Y工作台36上。接着，从树脂材料投入机构(参照图16)向作为树脂材料收容部来发挥功能的多孔金属56的内部空间57投入规定量的树脂材料44。在本实施例中，对使用颗粒树脂来作为树脂材料44的情况进行说明。
接着，如图12的(c)所示，使用材料运送机构58，从X-Y工作台36一并抬起材料收容框59、多孔金属56和树脂材料44。通过材料运送机构58的保持部58a来保持材料收容框59，通过保持部58b保持多孔金属56。以载置在多孔金属56的内部空间57中的状态运送树脂材料44。
接着，如图13的(a)所示，使用材料运送机构58来使材料收容框59移动至下模45的规定位置上并停止。之后，使材料收容框59下降并载置在下模45的型面上。在该阶段，多孔金属56和树脂材料44尚未供给到型腔48内。
接着，在将材料收容框59载置在下模45的型面上之后，停止材料运送机构58的保持部58b对多孔金属56的保持。由此，多孔金属56和树脂材料44被一并供给到型腔48内。以载置在多孔金属56的内部空间57中的状态供给树脂材料44。多孔金属56具有比型腔48稍小的俯视形状。因此，供给到型腔48内的多孔金属56在之后实质上保持相同的位置。
接着，如图13的(b)所示，在将多孔金属56和树脂材料44一并供给到型腔48中之后，使用材料运送机构58从下模45抬起材料收容框59。通过材料运送机构58的保持部58a来仅保持材料收容框59。由此，能够将多孔金属56和树脂材料44从材料收容框59稳定地供给到型腔48中。
接着，如图14的(a)所示，在成型模开模的状态下，使用基板运送机构(参照图16)将基板51运送至上模49的规定位置并固定在上模49中。如图13所示，通过材料运送机构59将树脂材料44和多孔金属56一并供给到设置于下模45的型腔48中。通过使用加热器(未图示)来加热供给到下模45中的树脂材料44以使其熔化，从而生成熔化树脂53。在本实施例中，在多孔金属56的内部空间57内生成熔化树脂53。
接着，使用合模机构(参照图16)来对上模49和下模45进行合模。通过合模，使安装在基板51上的芯片部件50浸渍到在多孔金属56的内部空间57内生成的熔化树脂53中。通过在多孔金属56的内部空间57内生成的熔化树脂53中浸渍芯片部件50，熔化树脂53的液面(图中为上表面)从多孔金属56的内部空间57稍微上升至型腔48内。通过目前为止的工序，在型腔48内多孔金属56和芯片部件50浸渍到熔化树脂53中。
接着，如图14的(b)所示，使用驱动机构(未图示)来使底面部件47上升规定的距离。通过使底面部件47上升，对型腔48内的熔化树脂53进行加压。利用底面部件47来加压熔化树脂53的同时，使多孔金属56的外侧(图中为上侧)底面与设置于基板51的接地电极4a(参照图3)接触。
在本实施例中，使用具有纤维状结构的多孔金属56。因此，由多个纤维在多孔金属56的表面上形成微小的凹凸。在多孔金属56的外侧底面，多个纤维的端部和弯曲部作为突起来存在。这些多个纤维的突起推开熔化树脂53并与接地电极4a接触。因此，在多孔金属56浸渍到熔化树脂53中的状态下进行树脂封装时，能够连接多孔金属56的外侧底面和接地电极4a。由于能够将多孔金属56电接地，因此能够将多孔金属56用作电磁屏蔽板。
接着，在多孔金属56的外侧底面和接地电极4a接触的状态下，通过继续加热熔化树脂53而形成硬化树脂54。在保持多孔金属56的外侧底面和接地电极4a接触的状态下，利用硬化树脂54来对芯片部件50和多孔金属56进行树脂封装。在该过程中，多孔金属56以多孔金属56的顶面和侧面露出的状态被固定在硬化树脂54上。
接着，如图14的(c)所示，在结束树脂封装之后，使用合模机构(参照图16)来使下模45下降。通过该操作，对上模49和下模45进行开模。在开模之后，从上模49取出固定有多孔金属56的成型品55。在本实施例中，树脂封装后的成型品55相当于图3所示的电子部件22。
根据本实施例，使用具有盖状形状的多孔金属56来作为电磁屏蔽板。在多孔金属56所具有的内部空间57中载置有树脂材料44的状态下，能够向型腔48供给树脂材料44和多孔金属56。因此，在不使用离型膜的情况下，能运送树脂材料44和多孔金属56。由此，能够简化树脂封装装置的结构。此外，由于不使用离型膜，因此能抑制制造成本和材料成本。
根据本实施例，使用具有盖状形状的多孔金属56。由于使用具有纤维状构造的多孔金属56，因此在多孔金属56的底面上存在多个纤维突起。在多孔金属56浸渍到熔化树脂53中的状态下进行树脂封装时，能够通过这些纤维突起来连接多孔金属56的外侧底面和设置于基板51的接地电极4a。因此，具有盖状形状的多孔金属56作为散热板和电磁屏蔽板来发挥功能。
在本实施例中，对在多孔金属56与芯片部件50之间形成硬化树脂54的情况进行了说明。不限于此，可以在使多孔金属56的内底面和芯片部件50的副面直接接触的状态、以及使多孔金属56的外侧底面和基板51的接地电极4a直接接触的状态下进行树脂封装。在该情况下，由于为图4的(a)所示的电子部件26的结构，因此多孔金属56能进一步发挥作为散热板和电磁屏蔽板的功能。
在向多孔金属56上方供给树脂材料44之前，也可以在设置于下模45的型腔48的内底面上配置多孔金属56。在该情况下，为了使多孔金属56对准型腔48，可采用以下结构。在型腔48上设置突起(销等)，在多孔金属56设置凹处、开口(孔)等。也可以在型腔48的内底面上设置凹处，在多孔金属56上设置突起。还可以使多孔金属56的俯视形状比型腔48的内底面的俯视形状稍小。这些突起与凹处等的组合以及俯视形状之间的关系构成对准单元。使多孔金属56对准型腔48，并在型腔48的内底面上配置多孔金属56。之后，向多孔金属56上方供给树脂材料44。
(实施例9)
参照图15，对本发明的电子部件的制造方法的实施例进行说明。如图15所示，首先，准备形成有多个区域的基板51，其中，在该多个区域分别配置有一个(也可以是多个)芯片部件50。一个区域相当于一个电子部件。准备形成有与各区域对应的凹部(内部空间)57a的多孔金属56a。凹部57a例如通过冲压加工而形成。
接着，使用导电性粘合剂(未图示)等，将用于划分多孔金属56a中的各凹部57a的壁部的端面(图中为上表面)固定在形成于基板51的接地电极4a上。由此，多孔金属56a的壁部中的端面(图中为上表面)与接地电极4a连接。
接着，向凹部57a填充流动性树脂53。在向凹部57a填充流动性树脂53的工序中，也可以使用压缩成型和传递成型中的任一种方式。在任何方式中，均经由多孔金属56a所具有的多个连通孔，向凹部57a填充流动性树脂53。在压缩成型的情况下，还可以将用于向多孔金属56a的凹部57a填充流动性树脂53的适当的开口设置在多孔金属56a的顶面(图中为下表面)或壁部上。在传递成型的情况下，还可以将用于向多孔金属56a的凹部57a填充流动性树脂53的适当的开口设置在多孔金属56a的顶面或壁部上。
接着，通过使填充后的流动性树脂53硬化，形成由硬化树脂54构成的封装树脂。由此，完成相当于成型品55的封装后基板。
接着，在取出成型品55之后，以各区域为单位对成型品55进行单片化。由此，完成作为产品的电子部件。在经单片化的各电子部件中，第一，俯视时完全覆盖芯片部件的经单片化的多孔金属被紧贴设置在芯片部件的顶面(图中为下表面)上。第二，俯视时经单片化的多孔金属的壁部完全包围芯片部件。第三，经单片化的多孔金属的壁部中的端面与形成在经单片化的基板上的接地电极4a连接。经单片化的多孔金属作为散热板和电磁屏蔽板来发挥功能。因此，能得到具有优异的散热特性和优异的电磁屏蔽特性的电子部件。也可以有成型品55相当于一个电子模块的方式。
在本实施例中，由一体的多孔金属56a构成平板状的部分和分隔各区域的壁状的部分。代替此，也可以由不同的部件构成平板状的部分和壁状的部分。在该情况下，平板状的部分和壁状的部分中的一个部分为多孔金属，另一个部分为其它导电性部件即可。还可以是平板状的部分和壁状的部分这两部分为多孔金属。
(实施例10)
参照图16，对本发明的树脂封装装置的实施例进行说明。图16所示的树脂封装装置61为利用例如实施例6～9中所使用的压缩成型法(Compression molding method)的树脂封装装置。树脂封装装置61具备分别作为结构要素的基板供给收纳模块62、三个成型模块63A、63B、63C和材料供给模块64。作为结构要素的基板供给收纳模块62、成型模块63A、63B、63C和材料供给模块64相对于各个其它结构要素能够彼此装卸，并且能够更换。
在基板供给收纳模块62中设置有：封装前基板供给部66，供给封装前基板65；封装后基板收纳部68，收纳相当于成型品的封装后基板67；基板载置部69，转交封装前基板65和封装后基板67；和基板运送机构70，运送封装前基板65和封装后基板67。基板载置部69在基板供给收纳模块62内沿Y方向移动。基板运送机构70在基板供给收纳模块62及各个成型模块63A、63B、63C内沿X方向、Y方向和Z方向移动。规定位置S1为基板运送机构70在未工作状态下待机的位置。
在各成型模块63A、63B、63C中设置有能够升降的下模45和与下模45相对置配置的上模49(参照图8)。各成型模块63A、63B、63C具备对上模49和下模45进行合模及开模的合模机构71(用双点划线表示的圆形部分)。离型膜37被配置在下模45中。待供给由多孔金属38构成的散热板和树脂材料44的型腔48被设置于下模45(参照图7)。
在材料供给模块64中设置有：X-Y工作台36；离型膜供给机构72，将离型膜37(参照图6)供给到X-Y工作台36上；散热板供给机构73，供给由多孔金属38构成的散热板(参照图6)；树脂材料投入机构74，向材料收容框40投入树脂材料44(参照图6)；和材料运送机构39(参照图6)，运送材料收容框40。X-Y工作台36在材料供给模块64内沿X方向和Y方向移动。材料运送机构39在材料供给模块64及各个成型模块63A、63B、63C内沿X方向、Y方向和Z方向移动。规定位置M1为材料运送机构39在未工作状态下待机的位置。
参照图16，对使用树脂封装装置61来进行树脂封装的操作进行说明。首先，在基板供给收纳模块62中，由封装前基板供给部66向基板载置部69送出封装前基板65。接着，基板运送机构70从规定位置S1沿-Y方向移动并从基板载置部69接收封装前基板65。基板运送机构70返回至规定位置S 1。接着，例如，基板运送机构70沿+X方向移动至成型模块63B的规定位置P1。接着，在成型模块63B中，基板运送机构70沿-Y方向移动并停止在下模45上的规定位置C1。接着，基板运送机构70上升以将封装前基板65固定在上模49(参照图8)上。基板运送机构70返回至基板供给收纳模块62的规定位置S 1。
接着，在材料供给模块64中，将由离型膜供给机构72供给到X-Y工作台36(参照图6)上的离型膜37切割成规定大小。接着，由散热板供给机构73运送散热板38，并将该散热板38载置在覆盖X-Y工作台36的离型膜37上。接着，在保持材料收容框40的状态下，材料运送机构39从规定位置M1沿－Y方向移动。在X-Y工作台36中，以使载置在离型膜37上的多孔金属38被配置在材料收容框40的贯通孔41(参照图6)中的方式，将材料收容框40载置在离型膜37上。材料运送机构39返回至规定位置M1。
接着，通过使X-Y工作台36移动，来使材料收容框40停止在树脂材料投入机构74下方的规定位置上。接着，通过使X-Y工作台36沿X方向和Y方向移动，从树脂材料投入机构74向材料收容框40供给规定量的树脂材料44。X-Y工作台36返回至原来的位置。在该阶段，材料收容框40、离型膜37、多孔金属38和树脂材料44被一体化(参照图6)。
接着，通过使材料运送机构39从规定位置M1沿-Y方向移动，来接收载置在X-Y工作台36上的材料收容框40。材料运送机构39返回至规定位置M1。材料运送机构39沿-X方向移动至成型模块63B的规定位置P1。
接着，在成型模块63B中，材料运送机构39沿-Y方向移动并停止在下模45上的规定位置C1。通过使材料运送机构39下降，将树脂材料44、多孔金属38和离型膜37供给到型腔48中。材料运送机构39返回至规定位置M1。
接着，在成型模块63B中，通过合模机构71使下模45上升，来对上模49(参照图8)和下模45进行合模。在经过规定时间之后，对上模49和下模45进行开模。
接着，通过使基板运送机构70从基板供给收纳模块62的规定位置S1移动至下模45上的规定位置C1，来接收树脂封装有芯片部件50和多孔金属38的封装后基板67(在图8中相当于成型品55)。基板运送机构70移动，并向基板载置部69转交封装后基板67。将封装后基板67从基板载置部69收纳在封装后基板收纳部68中。如此，完成树脂封装。
在本实施例中，在基板供给收纳模块62与材料供给模块64之间，沿X方向排列安装有三个成型模块63A、63B、63C。也可以将基板供给收纳模块62和材料供给模块64设为一个模块，并且在该模块上沿X方向排列安装一个成型模块63A。由此，在制造阶段以及设置于客户工厂之后的阶段这两个阶段中，能增减成型模块63A、63B、…。因此，能够与生产方式或生产量相应地优化树脂封装装置61的结构，从而能实现生产率的提高。
各实施例中所使用的多孔金属包括网眼细小的铁丝网。作为各实施例中所使用的多孔金属，优选与用作金属线制钢丝清洁球(wire scourer)的材料的铁丝网相同种类的铁丝网中的网眼细小的铁丝网。
也可以使用以下材料来代替多孔金属。这些材料具有导电性和可挠性等可变形性。第一种材料为具有波形状(包括曲折状)的剖面形状的金属板(包括金属箔)。第二种材料为导电性纤维。第三种材料为海绵状等的导电性树脂。能够将包括多孔金属的上述材料作为电子部件的散热板、电磁屏蔽板或者散热板和电磁屏蔽这两个板的材料来使用。也可以组合这些材料来使用。由于能够通过这些材料来减低树脂封装时施加到芯片部件的成型压力，因此能防止芯片部件的破损。
作为各实施例中所使用的树脂成型的方式，可使用传递成型或射出成型。在这种情况下，在对成型模进行合模的工序与维持成型模合模的状态的工序之间，具备经由成型模所具有的树脂流路向型腔供给流动性树脂的工序。供给到型腔中的流动性树脂相当于树脂材料。
作为各实施例中所使用的树脂成型的方式，可使用压缩成型。在这种情况下，在对成型模进行合模的工序之前，具备向型腔供给树脂材料的工序。树脂材料在常温下也可以为固态。在该情况下，通过加热供给到型腔中的树脂材料使其熔化而形成熔化树脂(流动性树脂)，并使该流动性树脂硬化。树脂材料在常温下还可以为液态(具有流动性的状态)。在该情况下，使供给到型腔中的液状树脂硬化。
在各实施例中，对在下模侧设置型腔并在型腔侧配置多孔金属的例进行了说明。在该情况下，待配置多孔金属的配置区域被设置在下模侧的型腔的内底面上。不限于此，也可以在上模侧设置型腔，在上模侧的型腔的内底面(型腔内部中的上表面)上设置配置区域。在该情况下，作为供给到型腔中的树脂材料，优选使用常温下为胶状或糊状的树脂材料。还可以向被配置在下模的型面中的基板上方供给常温下为胶状或糊状的树脂材料。
在各实施例中，对半导体芯片进行树脂封装时所使用的树脂封装装置及树脂封装方法进行了说明。树脂封装的对象也可以是半导体芯片、无源元件、传感器、滤波器等芯片部件、微电子机械系统(MEMS：Micro Electro Mechanical Systems)等器件。当利用硬化树脂对安装在引线框、印刷基板、陶瓷基板、膜基底基板、金属基底基板等基板上的一个或多个芯片部件进行树脂封装时，可应用本发明。因此，当制造用作控制电子模块等的多芯片封装件、多芯片模块、混合动力IC等时，也可以应用本发明。
本发明不限定于上述的各实施例，在不脱离本发明的主旨的范围内，可按照需要，任意且适当组合而进行变更，或选择性地采用。
附图标记说明
1、16、22、26、29、32 电子部件
2、17、23、27、30、33 基板
3、18、24、28、31、34 半导体芯片(芯片部件)
4 布线
4a 接地电极
5 基板电极
6 通孔布线
7 连接盘
7a 接地用连接盘
8、9 阻焊膜
10 焊锡球(外部电极)
10a 接地用的焊锡球(外部电极)
11 焊盘电极(芯片电极)
12 接合线(连接部件)
13 多孔金属(第一部件、第二部件)
15 多孔金属(第二部件)
14 封装树脂
19 基板电极
20 凸块(连接部件)
21、21a、25a、38、56、56a 多孔金属(第一部件)
21b 多孔金属(第二部件)
21c 金属板(第一部件)
25 多孔金属(第二部件、第一部件)
25b 金属板(第二部件)
35 下填料
36 X-Y工作台
37 离型膜
39、58 材料运送机构(树脂供给机构)
39a、39b、58a、58b 保持部
40、59 材料收容框
41 贯通孔
42、60 周缘部
43 吸附槽
44 树脂材料
45 下模(第一模、第二模)
46 周面部件
47 底面部件
48 型腔
49 上模(第二模、第一模)
50 芯片部件
51 基板(封装前基板)
52 凸块(连接部件)
53 熔化树脂(流动性树脂)
54 硬化树脂(封装树脂)
55 成型品(电子部件)
57、57a 内部空间
61 树脂封装装置(制造装置)
62 基板供给收纳模块
63A、63B、63C 成型模块
64 材料供给模块
65 封装前基板(基板)
66 封装前基板供给部
67 封装后基板
68 封装后基板收容部
69 基板载置部
70 基板运送机构(基板供给机构)
71 合模机构
72 离型膜供给机构
73 散热板供给机构
74 树脂材料投入机构
S 1、P1、C1、M1 规定位置

Claims (3)

1.一种电子部件的制造装置，具备：成型模，至少具有第一模和与所述第一模相对置的第二模；型腔，被设置在所述第一模和所述第二模中的至少一个上；基板供给机构，以俯视时与所述型腔重叠的方式供给封装前基板，所述封装前基板在基板的被安装面上设置有接地电极并至少安装有芯片部件；树脂供给机构，用于向所述型腔供给树脂材料；以及合模机构，用于对所述成型模进行开模及合模，所述电子部件的制造装置用于制造至少具有所述芯片部件、俯视时覆盖所述芯片部件的第一部件和由所述树脂材料成型的硬化树脂的电子部件，
所述电子部件的制造装置具备：
第一配置区域，在所述成型模合模的状态下用于配置所述型腔中的所述第一部件；和
降压部，在利用规定的合模压力来合模所述成型模的状态下，减小从所述成型模接收到的所述规定的合模压力，
所述第一部件具有导电性，呈以包围所述芯片部件的方式具备外侧壁部的盖状形状，并且被形成为所述外侧壁部与所述接地电极能够接触，
在所述成型模合模的状态下，在所述芯片部件与所述第一部件之间以重叠接触的方式配置有具有导电性的第二部件，利用在所述型腔中硬化而成的所述硬化树脂，来对所述芯片部件、所述第一部件、和所述被安装面中的至少一部分进行树脂封装，
在利用从所述规定的合模压力减小的小压力来按压所述芯片部件的状态下，使所述第一部件的所述外侧壁部与所述接地电极接触，成型所述硬化树脂，
所述降压部包括所述第一部件及所述第二部件，
所述第一部件及所述第二部件至少包括以下任一种材料：
(1)具有波形状的剖面形状的金属板；
(2)导电性纤维；
(3)海绵状的导电性树脂。
2.一种电子部件的制造方法，包括：准备成型模的工序，所述成型模至少具有第一模和与所述第一模相对置的第二模；准备封装前基板的工序，所述封装前基板在基板的被安装面上设置有接地电极并至少安装有芯片部件；以俯视时与形成于所述成型模的型腔重叠的方式供给所述封装前基板的工序；向所述型腔供给树脂材料的工序；对所述成型模进行合模的工序；以及通过在所述型腔中使由所述树脂材料生成的流动性树脂硬化而成型硬化树脂的工序，所述电子部件的制造方法用于制造至少具有所述芯片部件、俯视时覆盖所述芯片部件的第一部件和所述硬化树脂，
所述电子部件的制造方法包括：
至少准备具有导电性的所述第一部件和具有导电性的第二部件的工序，所述第一部件呈以包围所述芯片部件的方式具备外侧壁部的盖状形状且被形成为所述外侧壁部与所述接地电极能够接触；
以俯视时与所述芯片部件和所述型腔重叠的方式向所述芯片部件与所述型腔之间供给所述第一部件及所述第二部件的工序；
以所述第二部件与所述第一部件重叠接触的方式，将所述第一部件及所述第二部件配置在所述型腔中的配置区域上的工序；以及
利用规定的合模压力来维持所述成型模合模的状态的工序，
在所述利用规定的合模压力来维持所述成型模合模的状态的工序中，在所述芯片部件与所述第一部件之间配置有所述第二部件，在所述芯片部件、所述第一部件、和所述被安装面中的至少一部分浸渍到所述流动性树脂中的状态下成型所述硬化树脂，
在所述利用规定的合模压力来维持所述成型模合模的状态的工序中，通过降压部来减小从所述成型模接收到的所述规定的合模压力，并且利用从所述规定的合模压力减小的小压力来按压所述芯片部件，
所述降压部包括所述第一部件及所述第二部件，
所述第一部件及所述第二部件至少包括以下任一种材料：
(1)具有波形状的剖面形状的金属板；
(2)导电性纤维；
(3)海绵状的导电性树脂。
3.一种电子部件，具备：
设置有接地电极的基板；
芯片部件，被安装在所述基板的被安装面上；
多个连接部件，用于使形成于所述芯片部件的多个芯片电极和形成于所述基板的多个基板电极分别电连接；
多个外部电极，与所述多个基板电极分别相连并与外部设备电连接；
第一部件，以俯视时覆盖所述芯片部件的方式被设置在所述芯片部件的上方并具有导电性，所述第一部件呈以包围所述芯片部件的方式具备外侧壁部的盖状形状且所述外侧壁部与所述接地电极接触并被电连接；
第二部件，以重叠接触的方式配置在所述芯片部件与所述第一部件之间且具有导电性；
封装树脂，被成型在所述基板的所述被安装面上并至少对所述芯片部件、所述第一部件、和所述被安装面中的至少一部分进行树脂封装；以及
降压部，在成型所述封装树脂时通过从成型模接收规定的合模压力而被压缩变形，
所述降压部包括所述第一部件及所述第二部件，
所述第一部件及所述第二部件至少包括以下任一种材料：
(1)具有波形状的剖面形状的金属板；
(2)导电性纤维；
(3)海绵状的导电性树脂。
CN201710058162.4A 2016-02-02 2017-01-23 电子部件的制造装置及制造方法以及电子部件 Active CN107026107B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-017681 2016-02-02
JP2016017681A JP6639931B2 (ja) 2016-02-02 2016-02-02 電子部品の製造装置及び製造方法並びに電子部品

Publications (2)

Publication Number Publication Date
CN107026107A CN107026107A (zh) 2017-08-08
CN107026107B true CN107026107B (zh) 2020-08-18

Family

ID=59525307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710058162.4A Active CN107026107B (zh) 2016-02-02 2017-01-23 电子部件的制造装置及制造方法以及电子部件

Country Status (4)

Country Link
JP (1) JP6639931B2 (zh)
KR (1) KR101920972B1 (zh)
CN (1) CN107026107B (zh)
TW (1) TW201806097A (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321127A (zh) * 2017-12-05 2018-07-24 合肥矽迈微电子科技有限公司 一种塑封方法及采用该塑封方法制备的封装体
JP2019165173A (ja) * 2018-03-20 2019-09-26 株式会社東芝 半導体装置および半導体装置の製造方法
CN109326527B (zh) * 2018-09-27 2020-10-13 泉州智慧果技术服务有限公司 一种功率元件封装模块及其制备方法
US11037883B2 (en) * 2018-11-16 2021-06-15 Analog Devices International Unlimited Company Regulator circuit package techniques
KR102711765B1 (ko) 2019-03-06 2024-09-27 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
CN113544839A (zh) * 2019-03-20 2021-10-22 三菱电机株式会社 半导体装置
CN217334057U (zh) * 2019-04-15 2022-08-30 株式会社村田制作所 电子元件模块
KR102345062B1 (ko) * 2019-11-20 2021-12-30 (주)에이티세미콘 반도체 패키지 및 그 제조 방법
JPWO2021177093A1 (zh) * 2020-03-06 2021-09-10
CN111834238A (zh) * 2020-08-10 2020-10-27 李元雄 一种采用凸块与倒装的大功率半导体器件封装方法
CN111952206B (zh) * 2020-08-14 2022-09-13 深圳市天成照明有限公司 一种电子元器件生产用封装装置
JP7428384B2 (ja) * 2020-10-06 2024-02-06 アピックヤマダ株式会社 樹脂封止装置及び樹脂封止方法
US20240090175A1 (en) * 2021-01-19 2024-03-14 Beji Sasaki Electronic device and product
CN113299566B (zh) * 2021-05-20 2023-01-24 合肥速芯微电子有限责任公司 封装结构及其制备方法
CN114496808B (zh) * 2022-01-25 2024-03-12 河北博威集成电路有限公司 倒装式塑封的装配方法、屏蔽系统、散热系统及应用
CN114823370B (zh) * 2022-05-10 2022-10-14 山东汉旗科技有限公司 指纹识别芯片封装结构及其封装的方法
TWI844243B (zh) * 2023-01-18 2024-06-01 宏碁股份有限公司 電子封裝結構
CN117457618B (zh) * 2023-12-25 2024-04-09 长电集成电路(绍兴)有限公司 芯片封装结构及芯片封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158316A (ja) * 2000-11-16 2002-05-31 Towa Corp 半導体装置及びその製造方法
CN101587887A (zh) * 2008-05-23 2009-11-25 富准精密工业(深圳)有限公司 发光二极管结构
CN105269744A (zh) * 2014-06-09 2016-01-27 东和株式会社 树脂封装装置及树脂封装方法
CN105280507A (zh) * 2014-07-18 2016-01-27 东和株式会社 电子部件、带突起电极的板状构件、及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3434711B2 (ja) * 1998-09-24 2003-08-11 株式会社巴川製紙所 放熱シート
JP4253992B2 (ja) * 2000-03-16 2009-04-15 株式会社デンソー 樹脂封止型半導体装置
JP5740995B2 (ja) * 2011-01-17 2015-07-01 富士通株式会社 半導体装置及びその製造方法
JP6169516B2 (ja) * 2014-03-31 2017-07-26 Ｔｏｗａ株式会社 樹脂成形装置及び樹脂成形方法
JP6017492B2 (ja) * 2014-04-24 2016-11-02 Ｔｏｗａ株式会社 樹脂封止電子部品の製造方法、突起電極付き板状部材、及び樹脂封止電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158316A (ja) * 2000-11-16 2002-05-31 Towa Corp 半導体装置及びその製造方法
CN101587887A (zh) * 2008-05-23 2009-11-25 富准精密工业(深圳)有限公司 发光二极管结构
CN105269744A (zh) * 2014-06-09 2016-01-27 东和株式会社 树脂封装装置及树脂封装方法
CN105280507A (zh) * 2014-07-18 2016-01-27 东和株式会社 电子部件、带突起电极的板状构件、及其制造方法

Also Published As

Publication number Publication date
TW201806097A (zh) 2018-02-16
KR101920972B1 (ko) 2018-11-21
JP2017139278A (ja) 2017-08-10
JP6639931B2 (ja) 2020-02-05
CN107026107A (zh) 2017-08-08
KR20170092096A (ko) 2017-08-10

Similar Documents

Publication Publication Date Title
CN107026107B (zh) 电子部件的制造装置及制造方法以及电子部件
CN108010902B (zh) 电路部件、电路部件的制造方法以及电路部件的制造装置
US7056770B2 (en) Method of resin encapsulation, apparatus for resin encapsulation, method of manufacturing semiconductor device, semiconductor device and resin material
US7520052B2 (en) Method of manufacturing a semiconductor device
CN111403303B (zh) 树脂封装装置以及树脂封装方法
TWI676243B (zh) 晶片封裝結構及其製造方法
KR101959624B1 (ko) 압축 성형 장치, 수지 밀봉품 제조 장치, 압축 성형 방법 및 수지 밀봉품의 제조 방법
CN108688050B (zh) 成型模、树脂成型装置、树脂成型方法及树脂成型品的制造方法
KR101703184B1 (ko) 수지 밀봉 전자 부품의 제조 방법, 돌기 전극 구비 판상 부재, 수지 밀봉 전자 부품, 및 돌기 전극 구비 판상 부재의 제조 방법
JP6598642B2 (ja) 樹脂封止装置及び樹脂封止方法
JP2001326238A (ja) 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム
TW201812937A (zh) 電子電路裝置及電子電路裝置的製造方法
JP2016103616A (ja) 電子部品、その製造方法及び製造装置
KR102086889B1 (ko) 수지 밀봉 장치 및 수지 밀봉 방법
JP6438794B2 (ja) モールド金型、樹脂モールド装置及び樹脂モールド方法
CN108321092B (zh) 电路部件的制造方法和电路部件
US20150332986A1 (en) Semiconductor device including semiconductor chip covered with sealing resin
CN110065191B (zh) 成型模、树脂成型装置及树脂成型品的制造方法
US11712823B2 (en) Molding die for compression molding with resin leakage prevention member
JPH0218580B2 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant