KR20170092096A - 전자 부품의 제조 장치 및 제조 방법 및 전자 부품 - Google Patents

전자 부품의 제조 장치 및 제조 방법 및 전자 부품 Download PDF

Info

Publication number
KR20170092096A
KR20170092096A KR1020160167370A KR20160167370A KR20170092096A KR 20170092096 A KR20170092096 A KR 20170092096A KR 1020160167370 A KR1020160167370 A KR 1020160167370A KR 20160167370 A KR20160167370 A KR 20160167370A KR 20170092096 A KR20170092096 A KR 20170092096A
Authority
KR
South Korea
Prior art keywords
porous metal
chip
resin
substrate
mold
Prior art date
Application number
KR1020160167370A
Other languages
English (en)
Other versions
KR101920972B1 (ko
Inventor
신 다케우치
Original Assignee
토와 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토와 가부시기가이샤 filed Critical 토와 가부시기가이샤
Publication of KR20170092096A publication Critical patent/KR20170092096A/ko
Application granted granted Critical
Publication of KR101920972B1 publication Critical patent/KR101920972B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

반도체 칩 위에 다공질 금속을 접촉시킨 상태에서 수지 밀봉한다.
기판(27)에 플립 칩 실장된 칩(28)을 덮는 덮개 형상의 다공질 금속(25)이 놓이고, 다공질 금속(25)의 내측이 수지 밀봉된다. 다공질 금속(25)의 내저면이 칩(28)의 정상면에 밀착된다. 다른 예로서, 칩(31)의 와이어 본딩용 패드(11)의 주변 이외의 영역에 판 형상의 다공질 금속(13)이 놓이고, 다공질 금속(13)을 덮는 다공질 금속(25)이 놓인다. 다공질 금속(25)의 내측이 수지 밀봉된다. 다공질 금속(25)의 내저면과 다공질 금속(13)과 칩(28)의 정상면이 서로 밀착된다. 또 다른 예로서, 기판(33)에 플립 칩 실장된 칩(34)을 덮는 다공질 금속(25)이 놓인다. 기판(33)과 칩(34) 사이가 언더 필(35)에 의해 채워진다. 3개의 예에 있어서, 다공질 금속(25)은 벽부의 저면이 접지 전극(4a)에 밀착되므로, 접지 전극(4a)에 전기적으로 접속된다.

Description

전자 부품의 제조 장치 및 제조 방법 및 전자 부품{MANUFACTURING APPARATUS OF ELECTRONIC COMPONENT AND MANUFACTURING METHOD AND ELECTRONIC COMPONENT}
본 발명은 트랜지스터, 집적 회로(Integrated Circuit : IC) 등의 칩 형상의 소자(이하 적절히 「칩」이라고 함)를 수지 밀봉함으로써 전자 부품을 제조하는, 전자 부품의 제조 장치 및 제조 방법 및 전자 부품에 관한 것이다.
최근 들어, 반도체 디바이스는 점점 고성능화, 다기능화, 소형화가 진행되어, 거기에 따른 반도체 칩이 소비하는 소비 전력이 점점 증대하는 경향이 있다. 특히, 대전력을 취급하는 파워 디바이스, 고주파 신호를 다루는 마이크로프로세서, 고주파 디바이스 등의 반도체 칩에 있어서는, 소비 전력이 증대하는 것에 의한 발열이 큰 문제가 되고 있다. 반도체 칩이 발하는 열의 방출을 촉진하기 위해서, 반도체 장치(반도체 패키지)의 표면에 방열판(히트 싱크)을 설치함으로써 반도체 칩이 발하는 열을 외부로 방출해서 냉각하는 것이 행하여지고 있다.
방열판을 갖는 반도체 장치로서, 수지 밀봉용의 경화 수지에 의해, 알루미늄 등의 금속으로 이루어지는 히트 싱크의 설치가 이루어지는 반도체 장치가, 제안되어 있다(예를 들어, 특허문헌 1의 단락〔0006〕, 〔0043〕, 도 1 및 도 2 참조).
일본 특허 공개 제2002-158316호 공보
그러나 특허문헌 1에 개시된 종래의 반도체 장치에는 다음의 과제가 있다. 특허문헌 1의 단락 〔0007〕, 도 2의 (a)에 도시된 바와 같이, 히트 싱크는 양호 열 전도성 부재를 개재해서 반도체 칩의 배면에 접한다. 금속제의 히트 싱크와 반도체 칩을 직접 접촉시키면, 반도체 칩의 깨짐, 균열 등의 파손이 발생할 우려가 있다. 반도체 칩의 파손을 방지하기 위해서, 히트 싱크와 반도체 칩 사이에 양호 열 전도성 부재를 설치한다.
본 발명은 상기한 과제를 해결하는 것으로, 칩의 파손을 방지하여, 칩과 칩을 덮도록 해서 설치되어 도전성을 갖는 제1 부재를 포함하는 전자 부품을 제조하는, 전자 부품의 제조 장치 및 제조 방법 및 전자 부품을 제공하는 것을 목적으로 한다.
상기한 과제를 해결하기 위해서, 본 발명에 관한 전자 부품의 제조 장치는, 제1 형과 제1 형에 서로 대향하는 제2 형을 적어도 갖는 성형 형과, 제1 형과 제2 형 중 적어도 한쪽에 설치된 캐비티와, 기판의 피장착면에 접지 전극이 설치되어 적어도 칩이 장착된 밀봉 전 기판을 평면에서 보아 캐비티에 겹치도록 해서 공급하는 기판 공급 기구와, 캐비티에 수지 재료를 공급하는 수지 공급 기구와, 성형 형을 형 개방하여 형 체결하는 형 체결 기구를 구비한, 칩과 평면에서 보아 칩을 덮는 제1 부재와 수지 재료로 성형된 경화 수지를 적어도 갖는 전자 부품을 제조하는 전자 부품의 제조 장치이며, 성형 형이 형 체결된 상태에 있어서 캐비티에 있어서의 제1 부재가 배치되는 제1 배치 영역과, 일정한 형 체결 압력에 의해 성형 형이 형 체결된 상태에 있어서, 성형 형으로부터 받는 일정한 형 체결 압력을 저감시키는 압력 저감부를 구비하는 형태를 갖는다. 게다가, 제1 부재는 도전성을 갖고, 성형 형이 형 체결된 상태에 있어서, 캐비티에 있어서 경화한 경화 수지에 의해, 칩과 제1 부재와 피장착면에 있어서의 적어도 일부분이 수지 밀봉되어, 일정한 형 체결 압력으로부터 저감하게 된 작은 압력에 의해 칩이 가압된 상태에 있어서 경화 수지가 성형된다.
본 발명에 관한 전자 부품의 제조 장치에 의하면, 상술한 전자 부품의 제조 장치에 있어서, 제1 부재가 압력 저감부에 상당한다.
본 발명에 관한 전자 부품의 제조 장치에 의하면, 상술한 전자 부품의 제조 장치에 있어서, 제1 부재에 겹쳐서 제1 부재에 접촉하고, 도전성을 갖는 제2 부재를 더 구비하고, 제1 부재와 제2 부재 중 적어도 어느 한쪽이 압력 저감부에 상당한다.
본 발명에 관한 전자 부품의 제조 장치에 의하면, 상술한 전자 부품의 제조 장치에 있어서, 일정한 형 체결 압력에 의해 성형 형이 형 체결된 상태에 있어서, 제1 부재가 접지 전극에 전기적으로 접속된다.
본 발명에 관한 전자 부품의 제조 장치에 의하면, 상술한 전자 부품의 제조 장치에 있어서, 접지 전극과 제1 부재에 접촉하고 도전성을 갖는 제2 부재를 더 구비하고, 제1 부재와 제2 부재 중 적어도 어느 한쪽이 압력 저감부에 상당한다.
본 발명에 관한 전자 부품의 제조 장치에 의하면, 상술한 전자 부품의 제조 장치에 있어서, 성형 형과 형 체결 기구를 갖는 적어도 1개의 성형 모듈을 구비하고, 1개의 성형 모듈과 다른 성형 모듈이 탈착될 수 있다.
상기한 과제를 해결하기 위해서, 본 발명에 관한 전자 부품의 제조 방법은, 제1 형과 제1 형에 서로 대향하는 제2 형을 적어도 갖는 성형 형을 준비하는 공정과, 기판의 피장착면에 접지 전극이 설치되어 적어도 칩이 장착된 밀봉 전 기판을 준비하는 공정과, 성형 형에 형성된 캐비티에 평면에서 보아 겹치도록 해서 밀봉 전 기판을 공급하는 공정과, 캐비티에 수지 재료를 공급하는 공정과, 성형 형을 형 체결하는 공정과, 수지 재료로부터 생성된 유동성 수지를 캐비티에 있어서 경화시킴으로써 경화 수지를 성형하는 공정을 구비한, 칩과 평면에서 보아 칩을 덮는 제1 부재와 경화 수지를 적어도 갖는 전자 부품을 제조하는 전자 부품의 제조 방법이며, 도전성을 갖는 제1 부재를 적어도 준비하는 공정과, 평면에서 보아 칩과 캐비티에 겹치도록 해서 칩과 캐비티 사이에 제1 부재를 공급하는 공정과, 제1 부재를 캐비티에 있어서의 제1 배치 영역에 배치하는 공정과, 일정한 형 체결 압력에 의해 성형 형이 형 체결된 상태를 유지하는 공정을 구비하는 형태를 갖는다. 게다가, 일정한 형 체결 압력에 의해 성형 형이 형 체결된 상태를 유지하는 공정에 있어서, 칩과 제1 부재와 피장착면에 있어서의 적어도 일부분이 유동성 수지에 잠긴 상태에서 경화 수지를 성형하고, 일정한 형 체결 압력에 의해 성형 형이 형 체결된 상태를 유지하는 공정에 있어서, 성형 형으로부터 받는 일정한 형 체결 압력을 압력 저감부에 의해 저감시키고, 일정한 형 체결 압력으로부터 저감하게 된 작은 압력에 의해 칩을 가압한다.
본 발명에 관한 전자 부품의 제조 방법에 의하면, 상술한 전자 부품의 제조 방법에 있어서, 제1 부재가 압력 저감부에 상당한다.
본 발명에 관한 전자 부품의 제조 방법은, 상술한 전자 부품의 제조 방법에 있어서, 도전성을 갖는 제2 부재를 준비하는 공정과, 제2 부재가 제1 부재에 겹쳐서 접촉하도록 해서 제2 부재를 캐비티에 있어서의 제2 배치 영역에 배치하는 공정을 더 구비하는 형태를 갖는다. 게다가, 제1 부재와 제2 부재 중 적어도 어느 한쪽이 압력 저감부에 상당한다.
본 발명에 관한 전자 부품의 제조 방법에 의하면, 상술한 전자 부품의 제조 방법에 있어서, 성형 형을 형 체결하는 공정에 있어서 제1 부재를 접지 전극에 전기적으로 접속한다.
본 발명에 관한 전자 부품의 제조 방법은, 상술한 전자 부품의 제조 방법에 있어서, 도전성을 갖는 제2 부재를 준비하는 공정과, 접지 전극과 제1 부재에 제2 부재를 접촉시키는 공정을 더 구비하는 형태를 갖는다. 게다가, 제1 부재와 제2 부재 중 적어도 어느 한쪽이 압력 저감부에 상당한다.
본 발명에 관한 전자 부품의 제조 방법은, 상술한 전자 부품의 제조 방법에 있어서, 성형 형을 갖는 적어도 1개의 성형 모듈을 준비하는 공정을 구비하는 형태를 갖는다. 게다가, 1개의 성형 모듈과 다른 성형 모듈을 탈착할 수 있다.
상기한 과제를 해결하기 위해서, 본 발명에 관한 전자 부품은, 기판과, 기판의 피장착면에 장착된 칩과, 칩에 형성된 복수의 칩 전극과 기판에 형성된 복수의 기판 전극을 각각 전기적으로 접속하는 복수의 접속 부재와, 복수의 기판 전극에 각각 연결되어서 외부의 기기에 전기적으로 접속되는 복수의 외부 전극과, 칩의 상방에 있어서 평면에서 보아 칩을 덮도록 설치되어 도전성을 갖는 제1 부재와, 기판의 피장착면에 성형되어 적어도 칩과 제1 부재와 피장착면에 있어서의 적어도 일부분을 수지 밀봉하는 밀봉 수지와, 밀봉 수지가 성형될 때에 성형 형으로부터 일정한 형 체결 압력을 받음으로써 압축 변형한 압력 저감부를 구비하는 형태를 갖는다.
본 발명에 관한 전자 부품에 의하면, 상술한 전자 부품에 있어서, 압력 저감부는 다음 중 어느 하나의 재료를 적어도 포함한다. (1) 섬유상 금속, (2) 물결 형상의 단면 형상을 갖는 금속판, (3) 도전성 섬유, (4) 도전성 수지.
본 발명에 관한 전자 부품에 의하면, 상술한 전자 부품에 있어서, 제1 부재가 압력 저감부에 상당한다.
본 발명에 관한 전자 부품은, 상술한 전자 부품에 있어서, 제1 부재에 겹쳐서 제1 부재에 접촉하고, 도전성을 갖는 제2 부재를 더 구비하는 형태를 갖는다. 게다가, 제1 부재와 제2 부재 중 적어도 어느 한쪽이 압력 저감부에 상당한다.
본 발명에 관한 전자 부품에 의하면, 상술한 전자 부품에 있어서, 기판에 설치된 접지 전극에 제1 부재가 전기적으로 접속된다.
본 발명에 관한 전자 부품은, 상술한 전자 부품에 있어서, 기판에 설치된 접지 전극과 제1 부재에 접촉하고, 도전성을 갖는 제2 부재를 더 구비하는 형태를 갖는다. 게다가, 제1 부재와 제2 부재 중 적어도 어느 한쪽이 압력 저감부에 상당한다.
본 발명에 따르면, 칩의 파손을 방지하여, 칩과 칩을 덮도록 해서 설치되어 도전성을 갖는 제1 부재를 포함하는 전자 부품을 제조할 수 있다.
도 1의 (a)는 본 발명에 관한 실시예 1의 전자 부품의 구성을 도시하는 개략 단면도, (b)는 (a)의 변형예이다.
도 2의 (a)는 본 발명에 관한 실시예 2의 전자 부품의 구성을 도시하는 개략 단면도, (b)는 (a)의 변형예이다.
도 3은 본 발명에 관한 실시예 3의 전자 부품의 구성을 도시하는 개략 단면도이다.
도 4의 (a)는 본 발명에 관한 실시예 4의 전자 부품의 구성을 도시하는 개략 단면도, (b)는 (a)의 1개의 변형예, (c)는 (a)의 다른 변형예이다.
도 5의 (a) 내지 (b)는 본 발명에 관한 실시예 5의 전자 부품의 구성을 도시하는 개략 단면도이다.
도 6의 (a) 내지 (c)는 본 발명에 관한 실시예 6의 제조 방법에 있어서, 재료 수용 프레임에 판 형상의 다공질 금속과 수지 재료를 수용하는 과정을 도시하는 개략 단면도이다.
도 7의 (a) 내지 (b)는 본 발명에 관한 실시예 6의 제조 방법에 있어서, 캐비티에 다공질 금속과 수지 재료를 공급하는 과정을 도시하는 개략 단면도이다.
도 8의 (a) 내지 (c)는 본 발명에 관한 실시예 6의 제조 방법에 있어서, 기판에 장착된 칩과 다공질 금속을 수지 밀봉하는 과정을 도시하는 개략 단면도이다.
도 9의 (a) 내지 (c)는 본 발명에 관한 실시예 7의 제조 방법에 있어서, 재료 수용 프레임에 복수의 다공질 금속과 수지 재료를 수용하는 과정을 도시하는 개략 단면도이다.
도 10의 (a) 내지 (b)는 본 발명에 관한 실시예 7의 제조 방법에 있어서, 캐비티에 복수의 다공질 금속과 수지 재료를 공급하는 과정을 도시하는 개략 단면도이다.
도 11의 (a) 내지 (c)는 본 발명에 관한 실시예 7의 제조 방법에 있어서, 기판에 장착된 복수의 칩과 그것들의 칩에 대응하는 복수의 다공질 금속을 수지 밀봉하는 과정을 도시하는 개략 단면도이다.
도 12의 (a) 내지 (c)는 본 발명에 관한 실시예 8의 제조 방법에 있어서, 재료 수용 프레임에 덮개 형상의 다공질 금속과 수지 재료를 수용하는 과정을 도시하는 개략 단면도이다.
도 13의 (a) 내지 (b)는 본 발명에 관한 실시예 8의 제조 방법에 있어서, 캐비티에 다공질 금속과 수지 재료를 공급하는 과정을 도시하는 개략 단면도이다.
도 14의 (a) 내지 (c)는 본 발명에 관한 실시예 8의 제조 방법에 있어서, 기판에 장착된 칩과 다공질 금속을 수지 밀봉하는 과정을 도시하는 개략 단면도이다.
도 15의 (a) 내지 (c)는 본 발명에 관한 실시예 9의 제조 방법에 있어서, 기판에 장착된 칩 및 다공질 금속을 수지 밀봉하는 과정을 도시하는 개략 단면도이다.
도 16은 본 발명에 관한 제조 장치에 있어서, 장치의 개요를 도시하는 평면도이다.
도 4에 도시된 바와 같이, 제1 예로서, 기판(27)에 플립 칩 실장된 칩(28)을 덮는 덮개 형상의 다공질 금속(25)이 놓인다. 다공질 금속(25)의 내측이, 밀봉 수지(14)에 의해 수지 밀봉된다. 다공질 금속(25)의 내저면이 칩(28)의 정상면에 밀착된다. 제2 예로서, 칩(31)의 와이어 본딩용 패드(11)의 주변 이외의 영역에 판 형상의 다공질 금속(13)이 놓이고, 다공질 금속(13)을 덮는 다공질 금속(25)이 놓인다. 다공질 금속(25)의 내측이, 밀봉 수지(14)에 의해 수지 밀봉된다. 칩(28)의 정상면과 다공질 금속(13)의 하면이 밀착되고, 다공질 금속(13) 상면과 다공질 금속(25)의 내저면이 밀착된다. 제3 예로서, 기판(33)에 플립 칩 실장된 칩(34)을 덮어서 다공질 금속(25)이 놓인다. 기판(33)과 칩(34) 사이가 언더 필(35)에 의해 채워진다. 3개의 예 중 어떤 경우든, 다공질 금속(25)은 벽부의 저면이 접지 전극(4a)에 밀착됨으로써, 접지 전극(4a)에 전기적으로 접속된다. 다공질 금속(25)은 방열판 및 전자 차폐판으로서 기능한다.
[실시예 1]
본 발명에 관한 전자 부품의 실시예를, 도 1을 참조하여 설명한다. 본 출원 서류에 있어서 어떠한 도면에 대해서도, 이해하기 쉽게 하기 위해서, 적절히 생략하거나 또는 과장해서 모식적으로 그리고 있다. 동일한 구성 요소에 대해서는, 동일한 부호를 부여해서 설명을 적절히 생략한다.
도 1의 (a)에 도시된 바와 같이, 전자 부품(1)은 기판(2)과 기판(2) 위에 탑재(장착)된 반도체 칩(3)을 구비한다. 기판(2)으로서는, 예를 들어 유리 에폭시 적층판, 프린트 기판, 세라믹스 기판, 필름 베이스 기판, 금속 베이스 기판 등이 사용된다. 반도체 칩(3)은, 실리콘 웨이퍼나 화합물 반도체 웨이퍼 등으로 제조된다. 반도체 칩(3)으로서, 예를 들어 파워 디바이스, 마이크로프로세서, 고주파 디바이스 등이 탑재된다. 도 1에 있어서는, 반도체 칩(3)에 있어서의 회로가 형성된 주면(예를 들어, 회로가 형성된 면인 주면) 측이 위를 보도록 하여, 기판(2)에 반도체 칩(3)이 탑재된다(페이스 업 실장). 바꾸어 말하면, 반도체 칩(3)에 있어서의 회로가 형성되어 있지 않은 면(부면)의 측이, 기판(2)에 탑재된다.
기판(2)의 상면에는 복수의 배선(4)이 설치된다. 복수의 배선(4)의 일단부[내측 단부 : 반도체 칩(3)에 가까운 측의 단부]는 반도체 칩(3)의 패드에 전기적으로 접속(이하 간단히 「접속」이라고 함)되는 기판 전극(5)을 구성한다. 복수의 배선(4)의 타단부[외측 단부 : 반도체 칩(3)으로부터 먼 측의 단부]는 기판(2)의 내부에 설치된 비아 배선(6) 및 내부 배선(도시하지 않음)을 개재해서 기판(2)의 하면에 설치된 랜드(7)에 각각 접속된다. 랜드(7)는 기판(2)의 하면에 있어서 격자(grid) 형상으로 설치된다.
기판(2)의 상면에 있어서는, 기판 전극(5)의 표면을 제외하고, 복수의 배선(4)을 보호하기 위한 절연성 수지 피막인 솔더 레지스트(8)가 설치된다. 기판(2)의 하면에는, 각 랜드(7)의 표면을 제외하고 솔더 레지스트(9)가 설치된다. 각 랜드(7)에는, 외부의 기기가 갖는 외부 전극에 대하여 접속되는 땜납 볼(외부 전극)(10)이, 각각 설치된다. 기판(2)에 설치된 배선(4), 비아 배선(6), 내부 배선(도시하지 않음) 및 랜드(7)에는, 작은 전기 저항률을 갖는 구리(Cu)가 각각 사용되는 것이 바람직하다.
반도체 칩(3)이 기판(2)에 형성된 솔더 레지스트(8) 위에 접착제(도시하지 않음)에 의해 장착된다. 반도체 칩(3)이 기판(2)에 형성된 구리박으로 이루어지는 다이 본딩용의 패드에 도전성 페이스트에 의해 장착되어도 된다. 반도체 칩(3)의 주면측에는 복수의 와이어 본딩용 패드(11)가 반도체 칩(3) 주위에 설치된다. 복수의 패드(11)는 금선 또는 동선으로 이루어지는 본딩 와이어(접속 부재)(12)를 개재해서 기판 전극(5)에 각각 접속된다.
반도체 칩(3) 위에는, 반도체 칩(3)의 외측 테두리의 내측에 설치된 복수의 패드(11)의 영역을 제외하고, 다공질 금속(다공성 금속)(13)이 설치된다. 다공질 금속(13)은 판 형상이며 섬유상의 부재이다. 반도체 칩(3)의 주면과 다공질 금속(13)의 하면은 직접 접촉해서 밀착된다(이하 적절히 「접촉한다」라고 함).
다공질 금속(13)으로서는, 예를 들어 구리(Cu), 알루미늄(Al), 니켈(Ni), 스테인리스강(SUS) 등이 사용된다. 다공질 금속(13)은, 내부에 다수의 공공(3차원 연통 구멍)이 존재하므로 통상의 금속에 비해 가볍다. 다공질 금속(13)은 금속이므로 높은 열 전도성을 갖는다. 다공질 금속(13)은 섬유상이며 내부에 다수의 3차원 연통 구멍이 존재하므로, 우수한 응력 완화성을 갖는다. 이에 의해, 다공질 금속(13)이 반도체 칩(3)에 대하여 가압되었을 경우에, 다공질 금속(13)이 압축되어서 변형된다. 따라서, 반도체 칩(3)의 파손을 방지할 수 있다.
다공질 금속(13)의 3차원 연통 구멍의 내경을 ㎛ 오더로 제조할 수 있다. 다공질 금속(13)을 섬유상의 구조로 할 수 있다. 따라서, 다공질 금속의 단부면에, 금속 섬유의 단부와 구부러짐부를 포함하는 미소한 요철(돌기)을 다수 형성할 수 있다. 이에 의해, 다공질 금속을 다른 도전체 등에 접속하는 것이 용이해진다. 도 1의 (a)에 나타낸 다공질 금속(13)은, 반도체 칩(3)이 발하는 열을 방출하는 방열판으로서 기능한다.
기판(2)의 상면에는 반도체 칩(3), 복수의 배선(4), 솔더 레지스트(8), 본딩 와이어(12) 및 다공질 금속(13)의 측면을 덮도록 하여, 밀봉 수지(14)가 설치된다. 바꾸어 말하면, 기판(2)의 상면에 장착된 반도체 칩(3)과, 복수의 배선(4)과, 솔더 레지스트(8)와, 본딩 와이어(12)와, 다공질 금속(13)의 측면을, 밀봉 수지(14)에 의해 수지 밀봉한다. 본 출원 서류에 있어서, 「밀봉 수지(14)에 의해 수지 밀봉하는」이라 함은, 적어도 반도체 칩(3)이 갖는 회로와 복수의 배선(4)과 본딩 와이어(12) 등의 접속 부재를 전기적으로 외부로부터 절연하는 것과, 다공질 금속(13) 중 적어도 일부분을 밀봉 수지(14)에 의해 덮는 것의 양쪽을, 의미한다.
밀봉 수지(14)는 다공질 금속(13)의 표면(정상면)이 노출되도록 해서 설치된다. 밀봉 수지(14)로서는, 예를 들어 열 경화성의 에폭시 수지, 실리콘 수지 등이 사용된다. 반도체 칩(3)과 다공질 금속(13)이 직접 접촉되므로, 전자 부품(1)의 방열 효과를 높일 수 있다. 밀봉 수지(14)가 형성된 단계에서, 방열판으로서 기능하는 다공질 금속(13)을 갖는 전자 부품(1)이 완성된다.
도 1의 (b)는, 도 1의 (a)에 나타낸 전자 부품의 변형예를 나타낸다. 다공질 금속(13)보다도 큰 평면 형상을 갖는 다공질 금속(15)을, 다공질 금속(13) 위에 다시 적층한다. 다공질 금속(15)은 판 형상이며 섬유상의 부재이다. 다공질 금속(15)은 평면에서 보아 다공질 금속(15)의 내측에 다공질 금속(13)을 포함한다. 본 출원 서류에 있어서 「평면에서 보는」이라 함은, 단면도인 도 1의 (b)를 예로 들면, 기판(2)의 상면에 수직인 방향[도 1의 (b)에 있어서의 상하 방향]을 따라 보는 것을 말한다. 도 1의 (b)에 나타낸 다공질 금속(13, 15)은, 반도체 칩(3)이 발하는 열을 방출하는 방열판으로서 기능한다.
다공질 금속(15)과 본딩 와이어(12) 사이는 밀봉 수지(14)에 의해 전기적으로 절연된다. 밀봉 수지(14)는, 다공질 금속(13) 및 다공질 금속(15)의 측면을 덮도록 해서 설치된다. 다공질 금속(15)의 노출 면적은, 도 1의 (a)에 나타낸 다공질 금속(13)의 평면적보다도 커진다. 따라서, 전자 부품(1)의 방열 효과를 한층 더 높일 수 있다. 판 형상의 다공질 금속(13)은, 그 상방에 위치하는 판 형상의 다공질 금속(15)의 하면과 본딩 와이어(12)의 접촉을 방지하는 스페이서로서 기능한다. 이것은 다른 실시예에 있어서도 마찬가지이다.
또 다른 변형예로서, 전자 부품(1)과 동일한 평면 형상을 갖는 다공질 금속(15)을, 다공질 금속(13) 위에 전자 부품(1)에 대하여 도면의 수평 방향으로 어긋나는 일 없이 적층할 수 있다. 이 경우에는, 다공질 금속(15)의 평면적을 전자 부품(1)과 동일한 평면적까지 크게 할 수 있고, 다공질 금속(15)의 정상면과 측면을 노출시킬 수 있다. 따라서, 전자 부품(1)의 방열 효과를 한층 더 높일 수 있다.
본 실시예에 의하면, 밀봉 수지(14) 등의 절연막을 개재하지 않고, 반도체 칩(3) 위에 다공질 금속(13)을 밀착시켜서 적층한다. 반도체 칩(3)과 다공질 금속(13)이 직접 접촉하므로, 반도체 칩(3)이 발하는 열을 효율적으로 외부로 방출할 수 있다. 게다가, 다공질 금속(13) 위에 다공질 금속(13)보다도 큰 평면적을 갖는 다공질 금속(15)을 더 적층할 수 있다. 이에 의해, 방열판으로서 기능하는 다공질 금속(15)의 평면적이 커지므로, 전자 부품(1)의 방열 효과를 한층 더 높일 수 있다.
전자 부품(1)에 있어서 가장 상위에 위치하는 다공질 금속(13)[도 1의 (a) 참조] 및 다공질 금속(15)[도 1의 (b) 참조]의 표면(도면에서는 상면)에, 밀봉 수지(14)로 이루어지는 층이 존재해도 된다. 이 층은, 다공질 금속(13) 및 다공질 금속(15)을 빠져나간 후에 경화한 밀봉 수지(14)에 의해 구성된다. 이 층은 가능한 한 얇은 것이 바람직하다. 이들의 것은 다른 실시예에 있어서도 마찬가지이다.
[실시예 2]
도 2를 참조하여, 본 발명에 관한 전자 부품의 실시예를 설명한다. 도 1에 도시된 실시예와의 차이는, 반도체 칩이, 와이어 본딩 기술을 사용하는 실장이 아닌 플립 칩 기술을 사용해서 실장되는 것이다(플립 칩 실장).
도 2의 (a)에 도시된 바와 같이, 전자 부품(16)은 기판(17)과 기판(17) 위에 탑재된 반도체 칩(18)을 구비한다. 도 2에 있어서는, 반도체 칩(18)의 주면측이 아래를 향하도록 하여, 기판(17)에 반도체 칩(18)이 탑재된다(페이스 다운 실장). 바꾸어 말하면, 반도체 칩(18)의 부면측이 위를 향하도록 하여, 기판(17)에 반도체 칩(18)이 탑재된다.
기판(17)의 상면에는, 제품에 대응해서 복수의 배선(4)이 설치된다. 복수의 배선(4)의 일단부[내측 : 반도체 칩(18)에 가까운 측]는 반도체 칩(18)의 패드(11)에 접속되는 기판 전극(19)을 구성한다. 각 기판 전극(19)은 반도체 칩(18)에 설치된 각각의 플립 칩 본딩용의 패드(11)에, 돌기 형상 전극인 범프(접속 부재)(20)를 개재해서 접속된다. 복수의 배선(4)의 타단부[외측 : 반도체 칩(18)으로부터 먼 측]는 기판(17)의 내부에 설치된 비아 배선(6) 및 내부 배선(도시하지 않음)을 개재해서 기판(17)의 하면에 설치된 랜드(7)에 각각 접속된다. 각 랜드(7)에는, 외부의 기기가 갖는 외부 전극에 대하여 접속되는 땜납 볼(10)이 각각 설치된다.
반도체 칩(18)의 상측[반도체 칩(18)의 부면측]에는 다공질 금속(21)이 설치된다. 다공질 금속(21)은 판 형상이며 섬유상의 부재이다. 도 2의 (a)에 있어서는, 반도체 칩(18)과 동일한 평면 형상을 갖는 다공질 금속(21)이 반도체 칩(18)에 대하여 도면의 수평 방향으로 어긋나는 일 없이 적층된다. 도 2의 (a)에 나타낸 다공질 금속(21)은 반도체 칩(18)이 발하는 열을 방출하는 방열판으로서 기능한다.
반도체 칩(18)의 부면을 연마함으로써 절연막 등을 제거해서, 예를 들어 원재료인 실리콘(Si)을 노출시켜서 반도체 칩(18)을 얇게 해도 된다. 반도체 칩(18)의 부면에, 도전성을 갖는 박막 등을 형성해 두어도 된다. 이들에 의해, 반도체 칩(18)에 있어서의 부면의 전체면과 다공질 금속(21)을 직접 접촉시킨다. 따라서, 전자 부품(16)에 있어서의 열 전도성을 높여, 전자 부품(16)의 방열 효과를 높일 수 있다.
기판(17)의 상면에는 반도체 칩(18), 복수의 배선(4), 솔더 레지스트(8), 범프(20) 및 밀봉 수지(14)가 설치된다. 밀봉 수지(14)는 다공질 금속(21)의 측면을 덮도록 해서 설치된다. 밀봉 수지(14)는 다공질 금속(21)의 표면(정상면)이 노출되도록 해서 설치된다. 반도체 칩(18)의 부면과, 반도체 칩(18)의 평면 형상에 대하여 동일한 평면 형상을 갖는 다공질 금속(21)이 반도체 칩(18)에 대하여 도면의 수평 방향으로 어긋나는 일 없이 직접 접촉한다. 따라서, 실시예 1[도 1의 (a) 참조]에 비하여 전자 부품(16)의 방열 효과를 한층 더 높일 수 있다. 밀봉 수지(14)가 형성된 단계에서, 방열판으로서 기능하는 다공질 금속(21)을 갖는 전자 부품(16)이 완성된다.
도 2의 (b)는, 도 2의 (a)에 나타낸 전자 부품의 변형예이다. 반도체 칩(18)의 부면 위에 전자 부품(16)과 동일한 평면 형상을 갖는 다공질 금속(21a)을 적층한다. 다공질 금속(21a)을 반도체 칩(18)에 대하여 도면의 수평 방향으로 어긋나는 일 없이 적층한다. 다공질 금속(21a)은 판 형상이며 섬유상의 부재이다. 도 2의 (b)에 나타낸 다공질 금속(21a)은 반도체 칩(18)이 발하는 열을 방출하는 방열판으로서 기능한다.
밀봉 수지(14)는 다공질 금속(21a)의 정상면과 측면이 노출되도록 하여, 기판(17)과 다공질 금속(21a) 사이에만 설치된다. 따라서, 다공질 금속(21a)의 노출 면적이 커지므로, 전자 부품(16)의 방열 효과를 한층 더 높일 수 있다. 다공질 금속(21a)으로서는, 평면에서 보아 전자 부품(16)의 내측에 존재해서 반도체 칩(18)보다도 큰 평면 형상을 갖는 다공질 금속(21a)을 적층해도 된다. 반도체 칩(18)보다도 큰 평면 형상을 갖는 다공질 금속(21a)의 측면을 덮도록 하여, 밀봉 수지(14)를 설치할 수 있다.
본 실시예에 의하면, 반도체 칩(18)의 부면의 전체면과 다공질 금속(21)을 직접 접촉시킨다. 이에 의해, 전자 부품(16)에 있어서의 열 전도성을 높일 수 있다. 따라서, 반도체 칩(18)이 발하는 열을 한층 더 효율적으로 외부로 방출할 수 있다. 게다가, 다공질 금속(21, 21a)의 노출 면적을 반도체 칩(18)의 평면적과 동일하거나 또는 반도체 칩(18)의 평면적보다도 크게 할 수 있으므로, 전자 부품(16)의 방열 효과를 한층 더 높일 수 있다.
게다가, 반도체 칩(18)의 부면의 전체면을, 주면에 형성된 회로에 악영향을 주지 않는 정도까지 연마한다. 이에 의해, 전자 부품(16)을 얇게 할 수 있다.
[실시예 3]
도 3을 참조하여, 본 발명에 관한 전자 부품의 실시예를 설명한다. 도 3에 도시된 바와 같이, 전자 부품(22)은 기판(23)과 기판(23) 위에 탑재된 반도체 칩(24)을 구비한다. 반도체 칩(24)은, 실시예 2와 마찬가지로 반도체 칩(24)의 주면측이 아래를 향하도록 하여, 플립 칩 기술을 사용해서 기판(23)에 탑재된다.
도 3에 있어서, 다공질 금속(25)은 반도체 칩(24)을 둘러싸는 덮개(lid) 모양의 형상으로 형성된다. 다공질 금속(25)은 덮개 형상이며 섬유상의 부재이다. 덮개 모양의 형상은, 프레스 가공 등에 의해 미리 형성된다. 따라서, 다공질 금속(25)은 평면에서 보아 내측에 공간을 갖는다. 다공질 금속(25)의 평면에서 보아 외측 저면(도면에서는 외측 하면)은, 전자 부품(22)에 있어서 전기적으로 접지되는 접지 전극(4a)에 접속된다. 예를 들어, 다공질 금속(25)을 섬유상의 구조로 함으로써, 다공질 금속(25)의 저면에는 다수의 미소한 단부와 구부러짐부가 형성된다. 따라서, 다공질 금속(25)과 접지 전극(4a)을 접속할 수 있다. 도 3에 도시된 다공질 금속(25)은 반도체 칩(24)이 발하는 열을 방출하는 방열판 및 전자 차폐판으로서, 기능한다.
도 3에 있어서는, 다공질 금속(25)의 표면(정상면)을 제외하고, 평면에서 보아 다공질 금속(25)의 내측 및 외측에 밀봉 수지(14)가 설치된다. 따라서, 반도체 칩(24)과 다공질 금속(25) 사이에는 밀봉 수지(14)가 존재한다. 다공질 금속(25)은 접지 전극(4a)을 개재해서 전기적으로 접지됨으로써 전자 차폐판으로서의 기능을 갖는다. 게다가, 다공질 금속(25)은 방열판으로서의 기능을 갖는다. 따라서, 도 3에 도시된 바와 같이, 덮개 모양의 형상을 갖는 다공질 금속(25)을 전자 차폐판 및 방열판으로서 사용할 수 있다. 다공질 금속(25)과 칩(24) 사이에 형성된 경화 수지(밀봉 수지)(14)는 가능한 한 얇은 것이 바람직하다. 이것은 다른 실시예에 있어서도 마찬가지이다.
전자 부품(22)에 있어서, 다공질 금속(25)이 전자 차폐판으로서 동작하는 것을 설명한다. 반도체 칩(24)에 전력이 공급되어 반도체 칩(24)이 작동하면, 반도체 칩(24)으로부터 전자파가 방사된다. 반도체 칩(24)으로부터 방사된 전자파에 의해, 노이즈 전류가 다공질 금속(25)에 유기된다. 이 노이즈 전류는 불필요한 복사의 원인이 된다. 전자 부품(22)에 있어서 다공질 금속(25)은 전기적으로 접지되어 있다. 이에 의해, 다공질 금속(25), 접지 전극(4a), 비아 배선(6), 내부 배선(도시하지 않음), 접지용 랜드(7a), 접지용 땜납 볼(10a)로 이루어지는 접지 라인을 경유하여, 노이즈 전류가 전자 부품(22)의 외부로 유출된다. 따라서, 불필요한 복사가 효과적으로 억제된다. 게다가, 다공질 금속(25), 접지 전극(4a), 비아 배선(6), 내부 배선(도시하지 않음), 접지용 랜드(7a)는 각각 Cu로 형성되므로, 작은 전기 저항값을 갖는다. 따라서, 노이즈 전류를 한층 더 효과적으로 전자 부품(22)의 외부로 유출시킬 수 있다. 게다가, 전자 부품(22)의 외부로부터 비래하는 전자파에 의해 유기되는 노이즈 전류가 전자 부품(22)의 외부로 유출된다. 따라서, 전자 부품(22)의 외부로부터 비래하는 전자파에 의해 유기되는 노이즈 전류에 기인하는 전자 부품(22)의 오동작이 방지된다.
본 실시예에 의하면, 전자 부품(22)에 있어서, 다공질 금속(25)을 반도체 칩(24)을 둘러싸는 덮개 모양의 형상으로 형성한다. 다공질 금속(25)의 외측 저면을, 전기적으로 접지되는 접지 전극(4a)에 접속한다. 이에 의해, 다공질 금속(25)은 전자 차폐판으로서의 기능을 갖는다. 따라서, 반도체 칩(24)으로부터 방사된 전자파에 의해 유기되는 노이즈 전류를, 다공질 금속(25)으로부터 접지 라인을 개재해서 전자 부품(22)의 외부로 유출시킬 수 있다. 게다가, 다공질 금속(25)은 반도체 칩(24)의 주위와 상방을 둘러싸는 덮개 모양의 형상을 갖는다. 따라서, 다공질 금속(25)은, 방열판으로서의 기능 외에 전자 차폐판으로서의 양호한 기능을 갖는다.
또한, 본 실시예에서는, 다공질 금속(25)의 정상면(도면에서는 상면)을 제외하고, 평면에서 보아 다공질 금속(25)의 내측 및 외측에 밀봉 수지(14)를 설치하였다. 이에 한정되지 않고, 평면에서 보아 다공질 금속(25)의 내측에만 밀봉 수지(14)를 설치해도 된다. 이에 의해, 다공질 금속(25)의 정상면과 측면이 노출되므로, 방열 효과를 한층 더 높일 수 있다.
본 실시예에서는, 덮개 모양의 형상을 갖는 다공질 금속(25)을 사용하였다. 다공질 금속(25)은 평판 형상의 부분과 외측 프레임 형상의 부분이 일체인 부재(도전성을 갖는 제1 부재)로서 형성된다. 이에 대신하는 변형예로서, 외측 프레임 형상 부분을 대신하여, 접지 전극(4a) 위에 있어서 돌기 형상 또는 외측 프레임 형상의 금속, 돌기 형상 또는 외측 프레임 형상의 도전성 수지 등의 도전성이 다른 부재(도전성을 갖는 제2 부재)를 형성해도 된다. 「돌기 형상」에는, 기둥 형상, 루프 형상, 외측 프레임이 부분적으로 도중에 끊어진 형상 등이 포함된다. 도전성이 다른 부재는 가요성 등의 변형 가능성을 가져도 된다.
구체적으로는, 본딩 기술을 사용하여, 접지 전극(4a) 위에 본딩 와이어, 금속 리본 등을 형성해도 된다. 이들의 경우에는, 돌기 형상의 금속, 도전성 수지, 본딩 와이어, 금속 리본 등의 최상부의 높이 위치를, 반도체 칩(24)의 정상면(도면에서는 상면)의 높이 위치에 대하여 동일한 위치 또는 높은 위치로 하면 된다. 덮개 모양의 형상을 갖는 다공질 금속(25)을 사용하는 구성 대신에, 지금까지 설명한 도전성이 다른 부재를 사용하는 변형예와 판 형상의 형상을 갖는 다공질 금속을 사용하는 구성이 적용된다.
[실시예 4]
도 4를 참조하여, 본 발명에 관한 전자 부품의 실시예를 설명한다. 도 4의 (a)에 도시된 바와 같이, 전자 부품(26)은 기판(27)과 기판(27) 위에 탑재된 반도체 칩(28)을 구비한다. 반도체 칩(28)은 실시예 3과 마찬가지로, 반도체 칩(28)의 주면측이 아래를 향하도록 해서 기판(27)에 탑재된다.
도 4의 (a)에 있어서, 다공질 금속(25)은 평면에서 보아 반도체 칩(28)을 둘러싸는, 덮개 모양의 형상으로 형성된다. 다공질 금속(25)은 덮개 형상이며 섬유상의 부재이다. 다공질 금속(25)의 판부가 갖는 내저면(내측 하면)은 반도체 칩(28)의 부면에 직접 접촉한다. 다공질 금속(25)에 있어서의 외측 벽부가 갖는 저면(도면에서는 외측 하면)은 전자 부품(26)에 있어서 전기적으로 접지되는 접지 전극(4a)에 직접 접촉한다. 다공질 금속(25)에 있어서의 표면(정상면)을 제외하고, 다공질 금속(25)의 내측 및 외측에 밀봉 수지(14)가 설치된다.
도 4의 (a)에 나타낸 구성에 의하면, 다공질 금속(25)의 내저면은, 반도체 칩(28)의 부면에 대하여 밀착된다. 다공질 금속(25)의 외측 벽부가 갖는 저면은, 전자 부품(26)의 접지 전극(4a)에 밀착됨으로써, 접지 전극(4a)에 접속된다. 다공질 금속(25)의 판부가 갖는 내저면이 반도체 칩(28)의 부면에 밀착되므로, 전자 부품(26)의 열 전도성을 높일 수 있다. 따라서, 반도체 칩(28)이 발하는 열을 한층 더 효율적으로 외부로 방출할 수 있다. 게다가, 다공질 금속(25)의 외측 저면이 전자 부품(26)의 접지 전극(4a)에 접속된다. 이에 의해, 반도체 칩(28)이 동작함으로써 유기된 노이즈 전류를, 다공질 금속(25)으로부터 접지 라인을 거쳐 전자 부품(26)의 외부로 유출시킬 수 있다. 이에 의해, 다공질 금속(25)을 방열판 및 전자 차폐판으로서 한층 더 효과적으로 사용할 수 있다.
도 4의 (b)는 도 4의 (a)에 나타낸 전자 부품(26)의 하나의 변형예이다. 도 4의 (b)에 도시된 바와 같이, 전자 부품(29)은 기판(30)과 기판(30) 위에 탑재된 반도체 칩(31)을 구비한다. 반도체 칩(31)은 주면측이 위를 향하도록 해서 기판(30)에 탑재된다. 따라서, 반도체 칩(31)과 기판(30)은, 본딩 와이어(12)에 의해 접속된다.
도 4의 (b)에 있어서, 반도체 칩(31)의 정상면(도면에서는 상면)에는, 패드(11)의 주변 이외의 영역(중앙부)에 있어서, 판 형상의 다공질 금속(13)이 밀착되어 놓인다. 판 형상의 다공질 금속(13)의 상면에는, 덮개 모양의 형상을 갖는 다공질 금속(25)이 적층되어 놓인다. 다공질 금속(25)은, 평면에서 보아 반도체 칩(31)을 포함한다. 다공질 금속(25)의 외측 저면은, 전자 부품(29)의 접지 전극(4a)에 접속된다. 다공질 금속(25)의 표면(정상면 ; 도면에서는 상면)을 제외하고, 다공질 금속(25)의 내측 및 외측에 밀봉 수지(14)가 설치된다. 따라서, 도 4의 (b)에 나타낸 구성에 의하면, 다공질 금속(13)과 다공질 금속(25)을 방열판 및 전자 차폐판으로서 한층 더 효과적으로 사용할 수 있다.
도 4의 (a), (b)에 있어서는, 다공질 금속(25)의 정상면을 제외하고, 평면에서 보아 다공질 금속(25)의 내측 및 외측에 밀봉 수지(14)를 설치하였다. 이에 한정되지 않고, 평면에서 보아 다공질 금속(25)의 내측에만 밀봉 수지(14)를 설치해도 된다. 이 경우에 있어서는, 다공질 금속(25)의 정상면과 측면이 노출되므로, 그것들의 정상면과 측면으로부터 열이 방산된다. 따라서, 방열 효과를 한층 더 높일 수 있다. 상술한 구성에 의하면, 다공질 금속(25)을 방열판 및 전자 차폐판으로서 한층 더 효과적으로 사용할 수 있다.
도 4의 (c)는 도 4의 (a)에 나타낸 전자 부품(26)의 다른 변형예이다. 도 4의 (c)에 도시된 바와 같이, 전자 부품(32)은 기판(33)과 기판(33) 위에 탑재된 반도체 칩(34)을 구비한다. 반도체 칩(34)은 주면측이 아래를 향하도록 해서 기판(33)에 탑재된다(페이스 다운 실장). 도 4의 (a)와 다른 점은, 반도체 칩(34)과 범프(20)와 기판 전극(19)이 언더 필(35)에 의해 기판(33)에 실장되는 것이다.
도 4의 (c)에 있어서, 다공질 금속(25)은 반도체 칩(34)을 둘러싸는 덮개 모양의 형상으로 형성된다. 다공질 금속(25)의 내저면은 반도체 칩(34)의 부면에 접촉한다. 다공질 금속(25)의 외측 저면은, 전자 부품(32)에 있어서 전기적으로 접지되는 접지 전극(4a)에 접속된다. 도 4의 (a), (b)에서 설명해 온 실시예와는 달리, 평면에서 보아 다공질 금속(25)의 내측 및 외측에 밀봉 수지를 설치하지 않는다. 다공질 금속(25)의 정상면과 측면이 노출되므로, 다공질 금속(25)을 방열판 및 전자 차폐판으로서 한층 더 효과적으로 사용할 수 있다. 게다가, 평면에서 보아 다공질 금속(25)의 내측 및 외측에 밀봉 수지를 설치하지 않으므로, 공정을 간략화할 수 있어 제조 비용을 억제할 수 있다.
도 4에 도시된 각 형태에 의하면, 첫째, 덮개 모양의 형상을 갖는 다공질 금속(25)의 내저면을, 직접 또는 다공질 금속(13)을 개재하여 반도체 칩에 접촉시킨다. 둘째, 다공질 금속(25)의 외측 저면을 전자 부품의 접지 전극(4a)에 접속한다. 도 4의 (a) 내지 (c)에 나타낸 다공질 금속(25)은 반도체 칩(28, 31, 34)이 발하는 열을 방출하는 방열판 및 전자 차폐판으로서, 기능한다. 도 4에 도시된 각 형태에 의해, 반도체 칩이 어떠한 형태로 기판에 실장된 경우에도, 다공질 금속(25)을 방열판 및 전자 차폐판으로서 한층 더 효과적으로 사용할 수 있다.
[실시예 5]
도 5를 참조하여, 본 발명에 관한 전자 부품의 실시예를 설명한다. 본 실시예에 관한 전자 부품은, 모두 도전성을 갖는 제1 부재와 제2 부재를 구비한다. 이하에 설명하는 제1 부재와 제2 부재의 조합은, 모두 적어도 방열판으로서 기능한다.
본 실시예에 관한 전자 부품에 관해서는, 제1 부재를 구성하는 재료와 제2 부재를 구성하는 재료의 조합을, 복수처럼 생각할 수 있다. 본 실시예에 관한 전자 부품은, 부재를 구성하는 재료의 조합이라고 하는 관점에서 이하 4개의 형태를 갖는다.
도 5의 (a)에 도시된 바와 같이, 제1 형태에 있어서는, 제1 부재는 칩의 상방에 설치된 금속판(21c)에 의해 구성된다. 제2 부재는, 판 형상의 제1 부재 위에 실린 다공질 금속(21b)에 의해 구성된다. 다공질 금속(21b)은 판 형상이며 섬유상의 부재이다.
도시하지 않은 제2 형태에 있어서는, 제1 부재는, 칩의 상방에 설치된 판 형상이며 섬유상의 다공질 금속에 의해 구성된다. 제2 부재는, 판 형상의 제1 부재 위에 실린 금속판에 의해 구성된다.
도 5의 (b)에 도시된 바와 같이, 제3 형태에 있어서는, 제1 부재는, 칩을 둘러싸는 프레임 형상의 제2 부재 위에 실린 다공질 금속(25a)에 의해 구성된다. 다공질 금속(25a)은 판 형상이며 섬유상의 부재이다. 제2 부재는, 칩을 둘러싸는 프레임 형상의 금속판(25b)에 의해 구성된다. 프레임 형상의 금속판(25b)은 접지 전극(4a)에 접속된다.
도시하지 않은 제4 형태에 있어서는, 제1 부재는, 칩을 둘러싸는 프레임 형상의 제2 부재 위에 실린 금속판에 의해 구성된다. 제2 부재는, 프레임 형상이며 섬유상의 다공질 금속에 의해 구성된다. 프레임 형상의 다공질 금속은 접지 전극(4a)에 접속된다.
상술한 4개의 형태 중 어떠한 형태에 있어서도, 제1 부재의 하면이 칩의 정상면에 직접 접촉하는 경우가 있다. 제1 부재의 하면이 칩의 정상면에 접촉하지 않는 경우가 있다. 이 경우에는, 제1 부재의 하면과 칩의 정상면 사이가, 밀봉 수지(경화 수지)의 층에 의해 채워진다.
상술한 4개의 형태 대신에, 제1 부재와 제2 부재의 양쪽이 다공질 금속에 의해 구성되어도 된다. 제1 부재와 제2 부재에, 도전성을 갖는 제3 부재를 추가해도 된다. 복수의 부재 중 적어도 1개가 다공질 금속에 의해 구성되어 있으면 된다.
어떠한 형태에 있어서도, 상형(49)과 하형(45)을 일정한 형 체결 압력에 의해 형 체결해서 그 상태(형 체결 상태)를 유지함으로써, 칩과 기판이 유동성 수지에 잠긴다. 형 체결 상태에 있어서, 다공질 금속으로 이루어지는 부재는, 일정한 형 체결 압력에 의해 압박되어서 변형된다. 바꾸어 말하면, 다공질 금속으로 이루어지는 부재는 압축되어서 변형된다. 이에 의해, 칩이 받는 압력은 일정한 형 체결 압력보다도 작다. 따라서, 칩의 파손이 방지된다.
제1, 제2 형태에 있어서는, 형 체결 상태에서 판 형상의 2개의 부재가 밀착되어, 칩의 상방에 있어서의 밀봉 수지의 층에 고정 부착한다. 따라서, 제1 부재와 제2 부재의 조합이 방열판으로서 기능한다.
제3, 제4 형태에 있어서는, 형 체결 상태에서 프레임 형상의 부재가 기판의 상면에 있어서의 접지 전극에 압박된다. 이에 의해, 제1 부재와 제2 부재가 접지 전극에 접속된다. 따라서, 제1 부재와 제2 부재의 조합이 방열판 및 전자 차폐판으로서 기능한다.
금속판 대신에, 금속박, 우수한 열 전도성을 갖는 비금속 재료 등을 사용해도 된다. 비금속 재료로서는, 예를 들어 탄화 규소(SiC), 질화알루미늄(AlN) 등의 소결 재료를 사용할 수 있다. 질화알루미늄을 사용한 부재는, 방열판으로서 기능한다.
[실시예 6]
도 6 내지 도 8을 참조하여, 본 발명에 관한 전자 부품의 제조 방법을 설명한다. 먼저, 도 6을 참조하여, 이형 필름을 사용해서 수지 재료와 다공질 금속을 일괄해서 반송하는 공정을 설명한다. 도 6의 (a)에 도시된 바와 같이, X-Y 테이블(36) 위에 이형 필름(37)을 피복한다. 이형 필름(37)으로서는, 장력이 인가되도록 어느 정도의 경도를 갖는 이형 필름(37)을 사용하는 것이 바람직하다. X-Y 테이블(36) 위에 이형 필름(37)을 피복한 후에, 흡착 기구(도시하지 않음)에 의해 X-Y 테이블(36) 위에 이형 필름(37)을 흡착한다. 흡착한 이형 필름(37)의 필요한 부분만을 남기고 이형 필름(37)을 커트한다. 도 6의 (a)에 있어서는, X-Y 테이블(36)보다 약간 크게 이형 필름(37)을 커트하고 있다.
이어서, 이형 필름(37) 위의 소정 위치에 다공질 금속(38)을 적재한다. X-Y 테이블(36)에 대하여 다공질 금속(38)을 위치 정렬하기 위해서, X-Y 테이블(36)에 돌기(핀 등)를 설치하고, 다공질 금속(38)에 오목해지는, 개구(구멍) 등을 마련하는 것이 바람직하다. X-Y 테이블(36)에 오목부를 마련하고, 다공질 금속(38)에 돌기(핀 등)를 설치해도 된다.
이어서, 재료 반송 기구(39)를 사용하여, 재료 수용 프레임(40)을 X-Y 테이블(36)의 상방까지 이동시켜서 정지시킨다. 재료 수용 프레임(40)은, 상하에 개구를 갖는 관통 구멍(41)과, 관통 구멍(41)의 주위에 형성된 주연부(42)와, 주연부(42)의 하면에 설치된 흡착 홈(43)을 구비한다. 재료 반송 기구(39)는 재료 수용 프레임(40)을 보유 지지하는 보유 지지부(39a)와 이형 필름(37)을 보유 지지하는 보유 지지부(39b)를 구비한다. 재료 반송 기구(39)에 있어서, 보유 지지부(39a)와 보유 지지부(39b)는 독립해서 동작하도록 설치된다. 재료 반송 기구(39)의 보유 지지부(39b)는 이형 필름(37)에 대하여 외부 방향을 향해 작용하는 장력을 인가할 수 있다.
이어서, 도 6의 (b)에 도시된 바와 같이, 재료 수용 프레임(40)을 하강시켜서, X-Y 테이블(36) 위에 흡착되어 있는 이형 필름(37) 위에 재료 수용 프레임(40)을 적재한다. 재료 수용 프레임(40)이 X-Y 테이블(36) 위에 적재된 상태에서, 재료 수용 프레임(40)의 관통 구멍(41)에 다공질 금속(38)이 배치된다. 재료 수용 프레임(40)이 X-Y 테이블(36) 위에 적재된 상태에서, 재료 수용 프레임(40)과 이형 필름(37)과 다공질 금속(38)에 의해 관통 구멍(41)의 하방 개구가 폐쇄된다. 이에 의해, 재료 수용 프레임(40)과 이형 필름(37)과 다공질 금속(38)이 일체적으로 취급된다. 관통 구멍(41)이 수지 재료를 수용하는 수지 재료 수용부로서 기능한다.
이어서, 수지 재료 투입 기구(도 16 참조)로부터 수지 재료 수용부인 관통 구멍(41)에 소정량의 수지 재료(44)를 투입한다. 수지 재료(44)로서는, 상온에서 과립 상태, 가루 상태, 입자 상태, 젤리 상태, 페이스트 상태의 수지, 또는 상온에서 액 상태의 수지(액상 수지) 등의 수지 재료를 사용할 수 있다. 본 실시예에서는, 수지 재료(44)로서 과립 상태의 수지(과립 수지)를 사용하는 경우를 설명한다.
이어서, 도 6의 (c)에 도시된 바와 같이, 재료 수용 프레임(40)의 주연부(42)에 설치된 흡착 홈(43)을 사용하여, 이형 필름(37)을 흡착한다. X-Y 테이블(36)에 의한 이형 필름(37)에 대한 흡착을, 정지한다. 이들에 의해, 이형 필름(37)을 주연부(42)의 하면에 흡착한다. 이 단계에서, 재료 수용 프레임(40)과 이형 필름(37)과 다공질 금속(38)과 수지 재료(44)가 일체적으로 취급된다.
이어서, 재료 반송 기구(39)를 사용하여, 재료 수용 프레임(40)과 이형 필름(37)과 다공질 금속(38)과 수지 재료(44)를 일괄해서 X-Y 테이블(36)로부터 들어 올린다. 다공질 금속(38)은 통상의 금속에 비해 가벼우므로, 흡착 홈(43)을 사용해서 이형 필름(37)을 흡착할 수 있다. 이에 의해, 다공질 금속(38)과 수지 재료(44)를 이형 필름(37) 위에 보유 지지할 수 있다. 필요하면, 재료 반송 기구(39)의 보유 지지부(39b)를 사용하여, 이형 필름(37)에 대하여 외부 방향을 향해서 작용하는 장력을 인가할 수 있다.
이어서, 도 7을 참조하여, 수지 밀봉 장치의 하형에 설치된 캐비티에 다공질 금속(38)과 수지 재료(44)를 공급하는 공정을 설명한다. 도 7의 (a)에 도시된 바와 같이, 수지 밀봉 장치에 있어서, 하형(45)은 관통 구멍을 갖는 프레임 형상의 둘레면 부재(46)와, 둘레면 부재(46)의 관통 구멍에 끼워 넣어져서 둘레면 부재(46)에 대하여 상대적으로 승강 가능한 저면 부재(47)를 구비한다. 둘레면 부재(46)와 저면 부재(47)라 함은, 아울러 하형(45)을 구성한다. 둘레면 부재(46)와 저면 부재(47)에 의해 둘러싸인 공간이, 하형(45)에 있어서의 캐비티(48)를 구성한다.
도 7의 (a)에 도시된 바와 같이, 재료 반송 기구(39)를 사용해서 재료 수용 프레임(40)을 하형(45)의 소정 위치 위까지 이동시켜서 정지시킨다. 재료 수용 프레임(40)에 설치된 흡착 홈(43)이 이형 필름(37)을 흡착하고 있으므로, 다공질 금속(38)과 수지 재료(44)는 낙하하지 않도록 이형 필름(37)에 보유 지지된다.
이어서, 재료 수용 프레임(40)을 하강시켜서 하형(45)의 형(틀)면에 적재한다. 이 단계에 있어서는, 이형 필름(37)과 다공질 금속(38)과 수지 재료(44)는, 아직 캐비티(48) 내에는 공급되고 있지 않다.
이어서, 재료 수용 프레임(40)을 하형(45)의 형면에 적재한 후에, 재료 수용 프레임(40)의 흡착 홈(43)에 의한 이형 필름(37)에 대한 흡착을 정지한다. 재료 수용 프레임(40)을 하형(45)의 형면에 적재함으로써, 재료 수용 프레임(40)은 하형(45)에 내장되어 있는 히터(도시하지 않음)로부터 열을 받는다. 이형 필름(37)은, 열을 받음으로써 연화해서 신장된다. 이형 필름(37)이 연화된 상태에서, 하형(45)에 설치된 흡착 구멍(도시하지 않음)에 의해, 캐비티(48)에 있어서의 형면에 이형 필름(37)을 흡착한다. 이에 의해, 이형 필름(37)이 주름이나 느슨해짐이 발생하지 않고 캐비티(48)의 형상을 따라서 흡착된다.
이어서, 도 7의 (b)에 도시된 바와 같이, 캐비티(48)에 있어서의 형면에 이형 필름(37)이 흡착됨으로써, 다공질 금속(38)과 수지 재료(44)가 캐비티(48) 내에 공급된다. 이형 필름(37)과 다공질 금속(38)과 수지 재료(44)가 일괄해서 캐비티(48) 내에 공급되므로, 다공질 금속(38)을 확실하게 캐비티(48) 내에 공급할 수 있다. 다공질 금속(38)은 캐비티(48)보다도 약간 작은 평면 형상을 갖는다. 따라서, 캐비티(48) 내에 공급된 다공질 금속(38)은 그 후에 있어서 실질적으로 동일한 위치를 유지한다.
이어서, 이형 필름(37)과 다공질 금속(38)과 수지 재료(44)를 일괄해서 캐비티(48)에 공급한다. 그 후에, 재료 반송 기구(39)를 사용해서 재료 수용 프레임(40)을 하형(45)으로부터 들어 올린다. 이형 필름(37)과 다공질 금속(38)과 수지 재료(44)가 캐비티(48)에 공급되고 있으므로, 재료 수용 프레임(40)만이 재료 반송 기구(39)에 의해 보유 지지된다. 이와 같이 하여, 재료 수용 프레임(40)으로부터 이형 필름(37)과 다공질 금속(38)과 수지 재료(44)를 안정되게 캐비티(48)에 공급할 수 있다.
이하, 도 8을 참조하여, 압축 성형법(압축 몰드법)에 의한 수지 밀봉 장치(도 16 참조)를 사용하여, 기판에 장착된 칩과 다공질 금속(38)을 수지 밀봉하는 공정을 설명한다. 도 8의 (a)에 도시된 바와 같이, 수지 밀봉 장치에 있어서, 하형(45)에 서로 대향해서 상형(49)이 설치된다. 상형(49)과 하형(45)은 아울러 성형 형을 구성한다. 칩(50)이 장착된 기판(51)(밀봉 전 기판)이, 흡착 또는 클램프에 의해 상형(49)의 형면에 고정된다. 도 8은, 칩(50)이 범프(52)를 거쳐 기판(51)에 장착되어 있는 예를 나타낸다.
먼저, 도 8의 (a)에 도시된 바와 같이, 성형 형을 형 개방한 상태에 있어서, 기판 반송 기구(도 16 참조)를 사용하여, 기판(51)을 상형(49)의 소정 위치로 반송하여, 상형(49)의 형면에 고정한다. 도 7에 나타낸 바와 같이, 재료 반송 기구(39)를 사용해서 수지 재료(44)와 다공질 금속(38)과 이형 필름(37)을 일괄해서 하형(45)에 설치된 캐비티(48)에 공급한다. 히터(도시하지 않음)를 사용하여, 하형(45)에 공급된 수지 재료(44)를 가열해서 용융시킴으로써 용융 수지(53)를 생성한다.
이어서, 형 체결 기구(도 16 참조)를 사용해서 상형(49)과 하형(45)을 형 체결한다. 형 체결함으로써, 기판(51)에 장착된 칩(50)을 캐비티(48) 내에서 용융 수지(53)에 담근다.
상형(49)과 하형(45)과 형 체결하는 과정에 있어서, 진공화 기구(도시하지 않음)를 사용해서 캐비티(48) 내를 흡인해서 감압하는 것이 바람직하다. 이에 의해, 캐비티(48) 내에 잔류하는 공기나 용융 수지(53) 중에 포함되는 기포 등을 성형 형[상형(49) 및 하형(45)]의 외부로 배출할 수 있다. 상형(49)과 하형(45)을 형 체결함으로써, 다공질 금속(38)이 압축되어서 변형된다.
이어서, 구동 기구(도시하지 않음)를 사용해서 저면 부재(47)를 상승시킨다. 저면 부재(47)를 상승시킴으로써, 캐비티(48) 내의 용융 수지(53)에 일정한 성형 압력(일정한 형 체결 압력)을 가한다.
종래 기술에 의하면, 용융 수지가 가압되어서 경화하기 전에, 금속으로 이루어지는 방열판과 칩이 접촉하면 칩에 일정한 성형 압력이 가해진다. 그 결과, 칩이 성형 압력에 의해 파손될 우려가 있다. 칩의 파손을 방지하기 위해서, 방열판과 칩 사이에 양호 열 전도성 부재를 개재시켜서 수지 밀봉을 행한다.
본 발명에 있어서는, 다수의 3차원 연통 구멍을 갖는 다공질 금속(38)을 사용한다. 게다가, 섬유상의 구조를 갖는 다공질 금속(38)을 사용한다. 이들에 의해, 다공질 금속(38)은 우수한 응력 완화성을 갖는다. 구체적으로는, 상형(49)과 하형(45)을 형 체결함으로써, 일정한 성형 압력에 의해 다공질 금속(38)이 압축되어서 변형된다. 또는, 용융 수지(53)에 가해진 일정한 성형 압력에 의해, 다공질 금속(38)이 압축되어서 변형된다. 이들의 것은 다른 실시예에 있어서도 마찬가지이다. 따라서, 다공질 금속(38)과 칩(50)이 접촉한 경우 및 접촉하지 않은 경우의 양쪽에 있어서, 다공질 금속(38)에 의해 성형 압력이 저감하게 되므로, 칩(50)에 가해지는 성형 압력을 억제할 수 있다. 이에 의해, 칩(50)과 다공질 금속(38)이 접촉한 상태 및 접촉하지 않은 상태의 양쪽에 있어서, 칩의 파손을 방지해서 수지 밀봉을 행할 수 있다.
이어서, 도 8의 (b)에 도시된 바와 같이, 저면 부재(47)를 소정의 거리만큼 상승시킴으로써, 캐비티(48) 내에서 다공질 금속(38)과 칩(50)을 접촉시킨다. 다공질 금속(38)과 칩(50)이 접촉한 상태에서, 계속해서 용융 수지(53)를 가열함으로써 경화 수지(54)를 형성한다. 칩(50)과 다공질 금속(38)이 접촉한 상태 그대로, 경화 수지(54)에 의해 칩(50)과 다공질 금속(38)이 수지 밀봉된다. 이 과정에 있어서, 다공질 금속(38)의 정상면과 측면이 노출되는 상태에서, 경화 수지(54)에 다공질 금속(38)이 고정 부착된다.
이어서, 도 8의 (c)에 도시된 바와 같이, 수지 밀봉이 종료된 후에, 형 체결 기구(도 16 참조)를 사용해서 하형(45)을 하강시킨다. 이 동작에 의해, 상형(49)과 하형(45)이 형 개방된다. 형 개방한 후에, 다공질 금속(38)이 고정 부착된 성형품(밀봉 완료 기판)(55)을 상형(49)으로부터 취출한다. 본 실시예에 있어서 수지 밀봉된 성형품(55)이 도 2의 (b)에 나타낸 전자 부품(16)에 상당한다.
본 실시예에 의하면, 방열판으로서, 다수의 3차원 연통 구멍과 섬유상의 구조를 갖는 다공질 금속(38)을 사용한다. 이에 의해, 수지 밀봉되는 다공질 금속(38)과 칩(50)이 접촉한 경우에 있어서, 칩(50)에 가해지는 성형 압력이 다공질 금속(38)에 의해 완화된다. 따라서, 칩(50)에 가해지는 성형 압력을 억제할 수 있다. 이에 의해, 칩(50)과 다공질 금속(38)이 접촉된 상태에 있어서, 칩의 파손을 방지해서 수지 밀봉을 행할 수 있다. 따라서, 칩(50)이 발하는 열을 효율적으로 외부로 방출할 수 있으므로, 성형품(전자 부품)(55)의 방열 효과를 높일 수 있다.
[실시예 7]
도 9 내지 도 11을 참조하여, 다공질 금속으로 이루어지는 복수의 방열판과 복수의 칩을 일괄해서 수지 밀봉하는, 본 발명에 관한 전자 부품의 제조 방법을 설명한다. 본 실시예에 있어서 제조되는 전자 부품의 수는, 예를 들어 1개라도 복수개라도 된다. 기본적인 공정은, 실시예 5와 같으므로 설명을 간략화한다.
먼저, 도 9의 (a)에 도시된 바와 같이, X-Y 테이블(36) 위에 이형 필름(37)을 피복한다. 이형 필름(37)의 필요한 부분을 남기고 이형 필름(37)을 커트한다.
이어서, 이형 필름(37) 위의 소정 위치에 복수의 다공질 금속(38)을 적재한다. 이형 필름(37)의 소정 영역 또는 복수의 다공질 금속(38)에 미량의 점착제(도시하지 않음)를 미리 형성해도 된다. 이 경우에는, 복수의 다공질 금속(38)은 점착제에 의해 이형 필름(37) 위에 고정된다.
이어서, 재료 반송 기구(39)를 사용하여, 재료 수용 프레임(40)을 X-Y 테이블(36) 상방으로 이동시켜서, 이형 필름(37) 위에 재료 수용 프레임(40)을 적재한다. 재료 수용 프레임(40)이 X-Y 테이블(36) 위에 적재된 상태에서, 재료 수용 프레임(40)의 관통 구멍(41) 중에 복수의 다공질 금속(38)을 배치한다.
이어서, 도 9의 (b)에 도시된 바와 같이, 수지 재료 투입 기구(도 16 참조)로부터 관통 구멍(41)에 소정량의 수지 재료(44)를 투입한다. 실시예 5와 마찬가지로, 수지 재료(44)로서 과립 수지를 사용한다. 관통 구멍(41)에 있어서, 수지 재료(44)는 이형 필름(37) 및 복수의 다공질 금속(38) 위에 투입된다.
이어서, 도 9의 (c)에 도시된 바와 같이, 재료 반송 기구(39)를 사용하여, 재료 수용 프레임(40)과 이형 필름(37)과 복수의 다공질 금속(38)과 수지 재료(44)를 일괄해서 X-Y 테이블(36)로부터 들어 올려서 반송한다. 필요에 따라, 복수의 다공질 금속(38)과 수지 재료(44)가 낙하하지 않도록, 재료 반송 기구(39)의 보유 지지부(39b)를 사용해서 이형 필름(37)에 대하여 외부 방향을 향해서 작용하는 장력을 인가할 수 있다.
이어서, 도 10의 (a)에 도시된 바와 같이, 재료 반송 기구(39)를 사용해서 재료 수용 프레임(40)을 하형(45)의 소정 위치의 위까지 이동시켜서, 하형(45)에 설치된 캐비티(48)와 재료 수용 프레임(40)의 위치 정렬을 행한다. 이어서, 재료 수용 프레임(40)을 하강시켜서, 하형(45)의 형면에 적재한다. 이형 필름(37)은 하형(45)에 내장되어 있는 히터(도시하지 않음)로부터 열을 받음으로써 연화해서 신장된다.
이어서, 도 10의 (b)에 도시된 바와 같이, 이형 필름(37)이 연화된 상태에서, 하형(45)에 설치된 흡착 구멍(도시하지 않음)을 사용하여, 캐비티(48)에 있어서의 형면에 이형 필름(37)을 흡착한다. 이형 필름(37)이 하형(45)의 형면에 흡착된다. 이에 의해, 복수의 다공질 금속(38)과 수지 재료(44)가 캐비티(48) 내에 공급된다. 복수의 다공질 금속(38)은 점착제에 의해 고정되어 있으므로, 캐비티(48) 내의 소정 영역에 복수의 다공질 금속(38)이 각각 공급된다.
이어서, 이형 필름(37)과 복수의 다공질 금속(38)과 수지 재료(44)를 일괄해서 캐비티(48)에 공급한 후에, 재료 반송 기구(39)를 사용해서 재료 수용 프레임(40)을 하형(45)으로부터 들어 올린다. 이와 같이 하여, 재료 수용 프레임(40)으로부터 이형 필름(37)과 복수의 다공질 금속(38)과 수지 재료(44)를 안정되게 캐비티(48)에 공급할 수 있다.
이어서, 도 11의 (a)에 도시된 바와 같이, 성형 형을 형 개방한 상태에 있어서, 기판 반송 기구(도 16 참조)를 사용해서 기판(51)을 상형(49)의 소정 위치로 반송하고, 상형(49)에 고정한다. 기판(51)에는 복수의 칩(50)이 장착되어 있다. 히터(도시하지 않음)를 사용하여, 하형(45)에 공급된 수지 재료(44)를 가열해서 용융시킴으로써 용융 수지(53)를 생성한다. 각 다공질 금속(38)과 각 칩(50)이라 함은, 동일한 평면 형상을 갖는다. 각 다공질 금속(38)과 각 칩(50)이 도면의 수평 방향으로 어긋나는 일이 없도록 위치 결정하여, 기판(51)을 상형(49)의 소정 위치에 고정한다.
이어서, 형 체결 기구(도 16 참조)를 사용해서 상형(49)과 하형(45)을 형 체결한다. 형 체결함으로써, 기판(51)에 장착된 복수의 칩(50)을 캐비티(48) 내에서 용융 수지(53)에 담근다.
이어서, 도 11의 (b)에 도시된 바와 같이, 저면 부재(47)를 소정의 거리만큼 상승시킴으로써, 캐비티(48) 내에서 복수의 다공질 금속(38)과 복수의 칩(50)을 각각 접촉시킨다. 복수의 칩(50)과 그것들에 대응하는 복수의 다공질 금속(38)이 접촉한 상태에서, 계속해서 용융 수지(53)를 가열함으로써 경화 수지(54)를 형성한다. 복수의 칩(50)과 복수의 다공질 금속(38)이 접촉한 상태 그대로, 경화 수지(54)에 의해 복수의 칩(50)과 복수의 다공질 금속(38)이 수지 밀봉된다. 이 과정에 있어서, 복수의 다공질 금속(38)의 정상면이 노출되는 상태에서, 복수의 칩(50)에 복수의 다공질 금속(38)이 각각 고정 부착된다.
이어서, 도 11의 (c)에 도시된 바와 같이, 수지 밀봉이 종료된 후에, 형 체결 기구(도 16 참조)를 사용해서 하형(45)을 하강시킨다. 이 동작에 의해, 상형(49)과 하형(45)이 형 개방된다. 형 개방된 후에, 복수의 칩(50) 위에 복수의 다공질 금속(38)이 각각 적층된 성형품(55)을 상형(49)으로부터 취출한다.
이어서, 취출된 성형품(55)을 복수의 칩(50)과 그것들에 대응하는 다공질 금속(38)이 각각 적층된 영역마다 절단한다. 성형품(55)을 절단함으로써 개개의 전자 부품으로 개편화한다. 개편화된 각각의 전자 부품이, 도 2의 (a)에 나타낸 전자 부품(16)에 상당한다.
본 실시예에 의하면, 방열판으로서, 다수의 3차원 연통 구멍과 섬유상의 구조를 갖는 다공질 금속(38)을 사용한다. 따라서, 복수의 다공질 금속(38)과 복수의 칩(50)이 접촉한 경우에 있어서, 각 다공질 금속(38)에 의해, 각 칩(50)에 가해지는 성형 압력이 완화된다. 따라서, 각 칩(50)에 가해지는 성형 압력을 억제할 수 있다. 이에 의해, 복수의 칩(50)과 복수의 다공질 금속(38)이 접촉한 상태에 있어서 수지 밀봉을 행할 수 있다. 따라서, 개편화된 전자 부품에 있어서, 칩(50)이 발하는 열을 효율적으로 외부로 방출할 수 있으므로, 방열 효과를 높일 수 있다.
변형예로서, 복수의 칩(50) 위에 각각 1개의 다공질 금속(38)이 적층된 성형품(55) 자체가 1개의 전자 부품에 상당하는 경우가 있다. 그 예 중 하나는, 1매의 기판(51)에 장착된 복수의 칩(50)이 한 묶음이 되어서 회로 모듈로서 기능하는 경우이다. 복수의 칩(50)이 동종인, 메모리 모듈과 같은 형태가 있다. 복수의 칩(50)이 이종인, 제어용 전자 모듈과 같은 형태가 있다. 복수의 칩(50)에, 수동 소자, 센서, 필터 등의 칩, MEMS(Micro Electro Mechanical Systems) 등의 디바이스와 반도체 칩이 포함되어도 된다. 복수의 칩(50) 위에 각각 다공질 금속(38)이 적층되어도 되고, 복수의 칩(50) 위에 공통되는 1매의 다공질 금속(38)이 적층되어도 된다. 복수의 칩(50)을 일괄해서 수지 밀봉할 경우에는, 여기까지 설명한 변형예가 적용된다.
복수의 칩(50)을 일괄해서 수지 밀봉하는 경우에는, 각 칩(50)에 각각 대응하는 복수의 다공질 금속(38)을 사용한다. 복수의 칩(50)의 일부분인 복수의 칩(50)에 대응하는 1매의 다공질 금속(38)을 복수매 사용해도 된다. 복수의 칩(50) 모두에 대응하는 1매의 다공질 금속(38)을 사용해도 된다. 어떠한 경우에 있어서도, 복수의 칩(50)의 높이 위치가 다른 경우에는, 다공질 금속(38)이 압축되어서 변형됨으로써, 성형품(55)에 있어서의 높이 위치[도 11의 (c)에 있어서의 하면 위치]를 균일하게 할 수 있다. 복수의 칩(50)의 높이 위치가 다른 경우에는, 복수의 동종의 칩(50)의 두께가 변동될 경우, 복수의 이종의 칩(50)의 두께가 서로 다른 경우 등이 포함된다.
[실시예 8]
도 12 내지 도 14를 참조하여, 본 발명에 관한 전자 부품의 제조 방법의 실시예를 설명한다. 먼저, 도 12의 (a)에 도시된 바와 같이, X-Y 테이블(36) 위의 소정 위치에, 덮개 모양의 형상을 갖는 다공질 금속(56)을 상하(천지) 반대로 해서(정상면측을 아래로 해서) 적재한다. 덮개 모양의 형상을 갖는 다공질 금속(56)은 내부 공간(57)을 갖는다. 따라서, 다공질 금속(56)을 상하 반대로 적재함으로써, 다공질 금속(56)의 내부 공간(57)이 수지 재료를 수용하는 수지 재료 수용부로서 기능한다. 또한, 본 실시예에서는, 이형 필름을 사용하지 않는 예를 나타낸다.
이어서, 재료 반송 기구(58)를 사용하여, 재료 수용 프레임(59)을 X-Y 테이블(36)의 상방까지 이동시켜서 정지시킨다. 재료 수용 프레임(59)은 상하에 개구를 갖는 관통 구멍(41)과, 관통 구멍(41)의 주위에 형성된 주연부(60)를 구비한다. 재료 반송 기구(58)는 재료 수용 프레임(59)을 보유 지지하는 보유 지지부(58a)와 다공질 금속(56)을 보유 지지하는 보유 지지부(58b)를 구비한다. 재료 반송 기구(58)에 있어서, 보유 지지부(58a)와 보유 지지부(58b)는 독립하여 동작하도록 설치된다.
이어서, 도 12의 (b)에 도시된 바와 같이, 재료 수용 프레임(59)을 하강시켜, 재료 수용 프레임(59)의 관통 구멍(41)에 다공질 금속(56)을 끼워 넣도록 하여, 재료 수용 프레임(59)을 X-Y 테이블(36) 위에 적재한다. 이어서, 수지 재료 투입 기구(도 16 참조)로부터, 수지 재료 수용부로서 기능하는 다공질 금속(56)의 내부 공간(57)에 소정량의 수지 재료(44)를 투입한다. 본 실시예에서는, 수지 재료(44)로서 과립 수지를 사용하는 경우를 설명한다.
이어서, 도 12의 (c)에 도시된 바와 같이, 재료 반송 기구(58)를 사용하여, 재료 수용 프레임(59)과 다공질 금속(56)과 수지 재료(44)를 일괄해서 X-Y 테이블(36)로부터 들어 올린다. 재료 반송 기구(58)의 보유 지지부(58a)에 의해 재료 수용 프레임(59)을 보유 지지하고, 보유 지지부(58b)에 의해 다공질 금속(56)을 보유 지지한다. 수지 재료(44)는 다공질 금속(56)의 내부 공간(57)에 적재된 상태에서 반송된다.
이어서, 도 13의 (a)에 도시된 바와 같이, 재료 반송 기구(58)를 사용해서 재료 수용 프레임(59)을 하형(45)의 소정 위치 위까지 이동시켜서 정지시킨다. 그 후에, 재료 수용 프레임(59)을 하강시켜서, 하형(45)의 형면에 적재한다. 이 단계에서는, 다공질 금속(56)과 수지 재료(44)는, 아직 캐비티(48) 내에는 공급되고 있지 않다.
이어서, 재료 수용 프레임(59)을 하형(45)의 형면에 적재한 후에, 재료 반송 기구(58)의 보유 지지부(58b)에 의한 다공질 금속(56)에 대한 보유 지지를 정지한다. 이에 의해, 다공질 금속(56)과 수지 재료(44)가 일괄해서 캐비티(48) 내에 공급된다. 수지 재료(44)는 다공질 금속(56)의 내부 공간(57)에 적재된 상태에서 공급된다. 다공질 금속(56)은 캐비티(48)보다도 약간 작은 평면 형상을 갖는다. 따라서, 캐비티(48) 내에 공급된 다공질 금속(56)은, 그 후에 있어서 실질적으로 동일 위치를 유지한다.
이어서, 도 13의 (b)에 도시된 바와 같이, 다공질 금속(56)과 수지 재료(44)를 일괄해서 캐비티(48)에 공급한 후에, 재료 반송 기구(58)를 사용해서 재료 수용 프레임(59)을 하형(45)으로부터 들어 올린다. 재료 반송 기구(58)의 보유 지지부(58a)에 의해 재료 수용 프레임(59)만이 보유 지지된다. 이와 같이 하여, 재료 수용 프레임(59)으로부터 다공질 금속(56)과 수지 재료(44)를 안정되게 캐비티(48)에 공급할 수 있다.
이어서, 도 14의 (a)에 도시된 바와 같이, 성형 형을 형 개방한 상태에 있어서, 기판 반송 기구(도 16 참조)를 사용해서 기판(51)을 상형(49)의 소정 위치로 반송하고, 상형(49)에 고정한다. 도 13에 도시된 바와 같이, 재료 반송 기구(59)에 의해 수지 재료(44)와 다공질 금속(56)을 일괄해서 하형(45)에 설치된 캐비티(48)에 공급한다. 히터(도시하지 않음)를 사용하여, 하형(45)에 공급된 수지 재료(44)를 가열해서 용융시킴으로써 용융 수지(53)를 생성한다. 본 실시예에서는, 용융 수지(53)가 다공질 금속(56)의 내부 공간(57) 내에서 생성된다.
이어서, 형 체결 기구(도 16 참조)를 사용해서 상형(49)과 하형(45)을 형 체결한다. 형 체결함으로써, 기판(51)에 장착된 칩(50)을 다공질 금속(56)의 내부 공간(57) 내에서 생성된 용융 수지(53)에 담근다. 다공질 금속(56)의 내부 공간(57) 내에 생성된 용융 수지(53)에 칩(50)을 담금으로써, 용융 수지(53)의 액면(도면에서는 상면)이 다공질 금속(56)의 내부 공간(57)으로부터 캐비티(48) 내에 약간 상승한다. 여기까지의 공정에 의해, 캐비티(48) 내에서, 다공질 금속(56)과 칩(50)이 용융 수지(53)에 잠긴다.
이어서, 도 14의 (b)에 도시된 바와 같이, 구동 기구(도시하지 않음)를 사용해서 저면 부재(47)를 소정의 거리만큼 상승시킨다. 저면 부재(47)를 상승시킴으로써, 캐비티(48) 내의 용융 수지(53)를 가압한다. 저면 부재(47)에 의해 용융 수지(53)를 가압함과 함께, 다공질 금속(56)의 외측(도면에서는 상측)의 저면을 기판(51)에 설치된 접지 전극(4a)(도 3 참조)에 접촉시킨다.
본 실시예에서는, 섬유상의 구조를 갖는 다공질 금속(56)을 사용한다. 따라서, 다공질 금속(56)의 표면에는, 다수의 섬유에 의해 미소한 요철이 형성된다. 다공질 금속(56)의 외측 저면에는, 다수의 섬유 단부 및 구부러짐부가 돌기로서 존재한다. 이들 다수의 섬유 돌기가 용융 수지(53)를 밀어 헤치며 접지 전극(4a)에 접촉한다. 따라서, 다공질 금속(56)이 용융 수지(53)에 잠긴 상태에서 수지 밀봉을 행하는 경우에 있어서, 다공질 금속(56)의 외측 저면과 접지 전극(4a)을 접속할 수 있다. 다공질 금속(56)을 전기적으로 접지할 수 있으므로, 다공질 금속(56)을 전자 차폐판으로서 사용할 수 있다.
이어서, 다공질 금속(56)의 외측 저면과 접지 전극(4a)이 접촉한 상태에서, 계속해서 용융 수지(53)를 가열함으로써 경화 수지(54)를 형성한다. 다공질 금속(56)의 외측 저면과 접지 전극(4a)이 접촉한 상태 그대로, 경화 수지(54)에 의해 칩(50)과 다공질 금속(56)이 수지 밀봉된다. 이 과정에 있어서, 다공질 금속(56)의 정상면과 측면이 노출되는 상태에서, 경화 수지(54)에 다공질 금속(56)이 고정 부착된다.
이어서, 도 14의 (c)에 도시된 바와 같이, 수지 밀봉이 종료된 후에, 형 체결 기구(도 16 참조)를 사용해서 하형(45)을 하강시킨다. 이 동작에 의해, 상형(49)과 하형(45)이 형 개방된다. 형 개방한 후에, 다공질 금속(56)이 고정 부착된 성형품(55)을 상형(49)으로부터 취출한다. 본 실시예에 있어서 수지 밀봉된 성형품(55)이 도 3에 도시된 전자 부품(22)에 상당한다.
본 실시예에 의하면, 전자 차폐판으로서, 덮개 모양의 형상을 갖는 다공질 금속(56)을 사용하였다. 다공질 금속(56)이 갖는 내부 공간(57)에 수지 재료(44)를 적재한 상태에서, 캐비티(48)에 수지 재료(44)와 다공질 금속(56)을 공급할 수 있다. 따라서, 이형 필름을 사용하지 않고, 수지 재료(44)와 다공질 금속(56)을 반송할 수 있다. 이에 의해, 수지 밀봉 장치의 구성을 간략화할 수 있다. 게다가, 이형 필름을 사용하지 않으므로, 제조 비용 및 재료 비용을 억제할 수 있다.
본 실시예에 의하면, 덮개 모양의 형상을 갖는 다공질 금속(56)을 사용한다. 섬유상의 구조를 갖는 다공질 금속(56)을 사용하므로, 다공질 금속(56)의 저면에는 다수의 섬유 돌기가 존재한다. 이들 섬유의 돌기에 의해, 다공질 금속(56)이 용융 수지(53)에 잠긴 상태에서 수지 밀봉을 행하는 경우에 있어서, 다공질 금속(56)의 외측 저면과 기판(51)에 설치된 접지 전극(4a)을 접속할 수 있다. 따라서, 덮개 모양의 형상을 갖는 다공질 금속(56)은 방열판 및 전자 차폐판으로서 기능한다.
본 실시예에서는, 다공질 금속(56)과 칩(50) 사이에 경화 수지(54)를 형성한 경우를 설명하였다. 이에 한정되지 않고, 다공질 금속(56)의 내저면과 칩(50)의 부면을 직접 접촉시킨 상태이며, 다공질 금속(56)의 외측 저면을 기판(51)의 접지 전극(4a)에 직접 접촉시킨 상태에 있어서, 수지 밀봉할 수 있다. 이 경우에는, 도 4의 (a)에 나타낸 전자 부품(26)과 같은 구조가 되므로, 다공질 금속(56)이 방열판 및 전자 차폐판으로서의 기능을 한층 더 발휘할 수 있다.
다공질 금속(56) 위에 수지 재료(44)를 공급하기 전에, 하형(45)에 설치된 캐비티(48)의 내저면에 다공질 금속(56)을 배치해도 된다. 이 경우에는, 캐비티(48)에 대하여 다공질 금속(56)을 위치 정렬하기 위해서, 이하의 구성을 채용할 수 있다. 캐비티(48)에 돌기(핀 등)를 설치하고, 다공질 금속(56)에 오목해지는, 개구(구멍) 등을 마련한다. 캐비티(48)의 내저면에 오목부를 마련하고, 다공질 금속(56)에 돌기를 형성해도 된다. 다공질 금속(56)의 평면 형상을 캐비티(48)의 내저면의 평면 형상보다도 조금 작게 해도 된다. 이들의 돌기와 오목부 등의 조합 및 평면 형상끼리의 관계는, 위치 정렬 수단을 구성한다. 캐비티(48)에 대하여 다공질 금속(56)을 위치 정렬하여, 캐비티(48)의 내저면에 다공질 금속(56)을 배치한다. 그 후에, 다공질 금속(56) 위에 수지 재료(44)를 공급한다.
[실시예 9]
도 15를 참조하여, 본 발명에 관한 전자 부품의 제조 방법 실시예를 설명한다. 도 15에 도시된 바와 같이, 먼저, 각각 1개(복수개라도 됨)의 칩(50)이 배치된 영역이 복수개 형성된 기판(51)을 준비한다. 1개의 영역이 1개의 전자 부품에 상당한다. 각 영역에 대응하는 오목부(내부 공간)(57a)가 형성된 다공질 금속(56a)을 준비한다. 오목부(57a)는, 예를 들어 프레스 가공에 의해 형성된다.
이어서, 다공질 금속(56a)에 있어서의 각 오목부(57a)를 구획하는 벽부의 단부면(도면에서는 상면)을 도전성 접착제(도시하지 않음) 등을 사용하여, 기판(51)에 형성된 접지 전극(4a)에 고정한다. 이에 의해, 다공질 금속(56a)의 벽부에 있어서의 단부면(도면에서는 상면)이 접지 전극(4a)에 접속된다.
이어서, 오목부(57a)에 유동성 수지(53)를 충전한다. 오목부(57a)에 유동성 수지(53)를 충전하는 공정에 있어서, 압축 성형 및 트랜스퍼 성형 중 어떠한 방식을 사용해도 된다. 어떤 방식에 있어서도, 다공질 금속(56a)이 갖는 다수의 연통 구멍을 경유하여, 오목부(57a)에 유동성 수지(53)가 충전된다. 압축 성형의 경우에는, 다공질 금속(56a)의 오목부(57a)에 유동성 수지(53)가 충전되기 위한 적당한 개구를, 다공질 금속(56a)의 정상면(도면에서는 하면) 또는 벽부에 설치해도 된다. 트랜스퍼 성형의 경우에는, 다공질 금속(56a)의 오목부(57a)에 유동성 수지(53)가 충전되기 위한 적당한 개구를, 다공질 금속(56a)의 정상면 또는 벽부에 설치해도 된다.
이어서, 충전된 유동성 수지(53)를 경화시킴으로써, 경화 수지(54)로 이루어지는 밀봉 수지를 형성한다. 이에 의해, 성형품(55)에 상당하는 밀봉 완료 기판이 완성된다.
이어서, 성형품(55)을 취출한 후에, 성형품(55)을 각 영역 단위로 개편화한다. 이에 의해, 제품인 전자 부품이 완성된다. 개편화된 각 전자 부품에 있어서, 첫째, 평면에서 보아 칩을 완전히 덮는 개편화된 다공질 금속이, 칩의 정상면(도면에서는 하면)에 밀착해서 설치된다. 둘째, 개편화된 다공질 금속의 벽부가, 평면에서 보아 칩을 완전히 둘러싼다. 셋째, 개편화된 다공질 금속의 벽부에 있어서의 단부면이, 개편화된 기판에 형성된 접지 전극(4a)에 접속된다. 개편화된 다공질 금속은 방열판 및 전자 차폐판으로서 기능한다. 따라서, 우수한 방열 특성과 우수한 전자 가림 특성을 갖는 전자 부품이 얻어진다. 성형품(55)이 1개의 전자 모듈에 상당하는 형태라도 된다.
본 실시예에서는, 평판 형상의 부분과 각 영역을 구획하는 벽 형상의 부분을, 일체의 다공질 금속(56a)에 의해 구성하였다. 이 대신에, 평판 형상의 부분과 벽 형상의 부분을, 별도의 부재에 의해 구성해도 된다. 이 경우에는, 평판 형상의 부분과 벽 형상의 부분 중 한쪽이 다공질 금속이며, 다른 쪽이 도전성이 다른 부재이면 된다. 평판 형상의 부분과 벽 형상의 부분 양쪽이 다공질 금속이라도 된다.
[실시예 10]
도 16을 참조하여, 본 발명에 관한 수지 밀봉 장치의 실시예를 설명한다. 도 16에 나타내는 수지 밀봉 장치(61)는, 예를 들어 실시예 6 내지 9에 있어서 사용한 압축 성형법(압축 몰드법)을 사용하는 수지 밀봉 장치이다. 수지 밀봉 장치(61)는 기판 공급·수납 모듈(62)과, 3개의 성형 모듈(63A, 63B, 63C)과, 재료 공급 모듈(64)을 각각 구성 요소로서 구비한다. 구성 요소인 기판 공급·수납 모듈(62)과, 성형 모듈(63A, 63B, 63C)과, 재료 공급 모듈(64)은, 각각 다른 구성 요소에 대하여 서로 탈착될 수 있어, 교환될 수 있다.
기판 공급·수납 모듈(62)에는, 밀봉 전 기판(65)을 공급하는 밀봉 전 기판 공급부(66)와, 성형품에 상당하는 밀봉 완료 기판(67)을 수납하는 밀봉 완료 기판 수납부(68)와, 밀봉 전 기판(65) 및 밀봉 완료 기판(67)을 수수하는 기판 적재부(69)와, 밀봉 전 기판(65) 및 밀봉 완료 기판(67)을 반송하는 기판 반송 기구(70)가 설치된다. 기판 적재부(69)는 기판 공급·수납 모듈(62) 내에서, Y 방향으로 이동한다. 기판 반송 기구(70)는 기판 공급·수납 모듈(62) 및 각각의 성형 모듈(63A, 63B, 63C) 내에서, X 방향, Y 방향, Z 방향으로 이동한다. 소정 위치 S1은, 기판 반송 기구(70)가 동작하지 않는 상태에 있어서 대기하는 위치이다.
각 성형 모듈(63A, 63B, 63C)에는, 승강 가능한 하형(45)과, 하형(45)에 서로 대향해서 배치된 상형(49)(도 8 참조)이 설치된다. 각 성형 모듈(63A, 63B, 63C)은 상형(49)과 하형(45)을 형 체결 및 형 개방하는 형 체결 기구(71)(이점 쇄선으로 나타내는 원형 부분)를 구비한다. 이형 필름(37)이 하형(45)에 배치된다. 다공질 금속(38)으로 이루어지는 방열판과 수지 재료(44)가 공급되는 캐비티(48)가 하형(45)에 설치된다(도 7 참조).
재료 공급 모듈(64)에는, X-Y 테이블(36)과, X-Y 테이블(36) 위에 이형 필름(37)(도 6 참조)을 공급하는 이형 필름 공급 기구(72)와, 다공질 금속(38)으로 이루어지는 방열판(도 6 참조)을 공급하는 방열판 공급 기구(73)와, 재료 수용 프레임(40)에 수지 재료(44)(도 6 참조)를 투입하는 수지 재료 투입 기구(74)와, 재료 수용 프레임(40)을 반송하는 재료 반송 기구(39)(도 6 참조)가 설치된다. X-Y 테이블(36)은 재료 공급 모듈(64) 내에서, X 방향 및 Y 방향으로 이동한다. 재료 반송 기구(39)는 재료 공급 모듈(64) 및 각각의 성형 모듈(63A, 63B, 63C) 내에서, X 방향, Y 방향, Z 방향으로 이동한다. 소정 위치 M1은, 재료 반송 기구(39)가 동작하지 않는 상태에 있어서 대기하는 위치이다.
도 16을 참조하여, 수지 밀봉 장치(61)를 사용해서 수지 밀봉하는 동작을 설명한다. 먼저, 기판 공급·수납 모듈(62)에 있어서, 밀봉 전 기판 공급부(66)로부터 기판 적재부(69)에 밀봉 전 기판(65)을 송출한다. 이어서, 기판 반송 기구(70)를 소정 위치 S1로부터 -Y 방향으로 이동시켜서 기판 적재부(69)로부터 밀봉 전 기판(65)을 수취한다. 기판 반송 기구(70)를 소정 위치 S1로 복귀시킨다. 이어서, 예를 들어 성형 모듈(63B)의 소정 위치 P1까지 ＋X 방향으로 기판 반송 기구(70)를 이동시킨다. 이어서, 성형 모듈(63B)에 있어서, 기판 반송 기구(70)를 -Y 방향으로 이동시켜서 하형(45) 위의 소정 위치 C1에 정지시킨다. 이어서, 기판 반송 기구(70)를 상승시켜서 밀봉 전 기판(65)을 상형(49)(도 8 참조)에 고정한다. 기판 반송 기구(70)를 기판 공급·수납 모듈(62)의 소정 위치 S1까지 복귀시킨다.
이어서, 재료 공급 모듈(64)에 있어서, 이형 필름 공급 기구(72)로부터 X-Y 테이블(36)에 이형 필름(37)(도 6 참조)을 공급하여, 소정의 크기로 커트한다. 이어서, 방열판 공급 기구(73)로부터 다공질 금속(38)을 반송하여, X-Y 테이블(36) 위에 피복된 이형 필(37) 위에 적재한다. 이어서, 재료 수용 프레임(40)을 보유 지지한 상태에서 재료 반송 기구(39)를 소정 위치 M1로부터 -Y 방향으로 이동시킨다. X-Y 테이블(36)에 있어서, 이형 필름(37) 위에 적재된 다공질 금속(38)이 재료 수용 프레임(40)의 관통 구멍(41)(도 6 참조)에 배치되도록 재료 수용 프레임(40)을 이형 필름(37) 위에 적재한다. 재료 반송 기구(39)를 소정 위치 M1로 복귀시킨다.
이어서, X-Y 테이블(36)을 이동시켜, 재료 수용 프레임(40)을 수지 재료 투입 기구(74)의 하방의 소정 위치에 정지시킨다. 이어서, X-Y 테이블(36)을 X 방향 및 Y 방향으로 이동시킴으로써, 수지 재료 투입 기구(74)로부터 재료 수용 프레임(40)에 소정량의 수지 재료(44)를 공급한다. X-Y 테이블(36)을 원래 위치로 복귀시킨다. 이 단계에 있어서, 재료 수용 프레임(40)과 이형 필름(37)과 다공질 금속(38)과 수지 재료(44)가 일체화된다(도 6 참조).
이어서, 재료 반송 기구(39)를 소정 위치 M1로부터 -Y 방향으로 이동시키고, X-Y 테이블(36)에 적재되어 있는 재료 수용 프레임(40)을 수취한다. 재료 반송 기구(39)를 소정 위치 M1까지 복귀시킨다. 재료 반송 기구(39)를 성형 모듈(63B)의 소정 위치 P1까지 -X 방향으로 이동시킨다.
이어서, 성형 모듈(63B)에 있어서, 재료 반송 기구(39)를 -Y 방향으로 이동시켜서 하형(45) 위의 소정 위치 C1에 정지시킨다. 재료 반송 기구(39)를 하강시켜서, 수지 재료(44)와 다공질 금속(38)과 이형 필름(37)을 캐비티(48)에 공급한다. 재료 반송 기구(39)를 소정 위치 M1까지 복귀시킨다.
이어서, 성형 모듈(63B)에 있어서, 형 체결 기구(71)에 의해 하형(45)을 상승시키고, 상형(49)(도 8 참조)과 하형(45)을 형 체결한다. 소정 시간이 경과된 후에, 상형(49)과 하형(45)을 형 개방한다.
이어서, 기판 공급·수납 모듈(62)의 소정 위치 S1로부터 하형(45) 위의 소정 위치 C1에 기판 반송 기구(70)를 이동시켜, 칩(50)과 다공질 금속(38)이 수지 밀봉된 밀봉 완료 기판(67)[도 8에 있어서는 성형품(55)에 상당함]을 수취한다. 기판 반송 기구(70)를 이동시켜, 기판 적재부(69)에 밀봉 완료 기판(67)을 수수한다. 기판 적재부(69)로부터 밀봉 완료 기판 수납부(68)에 밀봉 완료 기판(67)을 수납한다. 이와 같이 하여, 수지 밀봉이 완료된다.
본 실시예에서는, 기판 공급·수납 모듈(62)과 재료 공급 모듈(64) 사이에 있어서, 3개의 성형 모듈(63A, 63B, 63C)을 X 방향으로 나란히 장착하였다. 기판 공급·수납 모듈(62)과 재료 공급 모듈(64)을 1개의 모듈로 해서, 그 모듈에 1개의 성형 모듈(63A)을 X 방향으로 나란히 장착해도 된다. 이들에 의해, 제조 단계 및 각처의 공장에 설치한 후의 단계의 양쪽에 있어서, 성형 모듈(63A, 63B, …)을 증감할 수 있다. 따라서, 생산 형태나 생산량에 대응하여, 수지 밀봉 장치(61)의 구성을 최적화할 수 있으므로, 생산성의 향상을 도모할 수 있다.
각 실시예에 있어서 사용되는 다공질 금속에는, 눈이 가는 철망이 포함된다. 각 실시예에 있어서 사용되는 다공질 금속으로서는, 금속 와이어로 된 수세미(wire scourer)의 재료로서 사용되는 철망과 동종의 철망 중 눈이 가는 것이 바람직하다.
다공질 금속 대신에, 다음 재료를 사용할 수 있다. 이들 재료는, 도전성과 가요성 등의 변형 가능성을 갖는다. 제1 재료는, 물결 형상(지그재그 형상을 포함함)의 단면 형상을 갖는 금속판(금속박을 포함함)이다. 제2 재료는, 도전성 섬유다. 제3 재료는, 스펀지 형상 등의 도전성 수지이다. 다공질 금속을 포함하는 상술한 재료를, 전자 부품의 방열판 또는 전자 차폐판 또는 그것들의 양쪽으로서 사용할 수 있다. 이들 재료를 조합하여 사용해도 된다. 이들 재료에 의해, 수지 밀봉에 있어서 칩에 가해지는 성형 압력을 줄이게 되므로, 칩의 파손을 방지할 수 있다.
각 실시예에 있어서 사용되는 수지 성형의 방식으로서는, 트랜스퍼 성형 또는 사출 성형을 사용할 수 있다. 이들의 경우에는, 성형 형을 형 체결하는 공정과 성형 형이 형 체결된 상태를 유지하는 공정 사이에, 성형 형이 갖는 수지 유로를 경유해서 캐비티에 유동성 수지를 공급하는 공정을 구비한다. 캐비티에 공급되는 유동성 수지가 수지 재료에 상당한다.
각 실시예에 있어서 사용되는 수지 성형의 방식으로서는, 압축 성형을 사용할 수 있다. 이들의 경우에는, 성형 형을 형 체결하는 공정 전에, 캐비티에 수지 재료를 공급하는 공정을 구비한다. 수지 재료는, 상온에서 고형이어도 된다. 이 경우에는, 캐비티에 공급된 수지 재료를 가열함으로써 용융시켜서 용융 수지(유동성 수지)를 형성하고, 그 유동성 수지를 경화시킨다. 수지 재료는, 상온에서 액상(유동성을 갖는 상태)이어도 된다. 이 경우에는, 캐비티에 공급된 액상 수지를 경화시킨다.
각 실시예에 있어서, 하형측에 캐비티를 설치하고, 캐비티 측에 다공질 금속을 배치하는 예를 설명하였다. 이 경우에는, 다공질 금속이 배치되는 배치 영역이 하형측의 캐비티의 내저면에 설치된다. 이에 한정되지 않고, 상형측에 캐비티를 설치하고, 상형측 캐비티의 내저면(캐비티 내부에 있어서의 상면)에 배치 영역을 형성해도 된다. 이 경우에는, 캐비티에 공급되는 수지 재료로서, 상온에서 젤리 상태, 페이스트 상태의 수지 재료를 사용하는 것이 바람직하다. 하형의 형면에 배치된 기판 위에, 상온에서 젤리 상태, 페이스트 상태의 수지 재료를 공급해도 된다.
각 실시예에 있어서는, 반도체 칩을 수지 밀봉할 때에 사용되는 수지 밀봉 장치 및 수지 밀봉 방법을 설명하였다. 수지 밀봉하는 대상은, 반도체 칩, 수동 소자, 센서, 필터 등의 칩, MEMS(Micro Electro Mechanical Systems) 등의 디바이스라도 된다. 리드 프레임, 프린트 기판, 세라믹스 기판, 필름 베이스 기판, 금속 베이스 기판 등의 기판에 장착된 1개 또는 복수개의 칩을 경화 수지에 의해 수지 밀봉할 때에 본 발명을 적용할 수 있다. 따라서, 제어용 전자 모듈 등으로서 사용되는 멀티 칩 패키지, 멀티 칩 모듈, 하이브리드 IC 등을 제조할 때에도 본 발명을 적용할 수 있다.
본 발명은, 상술한 각 실시예에 한정되는 것은 아니며, 본 발명의 취지를 일탈하지 않는 범위 내에서, 필요에 따라, 임의로 또한 적절하게 조합, 변경하거나, 또는 선택해서 채용할 수 있는 것이다.
1, 16, 22, 26, 29, 32 : 전자 부품
2, 17, 23, 27, 30, 33 : 기판
3, 18, 24, 28, 31, 34 : 반도체 칩(칩)
4 : 배선
4a : 접지 전극
5 : 기판 전극
6 : 비아 배선
7 : 랜드
7a : 접지용 랜드
8, 9 : 솔더 레지스트
10 : 땜납 볼(외부 전극)
10a : 접지용 땜납 볼(외부 전극)
11 : 패드 전극(칩 전극)
12 : 본딩 와이어(접속 부재)
13 : 다공질 금속(제1 부재, 제2 부재)
15 : 다공질 금속(제2 부재)
14 : 밀봉 수지
19 : 기판 전극
20 : 범프(접속 부재)
21, 21a, 25a, 38, 56, 56a : 다공질 금속(제1 부재)
21b : 다공질 금속(제2 부재)
21c : 금속판(제1 부재)
25 : 다공질 금속(제2 부재, 제1 부재)
25b : 금속판(제2 부재)
35 : 언더 필
36 : X-Y 테이블
37 : 이형 필름
39, 58 : 재료 반송 기구(수지 공급 기구)
39a, 39b, 58a, 58b : 보유 지지부
40, 59 : 재료 수용 프레임
41 : 관통 구멍
42, 60 : 주연부
43 : 흡착 홈
44 : 수지 재료
45 : 하형(제1 형, 제2 형)
46 : 둘레면 부재
47 : 저면 부재
48 : 캐비티
49 : 상형(제2 형, 제1 형)
50 : 칩
51 : 기판(밀봉 전 기판)
52 : 범프(접속 부재)
53 : 용융 수지(유동성 수지)
54 : 경화 수지(밀봉 수지)
55 : 성형품(전자 부품)
57, 57a : 내부 공간
61 : 수지 밀봉 장치(제조 장치)
62 : 기판 공급·수납 모듈
63A, 63B, 63C : 성형 모듈
64 : 재료 공급 모듈
65 : 밀봉 전 기판(기판)
66 : 밀봉 전 기판 공급부
67 : 밀봉 완료 기판
68 : 밀봉 완료 기판 수용부
69 : 기판 적재부
70 : 기판 반송 기구(기판 공급 기구)
71 : 형 체결 기구
72 : 이형 필름 공급 기구
73 : 방열판 공급 기구
74 : 수지 재료 투입 기구
S1, P1, C1, M1 : 소정 위치

Claims (18)

  1. 제1 형과 상기 제1 형에 서로 대향하는 제2 형을 적어도 갖는 성형 형과, 상기 제1 형과 상기 제2 형 중 적어도 한쪽에 설치된 캐비티와, 기판의 피장착면에 접지 전극이 설치되어 적어도 칩이 장착된 밀봉 전 기판을 평면에서 보아 상기 캐비티에 겹치도록 해서 공급하는 기판 공급 기구와, 상기 캐비티에 수지 재료를 공급하는 수지 공급 기구와, 상기 성형 형을 형 개방하여 형 체결하는 형 체결 기구를 구비한, 상기 칩과 평면에서 보아 상기 칩을 덮는 제1 부재와 상기 수지 재료로 성형된 경화 수지를 적어도 갖는 전자 부품을 제조하는 전자 부품의 제조 장치이며,
    상기 성형 형이 형 체결된 상태에 있어서 상기 캐비티에 있어서의 상기 제1 부재가 배치되는 제1 배치 영역과,
    일정한 형 체결 압력에 의해 상기 성형 형이 형 체결된 상태에 있어서, 상기 성형 형으로부터 받는 상기 일정한 형 체결 압력을 저감시키는 압력 저감부를 구비하고,
    상기 제1 부재는 도전성을 갖고,
    상기 성형 형이 형 체결된 상태에 있어서, 상기 캐비티에 있어서 경화한 상기 경화 수지에 의해, 상기 칩과 상기 제1 부재와 상기 피장착면에 있어서의 적어도 일부분이 수지 밀봉되고,
    상기 일정한 형 체결 압력으로부터 저감하게 된 작은 압력에 의해 상기 칩이 가압된 상태에 있어서 상기 경화 수지가 성형되는, 전자 부품의 제조 장치.
  2. 제1항에 있어서, 상기 제1 부재가 상기 압력 저감부에 상당하는, 전자 부품의 제조 장치.
  3. 제1항에 있어서, 상기 제1 부재에 겹쳐서 상기 제1 부재에 접촉하고, 도전성을 갖는 제2 부재를 더 구비하고,
    상기 제1 부재와 상기 제2 부재 중 적어도 어느 한쪽이 상기 압력 저감부에 상당하는, 전자 부품의 제조 장치.
  4. 제1항에 있어서, 상기 일정한 형 체결 압력에 의해 상기 성형 형이 형 체결된 상태에 있어서, 상기 제1 부재가 상기 접지 전극에 전기적으로 접속되는, 전자 부품의 제조 장치.
  5. 제1항에 있어서, 상기 접지 전극과 상기 제1 부재에 접촉하고 도전성을 갖는 제2 부재를 더 구비하고,
    상기 제1 부재와 상기 제2 부재 중 적어도 어느 한쪽이 상기 압력 저감부에 상당하는, 전자 부품의 제조 장치.
  6. 제1항에 있어서, 상기 성형 형과 상기 형 체결 기구를 갖는 적어도 1개의 성형 모듈을 구비하고,
    상기 1개의 성형 모듈과 다른 성형 모듈이 탈착될 수 있는, 전자 부품의 제조 장치.
  7. 제1 형과 상기 제1 형에 서로 대향하는 제2 형을 적어도 갖는 성형 형을 준비하는 공정과, 기판의 피장착면에 접지 전극이 설치되어 적어도 칩이 장착된 밀봉 전 기판을 준비하는 공정과, 상기 성형 형에 형성된 캐비티에 평면에서 보아 겹치도록 해서 상기 밀봉 전 기판을 공급하는 공정과, 상기 캐비티에 수지 재료를 공급하는 공정과, 상기 성형 형을 형 체결하는 공정과, 상기 수지 재료로부터 생성된 유동성 수지를 상기 캐비티에 있어서 경화시킴으로써 경화 수지를 성형하는 공정을 구비한, 상기 칩과 평면에서 보아 상기 칩을 덮는 제1 부재와 상기 경화 수지를 적어도 갖는 전자 부품을 제조하는 전자 부품의 제조 방법이며,
    도전성을 갖는 상기 제1 부재를 적어도 준비하는 공정과,
    평면에서 보아 상기 칩과 상기 캐비티에 겹치도록 해서 상기 칩과 상기 캐비티 사이에 상기 제1 부재를 공급하는 공정과,
    상기 제1 부재를 상기 캐비티에 있어서의 제1 배치 영역에 배치하는 공정과,
    일정한 형 체결 압력에 의해 상기 성형 형이 형 체결된 상태를 유지하는 공정을 구비하고,
    상기 일정한 형 체결 압력에 의해 상기 성형 형이 형 체결된 상태를 유지하는 공정에 있어서, 상기 칩과 상기 제1 부재와 상기 피장착면에 있어서의 적어도 일부분이 상기 유동성 수지에 잠긴 상태에서 상기 경화 수지를 성형하고,
    상기 일정한 형 체결 압력에 의해 상기 성형 형이 형 체결된 상태를 유지하는 공정에 있어서, 상기 성형 형으로부터 받는 상기 일정한 형 체결 압력을 압력 저감부에 의해 저감시키고, 상기 일정한 형 체결 압력으로부터 저감하게 된 작은 압력에 의해 상기 칩을 가압하는, 전자 부품의 제조 방법.
  8. 제7항에 있어서, 상기 제1 부재가 상기 압력 저감부에 상당하는, 전자 부품의 제조 방법.
  9. 제7항에 있어서, 도전성을 갖는 제2 부재를 준비하는 공정과,
    상기 제2 부재가 상기 제1 부재에 겹쳐서 접촉하도록 해서 상기 제2 부재를 상기 캐비티에 있어서의 제2 배치 영역에 배치하는 공정을 더 구비하고,
    상기 제1 부재와 상기 제2 부재 중 적어도 어느 한쪽이 상기 압력 저감부에 상당하는, 전자 부품의 제조 방법.
  10. 제7항에 있어서, 상기 성형 형을 형 체결하는 공정에 있어서 상기 제1 부재를 상기 접지 전극에 전기적으로 접속하는, 전자 부품의 제조 방법.
  11. 제7항에 있어서, 도전성을 갖는 제2 부재를 준비하는 공정과,
    상기 접지 전극과 상기 제1 부재에 상기 제2 부재를 접촉시키는 공정을 더 구비하고,
    상기 제1 부재와 상기 제2 부재 중 적어도 어느 한쪽이 상기 압력 저감부에 상당하는, 전자 부품의 제조 방법.
  12. 제7항에 있어서, 상기 성형 형을 갖는 적어도 1개의 성형 모듈을 준비하는 공정을 구비하고,
    상기 1개의 성형 모듈과 다른 성형 모듈을 탈착할 수 있는, 전자 부품의 제조 방법.
  13. 기판과,
    상기 기판의 피장착면에 장착된 칩과,
    상기 칩에 형성된 복수의 칩 전극과 상기 기판에 형성된 복수의 기판 전극을 각각 전기적으로 접속하는 복수의 접속 부재와,
    상기 복수의 기판 전극에 각각 연결되어서 외부의 기기에 전기적으로 접속되는 복수의 외부 전극과,
    상기 칩의 상방에 있어서 평면에서 보아 상기 칩을 덮도록 설치되어 도전성을 갖는 제1 부재와,
    상기 기판의 상기 피장착면에 성형되어 적어도 상기 칩과 상기 제1 부재와 상기 피장착면에 있어서의 적어도 일부분을 수지 밀봉하는 밀봉 수지와,
    상기 밀봉 수지가 성형될 때에 성형 형으로부터 일정한 형 체결 압력을 받음으로써 압축 변형한 압력 저감부를 구비하는, 전자 부품.
  14. 제13항에 있어서, 상기 압력 저감부는 다음 중 어느 하나의 재료를 적어도 포함하는, 전자 부품.
    (1) 섬유상 금속
    (2) 물결 형상의 단면 형상을 갖는 금속판
    (3) 도전성 섬유
    (4) 스펀지 형상의 도전성 수지
  15. 제13항에 있어서, 상기 제1 부재가 상기 압력 저감부에 상당하는, 전자 부품.
  16. 제13항에 있어서, 상기 제1 부재에 겹쳐서 상기 제1 부재에 접촉하고, 도전성을 갖는 제2 부재를 더 구비하고,
    상기 제1 부재와 상기 제2 부재 중 적어도 어느 한쪽이 상기 압력 저감부에 상당하는, 전자 부품.
  17. 제13항에 있어서, 상기 기판에 설치된 접지 전극에 상기 제1 부재가 전기적으로 접속되는, 전자 부품.
  18. 제13항에 있어서, 상기 기판에 설치된 접지 전극과 상기 제1 부재에 접촉하고, 도전성을 갖는 제2 부재를 더 구비하고,
    상기 제1 부재와 상기 제2 부재 중 적어도 어느 한쪽이 상기 압력 저감부에 상당하는, 전자 부품.
KR1020160167370A 2016-02-02 2016-12-09 전자 부품의 제조 방법 KR101920972B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-017681 2016-02-02
JP2016017681A JP6639931B2 (ja) 2016-02-02 2016-02-02 電子部品の製造装置及び製造方法並びに電子部品

Publications (2)

Publication Number Publication Date
KR20170092096A true KR20170092096A (ko) 2017-08-10
KR101920972B1 KR101920972B1 (ko) 2018-11-21

Family

ID=59525307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160167370A KR101920972B1 (ko) 2016-02-02 2016-12-09 전자 부품의 제조 방법

Country Status (4)

Country Link
JP (1) JP6639931B2 (ko)
KR (1) KR101920972B1 (ko)
CN (1) CN107026107B (ko)
TW (1) TW201806097A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210062131A (ko) * 2019-11-20 2021-05-31 (주)에이티세미콘 반도체 패키지 및 그 제조 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208093541U (zh) * 2017-12-05 2018-11-13 合肥矽迈微电子科技有限公司 封装体
JP2019165173A (ja) * 2018-03-20 2019-09-26 株式会社東芝 半導体装置および半導体装置の製造方法
CN109326527B (zh) * 2018-09-27 2020-10-13 泉州智慧果技术服务有限公司 一种功率元件封装模块及其制备方法
US11037883B2 (en) 2018-11-16 2021-06-15 Analog Devices International Unlimited Company Regulator circuit package techniques
KR20200107201A (ko) * 2019-03-06 2020-09-16 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US20220059428A1 (en) * 2019-03-20 2022-02-24 Mitsubishi Electric Corporation Semiconductor device
CN217334057U (zh) * 2019-04-15 2022-08-30 株式会社村田制作所 电子元件模块
CN218730889U (zh) * 2020-03-06 2023-03-24 株式会社村田制作所 散热构造体以及电子设备
CN111952206B (zh) * 2020-08-14 2022-09-13 深圳市天成照明有限公司 一种电子元器件生产用封装装置
JP7428384B2 (ja) * 2020-10-06 2024-02-06 アピックヤマダ株式会社 樹脂封止装置及び樹脂封止方法
CN116802795A (zh) * 2021-01-19 2023-09-22 佐佐木贝慈 电子装置及产品
CN113299566B (zh) * 2021-05-20 2023-01-24 合肥速芯微电子有限责任公司 封装结构及其制备方法
CN114496808B (zh) * 2022-01-25 2024-03-12 河北博威集成电路有限公司 倒装式塑封的装配方法、屏蔽系统、散热系统及应用
CN114823370B (zh) * 2022-05-10 2022-10-14 山东汉旗科技有限公司 指纹识别芯片封装结构及其封装的方法
CN117457618B (zh) * 2023-12-25 2024-04-09 长电集成电路(绍兴)有限公司 芯片封装结构及芯片封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101004A (ja) * 1998-09-24 2000-04-07 Tomoegawa Paper Co Ltd 放熱シート
JP2002158316A (ja) * 2000-11-16 2002-05-31 Towa Corp 半導体装置及びその製造方法
KR20150113831A (ko) * 2014-03-31 2015-10-08 토와 가부시기가이샤 수지 성형 장치 및 수지 성형 방법
KR20150123142A (ko) * 2014-04-24 2015-11-03 토와 가부시기가이샤 수지 밀봉 전자 부품의 제조 방법, 돌기 전극 구비 판상 부재, 수지 밀봉 전자 부품, 및 돌기 전극 구비 판상 부재의 제조 방법
KR20160010298A (ko) * 2014-07-18 2016-01-27 토와 가부시기가이샤 전자 부품의 제조 방법, 돌기 전극 구비 판상 부재, 전자 부품 및 돌기 전극 구비 판상 부재의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4253992B2 (ja) * 2000-03-16 2009-04-15 株式会社デンソー 樹脂封止型半導体装置
CN101587887A (zh) * 2008-05-23 2009-11-25 富准精密工业(深圳)有限公司 发光二极管结构
JP5740995B2 (ja) * 2011-01-17 2015-07-01 富士通株式会社 半導体装置及びその製造方法
JP6298719B2 (ja) * 2014-06-09 2018-03-20 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101004A (ja) * 1998-09-24 2000-04-07 Tomoegawa Paper Co Ltd 放熱シート
JP2002158316A (ja) * 2000-11-16 2002-05-31 Towa Corp 半導体装置及びその製造方法
KR20150113831A (ko) * 2014-03-31 2015-10-08 토와 가부시기가이샤 수지 성형 장치 및 수지 성형 방법
KR20150123142A (ko) * 2014-04-24 2015-11-03 토와 가부시기가이샤 수지 밀봉 전자 부품의 제조 방법, 돌기 전극 구비 판상 부재, 수지 밀봉 전자 부품, 및 돌기 전극 구비 판상 부재의 제조 방법
KR20160010298A (ko) * 2014-07-18 2016-01-27 토와 가부시기가이샤 전자 부품의 제조 방법, 돌기 전극 구비 판상 부재, 전자 부품 및 돌기 전극 구비 판상 부재의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210062131A (ko) * 2019-11-20 2021-05-31 (주)에이티세미콘 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
TW201806097A (zh) 2018-02-16
CN107026107B (zh) 2020-08-18
JP2017139278A (ja) 2017-08-10
KR101920972B1 (ko) 2018-11-21
JP6639931B2 (ja) 2020-02-05
CN107026107A (zh) 2017-08-08

Similar Documents

Publication Publication Date Title
KR101920972B1 (ko) 전자 부품의 제조 방법
US7520052B2 (en) Method of manufacturing a semiconductor device
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
JP6444707B2 (ja) 電子部品、その製造方法及び製造装置
KR20180048347A (ko) 회로 부품, 회로 부품의 제조 방법 및 회로 부품의 제조 장치
US8586413B2 (en) Multi-chip module having a support structure and method of manufacture
JP2009295959A (ja) 半導体装置及びその製造方法
KR20130005811A (ko) 반도체 패키지 및 그 제조 방법
KR20080052482A (ko) 다층 반도체 패키지
KR20070088258A (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
WO2007083352A1 (ja) 半導体装置およびその製造方法
JP2010010301A (ja) 半導体装置及びその製造方法
US20110316172A1 (en) Semiconductor package and manufacturing method thereof
CN112054007A (zh) 半导体封装载板及其制法与电子封装件
JP2000031343A (ja) 半導体装置
KR101547207B1 (ko) 반도체 칩의 전기적 연결 구조 및 방법
KR20170114918A (ko) 수지 밀봉 장치 및 수지 밀봉 방법
JP4626445B2 (ja) 半導体パッケージの製造方法
JP4001608B2 (ja) 半導体装置および半導体装置の製造方法
CN106358415B (zh) 电子装置模块及其制造方法
JP2022014121A (ja) 半導体装置およびその製造方法
US7999197B1 (en) Dual sided electronic module
KR20150076816A (ko) 전자 부품 모듈
JP2017152617A (ja) 電子部品及び電子部品の製造方法
US20220063151A1 (en) Resin leakage prevention member, resin leakage prevention member supply mechanism, resin molding apparatus, and method for producing resin molded product

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant