CN101635293B - 晶片堆叠结构 - Google Patents

晶片堆叠结构 Download PDF

Info

Publication number
CN101635293B
CN101635293B CN200810149914.9A CN200810149914A CN101635293B CN 101635293 B CN101635293 B CN 101635293B CN 200810149914 A CN200810149914 A CN 200810149914A CN 101635293 B CN101635293 B CN 101635293B
Authority
CN
China
Prior art keywords
wafer
stacking
sealing
device layer
supporting construction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810149914.9A
Other languages
English (en)
Other versions
CN101635293A (zh
Inventor
谭瑞敏
张恕铭
廖锡卿
骆韦仲
李荣贤
张缉熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN101635293A publication Critical patent/CN101635293A/zh
Application granted granted Critical
Publication of CN101635293B publication Critical patent/CN101635293B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供一种晶片堆叠结构，该晶片堆叠结构包含一第一晶片，该第一晶片具有一第一装置层与一第一基板，其中该第一装置层具有至少一芯片及至少一低介电材料层；一第二晶片，设置在该第一晶片之上，其具有一第二装置层；以及一封闭结构，其设置于该至少一芯片上且设置于该至少一芯片的切割道的内侧，其中该封闭结构是从该第一装置层远离该第一基板的一侧延伸至其靠近该第一基板的另一侧。本发明所提的晶片堆叠结构不但可提供晶片装置层的多孔性介电材料一定的应力支撑保护，更可隔绝该多孔性介电材料，使其免于湿气的侵入，而解决晶片堆叠结构可能因气密性不足而引发的可靠性问题。

Description

晶片堆叠结构
技术领域
本发明与一种晶片堆叠结构有关，尤其与一种具有封闭支撑结构的气密性晶片堆叠结构有关。
背景技术
随着半导体制造技术的发展，越来越多的电子产品以可携性、高功能性以及轻薄短小的设计为其发展目标。而在这样的发展趋势下，电子产品所搭配的电子芯片的尺寸将会越来越小，但其上所包含的电路装置却会越来越多且其功能性也会越来越复杂。然而，尽管目前晶片制造的光刻工艺(lithographicprocess)已不断地往纳米等级(如45nm、32nm)的线宽、甚至更小线宽的尺寸演进，以满足电子芯片更趋微小化设计的要求，但单纯靠线宽技术的改良，不但在工艺上已近乎面临线宽鉴别的光学极限外，而且因为在微小面积上排列过密的线路，而使信号在线路间传递的干扰情况也越来越严重。
为了有效克服晶片设计在线宽工艺限制与配置密度上所引发的问题，一种以多层晶片堆叠结构设计为诉求的三维晶片堆叠结构已逐渐受到相关领域的重视。请参阅图1A，其说明已知的一种三维晶片堆叠结构的示意图。如图1A所示，该晶片堆叠结构100包含一第一晶片10、一第二晶片20以及一第三晶片30，其中晶片10-30分别由一基板12、22、32以及一装置层所构成；其中，不同的晶片之间通过一结合层(bonding layer)13来构成该晶片堆叠结构。如图1A进一步描述的，该第一与第二晶片10、20的装置层相邻排列，因而形成一面对面(face to face)的堆叠结构；而该第二晶片20与该第三晶片30则由其一晶片的基板与另一晶片的装置层相邻排列，因而形成一背对面(back to face or back to front)的堆叠结构。如图中所示，晶片10-30的装置层上包含多个电路装置16、26、36等，而不同晶片上的电路装置则通过信号通道(signal vias)15来达成相互电连接的目的。
再者，请继续参阅图1B，其表示美国发明专利US7,262,495号中所揭露的一种三维晶片堆叠结构的结构示意图。如图1B中所示，该三维晶片堆叠结构80具有多组互连插栓(interconnect plugs)8，用以连接该两堆叠晶片的装置层6与24；与前述图1A晶片堆叠结构100中信号通道15的功能类似，图1B中所示的这些互连插栓8主要为信号连接的目的而设计。
尽管如图1A或图1B所示的晶片堆叠结构100或80在各晶片层之间具有如前述的信号通道15或互连插栓8等设计，以用于连接两堆叠晶片之间的电路装置，然而，这些信号通道15或互连插栓8因为没有延伸于所述晶片装置层上的两个坚硬表面之间，因此无法对所述装置层产生支撑的效果。在此情况之下，存在于各装置层中用于隔离各电路装置的低介电(low-k)材料很可能会因为堆叠结构的压应力、或是电路操作时所产生的热应力而造成破坏，进而造成整个芯片电路的毁损。因此，已知的晶片堆叠结构并无法有效避免装置层中低介电材料因应力产生所造成的破坏。
有鉴于前述问题，本案申请人曾于中国台北专利申请案TW94137522及其对应的美国专利申请案US11/471,165号中，提出一种具有梁柱结构的三维晶片堆叠结构。该三维晶片堆叠结构利用逐层沉积或激光钻孔的方式形成一金属支撑结构于堆叠晶片装置层的两坚硬表面(或基板)之间，以支撑该晶片堆叠结构的装置层，而达到强化该装置层中的低介电材料层。
然而，尽管前述具有梁柱结构的三维晶片堆叠结构因具有支撑结构而对各装置层中的低介电材料层具有强化与保护的功效，但是，目前三维晶片堆叠结构中所使用的介电材料多属多孔性(porous)材料，其对于湿气的侵入相当敏感，因此对于三维晶片堆叠结构上电路设计的可靠度造成严重的挑战。有鉴于此，本案发明人经悉心研究，并一本锲而不舍的精神，终在前述具梁柱结构的三维晶片堆叠结构之基础上，更进一步构思出具有气密性的三维晶片堆叠结构。
发明内容
本发明的第一目的是提出一种晶片堆叠结构(wafer-to wafer stacking)，该晶片堆叠结构包含一第一晶片、一第二晶片以及一封闭的支撑结构，其中，该第一晶片具有一第一装置层与一第一基板，其中该第一装置层具有至少一芯片及至少一低介电(low k)材料层；该第二晶片设置在该第一晶片之上，其具有一第二基板；而该封闭的支撑结构设置于该至少一芯片上且设置在该至少一芯片的一切割道之内，其中该封闭的支撑结构从该第一装置层远离基板的一侧延伸至其靠近基板的一侧。
本发明的另一目的是提出另一种晶片堆叠结构(wafer-to wafer stacking)，其包含第一晶片、第二晶片以及一封闭的支撑结构，其中该第一晶片具有一基板与一装置层，其中该装置层具有一至少一芯片及一低介电(Iow k)材料层；该第二晶片设置在该第一晶片之上，该第二晶片具有一第二基板；而该封闭的支撑结构设置于该至少一芯片上且设置于该芯片的一切割道与该芯片的一连接点(contact pad)之间，其中该封闭的支撑结构从该装置层远离基板的一侧延伸至其靠近基板的一侧。
本发明的又一目的是提出又一种晶片堆叠结构，其包含第一晶片、第二晶片及一封闭的支撑结构，其中，该第一晶片上具有至少一芯片，该第二晶片设置在该第一晶片之上，且该封闭的支撑结构设置在该至少一芯片的一切割道之内，其中该封闭的支撑结构从该第一晶片延伸至该第二晶片。
综上所述，本发明提供一种创新的晶片堆叠结构。与已知的晶片堆叠结构相较，本发明所提的晶片堆叠结构除了在不同的晶片之间包含信号通道(via)以连接两晶片上的电路装置或布线层外，更在晶片堆叠结构的每一电路或芯片位置的一切割道内侧设置至少一封闭的支撑结构，不但可提供晶片装置层的多孔性介电材料一定的应力支撑保护，更可隔绝该多孔性介电材料，使其免于湿气的侵入，而解决晶片堆叠结构可能因气密性不足而引发的可靠性问题。
下面通过搭配附图的较佳具体实施例说明，以获得对本发明更深入的了解。
附图说明
图1A及图1B分别表示已知技术中晶片堆叠结构的结构示意图；
图2表示本发明晶片堆叠结构的封闭支撑围墙在切割芯片上的结构示意图；
图3A为根据本发明第一具体实施例的具有气密结构的晶片堆叠结构的侧向剖面结构示意图；
图3B为根据图3A的具有气密结构的晶片堆叠结构的另一替代实施例；
图4A为根据本发明第二具体实施例的具有气密结构的晶片堆叠结构的侧向剖面结构示意图；
图4B为根据图4A的具有气密结构的晶片堆叠结构的另一替代实施例；
图5A为根据本发明第三具体实施例的具有气密结构的晶片堆叠结构的侧向剖面结构示意图；
图5B为根据图5A的具有气密结构的晶片堆叠结构的另一替代实施例。
附图标号
10、20、30晶片
12、22、32基板
13接合层
15信号通道
16、26、36电路装置
200电路装置
210芯片切割道
220连接点
310、410、510第一晶片
320、420、520第二晶片
250、350、450、550封闭支撑围墙
311、411、511第一基板
321、421第二基板
312、412、512第一装置层
322、422第二装置层
325、425、525信号通道
360保护层
300、300’、400、400’、500、500’晶片堆叠结构
330、332、430、530电路装置
400、400’三维晶片堆叠结构
具体实施方式
本发明提供一种具有气密结构的晶片堆叠结构，其中该气密结构由一封闭的支撑围墙(pedestal wall)所形成。请参阅图2，其说明从本发明的一晶片堆叠结构所切割出来的一种具有封闭气密结构的切割芯片上的外观示意图。如图中所示，从一晶片堆叠结构中切割出来的一芯片或电路装置200，除了包含芯片内部的连接线路及电子元件(未图示)外，在该芯片200的周围分布有多个连接点220(bond pads/solder pads)，用于交换芯片内外的电子信号。而除了这些连接点220外，在芯片切割道210的内侧尚设置有一封闭的支撑围墙250，用于形成一封闭性的气密结构，以避免存在于该芯片装置层上的低介电材料层可能受到入侵湿气的影响。在一较佳具体实施例中，该支撑围墙250设置于该芯片的切割道210与该连接点220之间，以同时使该连接点220免于受到湿气的干扰。
请继续参阅图3A，其表示根据本发明第一具体实施例的一种具有气密结构的晶片堆叠结构的侧向剖面结构示意图。如该图3A所示，根据本发明的一种具气密结构的晶片堆叠结构300由一第一晶片310与一第二晶片320所构成，其中该第一与第二晶片310、320皆将其具有电路的表面朝上(face up)排列，因此也称为背对面(back to face or back to front)的晶片堆叠结构。更详细来说，该第一与第二晶片310、320分别包含一第一与第二基板311、321与一第一与一第二装置层312、322。该第一与第二装置层312、322可能包含多个电路装置(这些电路装置通常整合成集成电路芯片的形态)以及这些电路装置的低介电(low k)层(未图示)。一般而言，这些电路装置可能包含主动元件或被动元件的电路装置，例如静电放电保护电路(ESD)、被动元件、驱动电路以及电源/接地遮罩(P/G shielding)电路等。而该低介电层的材料可以是传统的低介电材料，如二氧化硅，或者是多孔隙(porous)材料等。此外，为了使该第一与第二装置层312、322上的电路装置(或芯片)彼此之间能够进行信号传递，在该第一与第二晶片310、320之间还包含一信号通道325(signal via)连接到各电路装置层上的电路装置或芯片330、332，以连接该第一与第二晶片上的电路装置(或芯片)。另外，除了上述结构外，本发明的晶片堆叠结构300更包含一封闭的支撑围墙350，设置于每一切割芯片或电路装置的切割道的内侧(如图2所示)，其中该封闭的支撑围墙350从每一装置层312、322远离基板的一侧延伸至其靠近基板的一侧。
在一具体实施例中，在该第一及第二装置层中所形成的封闭的支撑围墙350是通过过逐层(layer by layer)刻蚀工艺后，再逐层填充支撑材料而形成，其中，该刻蚀工艺可以视电路装置的复杂程度而选择干刻蚀工艺或化学刻蚀工艺。此外，在另一具体实施例中，该封闭的支撑围墙350也可能是以激光钻孔工艺后再填充该支撑材料来形成该封闭的支撑围墙350结构。然而，无论是利用哪一种工艺来形成该支撑围墙350结构，构成该封闭的支撑围墙350的材料是可选择的由具有高强度及高散热能力的金属材料、无机材料或纳米材料其中之一。此外，在本发明另一较佳具体实施例中，该支撑围墙也可能贯穿该第一与第二基板其中之一或同时贯穿两基板，以将该第一与第二晶片间的热能传递到该晶片堆叠结构的外侧。但是，此时贯穿基板的支撑结构因基板材质而不可能以刻蚀形成，而须以激光钻孔的方式来形成该封闭的支撑围墙350结构。此外，如图3A所示，设置在晶片堆叠结构300最上层的第二晶片320的第二装置层322的上表面可能还具有一绝缘层或保护层360，以确保该第二装置层的气密性质。
请继续参阅图3B，其为根据图3A的一种具有气密结构的晶片堆叠结构的另一替代实施例。如图3B所示，该晶片堆叠结构300’与图3A的晶片堆叠结构300具有相同的结构组成与排列，不同之处在于图3B中的封闭的支撑围墙350全部经过激光钻孔工艺后，再填充支撑材料而形成。
请继续参阅图4A，其表示根据本发明第二具体实施例的一种具有气密结构的晶片堆叠结构的示意图。与图3A的晶片堆叠结构300相比较，图4A中所示的晶片堆叠结构400同样具有第一与第二晶片410及420，且每一晶片上同样分别具有一基板411、421及一装置层412、422。不同之处在于其第二晶片420是以其具有装置层的表面向下(face down)排列，即使该第二晶片420的第二装置层422紧邻于该第一晶片410的第一装置层412而形成面对面(face to face)的晶片堆叠结构。除了该项差异之外，第一与第二晶片410、420的结构组成与排列皆与第一实施例的晶片堆叠结构300完全相同。在如图4A所示的晶片堆叠结构400中，由于其第一与第二装置层412、422是相邻排列，因此，不但可以大幅缩减各装置层的厚度，也可以有效缩短连接各装置层的电路装置(或芯片)430的信号通道425的距离。因此，如图4A所示的晶片堆叠结构400相对于其他晶片堆叠结构可具有较紧密的结构排列。另一方面，如前所述，在该第一及第二装置层412、422中所形成的封闭的支撑围墙450是可以逐层刻蚀后逐层填充的方式来形成，但也可选择以钻孔工艺后再回填的方式来形成。在一较佳具体实施例中，在面对面的晶片堆叠结构400、400’(如图4B所示)中，该第一与第二晶片410、420之间的封闭支撑围墙450可以在铅直方向上维持对齐的排列，进而有效地对该第一与第二装置层412、422提供结构支撑作用。而同样的，如图4B所示的晶片堆叠结构400’与图4A所示的晶片堆叠结构400具有相同的结构组成与排列，不同之处在于图4B中封闭的支撑围墙450全部经过激光钻孔工艺后，再填充支撑材料而形成。且如前所述，这些填充的支撑材料可以是金属材料、无机材料或纳米材料其中之一。此外，与前述的实施例相似，在面对面晶片堆叠结构400或400’中，支撑围墙450也可能贯穿该第一与第二基板其中之一或同时贯穿两基板，以将该第一与第二晶片间的热能传递到该晶片堆叠结构的外侧。
请继续参阅图5A，其分别说明本发明第三具体实施例的晶片堆叠结构500的结构示意图。与前述图3A的晶片堆叠结构300结构相较，此实施例中的晶片堆叠结构500同样包含一第一晶片510与一第二晶片520，其中，该第一晶片510仍具有一基板511与一装置层512。但不同于该晶片堆叠结构300，此实施例中的第二晶片520虽仍堆叠在该第一晶片510的装置层512之上，但该第二晶片520上却不具有装置层，因而该第二晶片520通常仅是一种提供保护、或布线作用的空白晶片(dummy wafer)，其中该第二晶片520上可能还设置一接线层540，以通过信号通道525与该装置层512的电子元件530电连接。然而，即使该第二晶片520不具有装置层，在该第一晶片510与该第二晶片之间同样设置有一封闭的支撑围墙550且同样设置在该装置层512的电路装置或芯片的切割道内侧(如图2所示)。此外，该封闭的支撑围墙同样在该装置层512中由其远离基板的一侧延伸至其靠近基板的一侧。另外，如前所述，该封闭的支撑围墙550可以经过激光钻孔后回填或逐层刻蚀后逐层沉积的方式形成。同样的，如图5B所示的晶片堆叠结构500’与图5A的晶片堆叠结构500具有相同的结构组成与排列，不同之处在于图5B中封闭的支撑围墙550全部经过激光钻孔工艺后，再填充支撑材料而形成。且如前所述，这些填充的支撑材料可以是金属材料、无机材料或纳米材料其中之一。
以上所述，仅用于说明本发明的具体实施例，然而本发明的范围当不受限于上述各项具体实施方式。例如，本发明的三维晶片堆叠结构，也可延伸应用于三维芯片的堆叠结构，以提供同时具有保护低介电材料层及能维持气密性的堆叠结构。因此，本领域相关人员在本发明权利要求书的范围内做些许更动及润饰，仍属于本发明的保护范围之内。

Claims (19)

1.一种晶片堆叠结构，其特征在于，该晶片堆叠结构包含：
一第一晶片，其具有一第一装置层与一第一基板，其中该第一装置层具有至少一芯片及至少一低介电材料层；
一第二晶片，设置在该第一晶片之上，其具有一第二基板；以及
一封闭的支撑结构，其设置于该至少一芯片上且设置在该至少一芯片的一切割道之内，其中该至少一芯片具有至少一连接点，该至少一连接点连接至该晶片堆叠结构的表面，且该封闭的支撑结构包围该至少一连接点以形成一封闭的气密结构，并从该第一装置层远离基板的一侧延伸至其靠近基板的一侧。
2.如权利要求1所述的晶片堆叠结构，其特征在于，该第一装置层与该第二基板相邻设置，以使该第一与第二晶片形成一背对面的堆叠结构。
3.如权利要求1所述的晶片堆叠结构，其特征在于，该第二晶片具有一第二装置层与该第一装置层相邻设置，以使该第一与第二晶片形成一面对面的堆叠结构。
4.如权利要求3所述的晶片堆叠结构，其特征在于，该第二装置层设置有另一封闭的支撑结构，其与该第一装置层上封闭的支撑结构在铅直方向对齐排列。
5.如权利要求3所述的晶片堆叠结构，其特征在于，该封闭的支撑结构还贯穿该第一与第二基板其中之一，以将该第一与第二晶片间的热能传递到该晶片堆叠结构的外侧。
6.如权利要求1所述的晶片堆叠结构，其特征在于，该封闭的支撑结构先经过一刻蚀工艺后再填充一支撑材料而形成。
7.如权利要求6所述的晶片堆叠结构，其特征在于，该刻蚀工艺为一干刻蚀工艺及一化学刻蚀工艺其中之一。
8.如权利要求1所述的晶片堆叠结构，其特征在于，该封闭的支撑结构先经过一激光钻孔工艺后再填充一支撑材料而形成。
9.如权利要求1所述的晶片堆叠结构，其特征在于，该封闭的支撑结构由一金属材料、一无机材料及一纳米材料其中之一所形成。
10.一种晶片堆叠结构，其特征在于，该晶片堆叠结构包含：
一第一晶片，其具有一第一基板与一第一装置层，其中该第一装置层具有至少一芯片及一低介电材料层；
一第二晶片，设置在该第一晶片之上，该第二晶片具有一第二基板；以及
一封闭的支撑结构，其设置于该至少一芯片上且设置于该芯片的一切割道与该芯片的一连接点之间，其中该连接点连接至该晶片堆叠结构的表面，该封闭的支撑结构包围该连接点以形成一封闭的气密结构，并从该装置层远离基板的一侧延伸至其靠近基板的一侧。
11.如权利要求10所述的晶片堆叠结构，其特征在于，该第二晶片包含一第二装置层与该第一装置层相邻排列，以使该第一与第二晶片形成一面对面的堆叠结构。
12.如权利要求11所述的晶片堆叠结构，其特征在于，该第二装置层具有另一封闭的支撑结构，其与该第一装置层的封闭的支撑结构在铅直方向对齐排列。
13.如权利要求11所述的晶片堆叠结构，其特征在于，该第二装置层包含静电放电保护电路、被动元件、驱动电路以及电源/接地遮罩电路其中之一。
14.如权利要求10所述的晶片堆叠结构，其特征在于，该第二晶片为一不具有装置层的空白晶片。
15.如权利要求14所述的晶片堆叠结构，其特征在于，该第二晶片还包含一接线层，该接线层通过一信号通道而与该装置层电连接。
16.如权利要求10所述的晶片堆叠结构，其特征在于，该封闭的支撑结构贯穿该第一与第二基板其中之一，以将该第一与第二晶片间的热能传递到该晶片堆叠结构的外侧。
17.如权利要求10所述的晶片堆叠结构，其特征在于，该封闭的支撑结构先经一刻蚀工艺及一激光钻孔工艺其中之一后，再填充一支撑材料而形成。
18.如权利要求10所述的晶片堆叠结构，其特征在于，该封闭的支撑结构由一金属材料、一无机材料及一纳米材料其中之一所构成。
19.一种晶片堆叠结构，其特征在于，该晶片堆叠结构包含：
一第一晶片，其上具有至少一芯片；
一第二晶片，设置在该第一晶片之上；以及
一封闭的支撑结构，其设置在该至少一芯片的一切割道之内，其中该至少一芯片具有至少一连接点，该至少一连接点连接至该晶片堆叠结构的表面，且该封闭的支撑结构包围该至少一连接点以形成一封闭的气密结构，该封闭的支撑结构从该第一晶片延伸至该第二晶片。
CN200810149914.9A 2008-07-25 2008-10-15 晶片堆叠结构 Expired - Fee Related CN101635293B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/180,360 US7948072B2 (en) 2008-07-25 2008-07-25 Wafer-to-wafer stacking
US12/180,360 2008-07-25

Publications (2)

Publication Number Publication Date
CN101635293A CN101635293A (zh) 2010-01-27
CN101635293B true CN101635293B (zh) 2012-08-29

Family

ID=41568472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810149914.9A Expired - Fee Related CN101635293B (zh) 2008-07-25 2008-10-15 晶片堆叠结构

Country Status (3)

Country Link
US (1) US7948072B2 (zh)
CN (1) CN101635293B (zh)
TW (1) TWI382512B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125058B2 (en) * 2009-06-10 2012-02-28 Medtronic, Inc. Faraday cage for circuitry using substrates
US8859390B2 (en) * 2010-02-05 2014-10-14 International Business Machines Corporation Structure and method for making crack stop for 3D integrated circuits
KR101190744B1 (ko) * 2010-05-27 2012-10-12 에스케이하이닉스 주식회사 멀티칩 구조를 가지는 반도체 집적 회로
US10304811B2 (en) 2015-09-04 2019-05-28 Hong Kong Beida Jade Bird Display Limited Light-emitting diode display panel with micro lens array
US10177127B2 (en) * 2015-09-04 2019-01-08 Hong Kong Beida Jade Bird Display Limited Semiconductor apparatus and method of manufacturing the same
US10032757B2 (en) 2015-09-04 2018-07-24 Hong Kong Beida Jade Bird Display Limited Projection display system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162717A (zh) * 2006-10-09 2008-04-16 台湾积体电路制造股份有限公司 堆叠结构及其制造方法
CN101162698A (zh) * 2006-10-12 2008-04-16 矽品精密工业股份有限公司 感测式封装件及其制法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954875A (en) * 1986-07-17 1990-09-04 Laser Dynamics, Inc. Semiconductor wafer array with electrically conductive compliant material
US20020163072A1 (en) * 2001-05-01 2002-11-07 Subhash Gupta Method for bonding wafers to produce stacked integrated circuits
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
US7262495B2 (en) 2004-10-07 2007-08-28 Hewlett-Packard Development Company, L.P. 3D interconnect with protruding contacts
TWI285419B (en) * 2005-10-26 2007-08-11 Ind Tech Res Inst Wafer-to-wafer stacking with supporting pedestals

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162717A (zh) * 2006-10-09 2008-04-16 台湾积体电路制造股份有限公司 堆叠结构及其制造方法
CN101162698A (zh) * 2006-10-12 2008-04-16 矽品精密工业股份有限公司 感测式封装件及其制法

Also Published As

Publication number Publication date
US7948072B2 (en) 2011-05-24
TW201005905A (en) 2010-02-01
CN101635293A (zh) 2010-01-27
US20100020502A1 (en) 2010-01-28
TWI382512B (zh) 2013-01-11

Similar Documents

Publication Publication Date Title
US8164165B2 (en) Wafer-to-wafer stack with supporting pedestal
US8810031B2 (en) Wafer-to-wafer stack with supporting pedestal
CN101635293B (zh) 晶片堆叠结构
TWI557994B (zh) 帶有高性能之以玻璃為基礎的60ghz/毫米波相位陣列天線的裝置及電腦系統以及其製造方法
CA2926991C (en) Integrated circuit stack including a patterned array of electrically conductive pillars
US11393794B2 (en) Microelectronic device assemblies and packages including surface mount components
US11380665B2 (en) Semiconductor dice assemblies, packages and systems, and methods of operation
CN109314088A (zh) 堆叠晶粒和形成接合结构的方法
JPWO2011033601A1 (ja) ３次元集積回路製造方法、及び装置
US8436465B2 (en) Semiconductor device and method for manufacturing the semiconductor device
CN102543927A (zh) 嵌埋穿孔中介层的封装基板及其制造方法
TW201733052A (zh) 系統級封裝裝置及用於形成系統級封裝裝置之方法
BR122017018407B1 (pt) Montagem de semicondutor e processo para produzir uma montagem de semicondutor
CN103839899A (zh) 半导体封装件及其制法
CN102084480B (zh) 封装器件装置及封装件用基底构件
CN102832180A (zh) 晶片封装体及其形成方法
CN2613046Y (zh) 芯片封装结构
TWI591778B (zh) 防止導通孔電性斷裂之半導體封裝構造
CN100495701C (zh) 具有梁柱结构的三维晶片堆叠结构及三维晶片堆叠的方法
TW201724408A (zh) 半導體元件中之功能性晶片島狀部的積體堆疊層
CN112687613A (zh) 包含表面安装部件的微电子装置组合件和封装体
CN112687615A (zh) 微电子装置组合件、封装体和相关方法
US20140097544A1 (en) Side Stack Interconnection for Integrated Circuits and The Like
US20220302090A1 (en) Microelectronic device assemblies and packages including multiple device stacks and related methods
KR20230053148A (ko) 반도체 칩 및 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120829

Termination date: 20181015