TW201733052A - 系統級封裝裝置及用於形成系統級封裝裝置之方法 - Google Patents

系統級封裝裝置及用於形成系統級封裝裝置之方法 Download PDF

Info

Publication number
TW201733052A
TW201733052A TW105137611A TW105137611A TW201733052A TW 201733052 A TW201733052 A TW 201733052A TW 105137611 A TW105137611 A TW 105137611A TW 105137611 A TW105137611 A TW 105137611A TW 201733052 A TW201733052 A TW 201733052A
Authority
TW
Taiwan
Prior art keywords
electrical device
package
component
vertical dimension
electrical
Prior art date
Application number
TW105137611A
Other languages
English (en)
Other versions
TWI701781B (zh
Inventor
克里斯坦 吉瑟勒
史文 亞伯斯
格奧爾格 賽德曼
安德烈亞斯 沃特
克勞斯 倫格魯伯
湯瑪斯 華格納
馬克 迪特斯
Original Assignee
英特爾Ｉｐ公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾Ｉｐ公司 filed Critical 英特爾Ｉｐ公司
Publication of TW201733052A publication Critical patent/TW201733052A/zh
Application granted granted Critical
Publication of TWI701781B publication Critical patent/TWI701781B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種系統級封裝裝置包括佈置在一共同封裝中的至少三個電氣裝置組件。一第一電氣裝置組件包括一第一垂直尺寸、一第二電氣裝置組件包括一第二垂直尺寸以及一第三電氣裝置組件包括一第三垂直尺寸。該第一電氣裝置組件及該第二電氣裝置組件被並排佈置在該共同封裝中。再者，該第三電氣裝置組件被佈置在該共同封裝中該第一電氣裝置組件之上。該第三電氣裝置組件的至少一部份被垂直地佈置在該第二電氣裝置組件的一正面位準面與該第二電氣裝置組件之一背面位準面之間。

Description

系統級封裝裝置及用於形成系統級封裝裝置之方法
發明領域 本揭示涉及用於電氣組件的封裝。具體地說，一些實例涉及系統級封裝裝置及用於形成系統級封裝裝置之方法。
發明背景 例如，系統級封裝(SiP)整合是在半導體封裝行業中的一種趨勢，用以減少系統形狀因子、成本以及提高效能。一些方法係並排(SbS)晶粒佈置、3D晶粒堆疊(3D)、堆疊式封裝(PoP)堆疊以及把被動組件(整合式被動裝置IPD及表面安裝裝置SMD)整合到封裝中。
例如，PoP的該低z高度要求(例如1.0mm)可能會限制整合像是SMD或MEM(微機電系統)之標準組件的可能性。只有經特別設計用於系統整合之扁平組件才可以使用，但其會降低靈活性並增加成本。
依據本發明之一實施例，係特地提出一種系統級封裝裝置，其包含佈置在一共同封裝中的至少三個電氣裝置組件，其中該等至少三個電氣裝置組件的一第一電氣裝置組件包含一第一垂直尺寸、該等至少三個電氣裝置組件的一第二電氣裝置組件包含一第二垂直尺寸以及該等至少三個電氣裝置組件的一第三電氣裝置組件包含一第三垂直尺寸，其中該第二垂直尺寸大於該第一垂直尺寸，其中該第一電氣裝置組件及該第二電氣裝置組件被並排佈置在該共同封裝中，其中該第三電氣裝置組件被佈置在該共同封裝中的該第一電氣裝置組件之上，其中該第三電氣裝置組件的至少一部份被垂直地佈置在該第二電氣裝置組件的一正面位準面與該第二電氣裝置組件之一背面位準面之間。
較佳實施例之詳細說明 各種實例現在將參考該等附圖做更為全面性地描述，一些實例被圖示在該等附圖之中。在該等圖示中，為了清楚起見，線、層及/或區域的該等厚度可能被放大。
因此，雖然實例能夠具有各種修改及替代的形式，但是只有在該等圖示中的示例性實例將在本文中被詳細地描述。然而，應被理解的是，本文並無意圖把實例限制為所揭示之該等特定的形式，但相反的是，實例將涵蓋落入本揭示之範圍內所有的修改、等同物、以及替代物。在該等圖示的描述中，相同的標號指相同或相似的元件。
將被理解的是，當一元件被稱為「連接」或「耦合」到另一元件時，其可被直接地連接到或耦合到另一元件，或者可以存在有中間元件。相反的是，當一元件被稱為「直接連接」或「直接耦合」到另一元件時，則不存在中間元件。使用來描述在元件之間關係的其他的用詞應以類似的方式被解讀(例如，「在...之間」對比「直接在...之間」、「相鄰」對比「直接相鄰」、等等)。
本文所使用的術語僅是為了描述說明性實例的目的，並不意圖是限制性的。如在本文中所使用的，除非上下文另有明確指示，否則該等單數形式「一」、「一個」及「該」也旨在包括該等複數形式。將進一步被理解的是，當在本文中使用該等用詞「包含」、「包含有」、「包括」及/或「包括有」時，係指出所述特徵、整數、步驟、操作、元件及/或電氣裝置組件的存在，但不排除有一或多個其他的特徵、整數、步驟、操作、元件、電氣裝置組件及/或其之組合的存在或添加。
除非另有定義，在本文中所使用之所有的術語(包括技術及科學術語)具有與實例所屬領域之普通技術人員通常所理解之相同的含義。將進一步被理解的是，該等術語，例如，在常用字典中所定義的那些，應當被解讀為具有與它們在相關領域環境中之含義有一致的含義，且不會被解讀為一種經理想化或經過度形式化的含義，除非在本文中另有明確地定義。
電氣組件或裝置被嵌入在封裝中用以提供保護來免於衝擊及腐蝕、用以保持該等接觸引腳或引線及/或散逸例如由該裝置所產生的熱量。例如，一半導體封裝可以包含一或多個半導體組件。在被切割及裝配在一封裝中之前，單獨的組件可被形成在一矽晶圓中。一半導體封裝可僅具有用於諸如二極體裝置之很少的引線或觸點，或者例如在一微處理器的情況下可能具有數以百計的連接。除了提供對該半導體的連接以及處理廢熱之外，例如，該半導體封裝可保護該半導體晶粒免於濕氣的入侵。類似地，非半導體電氣組件(例如電阻器、電容器、電感器)可被佈置在封裝中。
圖1A及1B根據一實例展示出一系統級封裝裝置100的示意圖。該系統級封裝裝置100包含佈置在一共同封裝102中的至少三個電氣裝置組件。該等至少三個電氣裝置組件的一第一電氣裝置組件A 110包含一第一垂直尺寸VD1、該等至少三個電氣裝置組件的一第二電氣裝置組件B 120包含一第二垂直尺寸VD2、以及該等至少三個電氣裝置組件的一第三電氣裝置組件C 130包含一第三垂直尺寸VD3。此外，該第二垂直尺寸VD2大於該第一垂直尺寸VD1。該第二垂直尺寸VD2可大於(圖1A)、等於或小於(圖1C)該第三垂直尺寸VD3。該第一電氣裝置組件A 110及該第二電氣裝置120組件被並排地佈置在該共同封裝102中。此外，在該共同封裝102中該第三電氣裝置組件C130被佈置(直接地或間接地)在該第一電氣裝置組件A 110之上。該第三電氣裝置組件C 130的至少一部分被垂直地佈置在該第二電氣裝置組件B 120的一正面位準面122與該第二電氣裝置組件B 120的一背面位準面124之間。
具有一些電氣組件之一裝置的該等尺寸可藉由把該等電氣組件佈置在一共同的封裝內來顯著地減少。藉由把薄的組件佈置在一堆疊中並且把較厚的組件與薄組件的該堆疊做並排放置，可更進一步減小該裝置的該等尺寸。
例如，佈置在該共同封裝102中該等電氣裝置組件中的至少一些包含不同的垂直尺寸。一電氣裝置組件的該垂直尺寸(例如z高度)可以是垂直於該電氣裝置組件之一正面表面或接觸介面表面所測量到的一尺寸。例如，若該垂直尺寸側向地變化，則該垂直尺寸可以是該電氣裝置組件之一最大的垂直尺寸。例如，該電氣裝置組件的該正面表面或接觸介面表面可以是包含接觸介面的一側面(例如，若接觸介面僅被佈置在該電氣裝置組件的側面)或包含該電子裝置組件之最大數量接觸介面的一側面(例如，若該電子裝置組件也包含一背面接觸介面，例如，一半導體晶粒的背面金屬化)。一電氣裝置組件的一正面位準面可由穿透過該電氣裝置組件的該正面表面的一平面來被限定。對應地，一電氣裝置組件的一背面位準面可以由穿透過該電氣裝置組件之該背面表面的一平面來被限定。或者，該電氣裝置組件的該背面位準面可由穿透過在該電氣裝置組件該背面表面處之一點並且平行於該正面表面的一平面來被限定，該點包含到該正面表面之該最大的垂直距離。
例如，在一系統級封裝裝置100的一頂視圖中，被並排佈置之兩個電氣裝置組件(例如，在圖1B中的第一電氣裝置組件A及第二電氣裝置組件B)沒有被橫向重疊地佈置。此外，並排佈置之兩個電氣裝置組件可以在垂直方向上有一重疊(例如，在圖1A中的第一電氣裝置組件A及第二電氣裝置組件B)。例如，該等兩個電氣裝置組件中之一的一正面或背面可被垂直地佈置在該等兩個電氣裝置組件中之另一的一正面位準面與一背面位準面之間，反之亦然。在一實例中，該第一電氣裝置組件A的一正面表面及該第二電氣裝置組件B的一正面表面實質上被佈置在相同的位準上(例如，忽略由於不同的焊料高度及/或製造公差所引起的差異)。例如，在該系統級封裝裝置100的製造期間，該第一電氣裝置組件A及該第二電氣裝置組件B可以被放置、焊接或膠合到一共同的載體或基體上。例如，在該第一電氣裝置組件A 110之一正面的接觸介面及該第二電氣裝置組件B 120之一正面的接觸介面可被連接到一共同正面重新分佈結構(例如，實現在該系統級封裝裝置中該等電氣裝置組件之間的電氣連接以及與外部裝置及/或印刷電路板的電連接)。例如，該共同正面重新分佈結構(或相互的正面重新分佈結構或共享的正面重新分佈結構)可以是一共同正面重新分佈層結構、一共同面板結構或一共同覆晶基體。
例如，在彼此之上(或以一種堆疊的方式)所佈置(例如，直接地或間接地，例如，之間具有一重新分佈層結構)的兩個電氣裝置組件被佈置成沒有垂直重疊。此外，在該系統級封裝裝置100的一俯視圖中，被佈置在彼此之上的兩個電氣裝置組件可具有一橫向重疊。
例如，該等至少三個電氣裝置組件中至少一個可以是一半導體裝置。該等至少三個電氣裝置組件中的每一個可以是一半導體裝置、一整合式被動裝置、一微機電系統裝置(例如空氣壓力測量裝置或麥克風)、一表面安裝裝置或一電氣裝置封裝。例如，該系統級封裝裝置100的一電氣裝置組件可以是在要被嵌入在該共同封裝中的一組件封裝中(例如，表面安裝裝置或整合式被動裝置)，或者可以是要被焊接到該系統級封裝裝置100之一載體、一基體或一重新分佈層的一半導體晶粒。例如，該等至少三個電氣裝置組件中至少一個可以是一中央處理單元、一記憶體裝置、一發射器裝置、一接收器裝置或一收發器裝置。
該共同封裝102(或相互封裝或共享封裝)可以是一結構嵌入有該系統級封裝裝置100之該等電氣裝置組件。例如，該共同封裝可包含一模製化合物，其嵌入有該系統級封裝裝置100之該等電氣裝置組件的至少一部分。該共同封裝可以包含一模製化合物部分其封進該第二電氣裝置組件B 120的至少一部分及該第三電氣裝置組件C 130的至少一部分。例如，該共同封裝102的該模製化合物及/或基材或載體可以在該系統級封裝裝置100的一或多側面處形成該系統級封裝裝置100的一外表面(例如所有的側面，除了被使用作為把該系統級封裝裝置連接到其他的裝置或印刷電路板的接觸介面側面之該系統級封裝裝置的一正面表面之外)。該共同封裝102可以保護該系統級封裝裝置100之該等電氣裝置組件免於受到環境影響(例如，水分及/或機械力量)。或者，該系統級封裝裝置100的一或多個組件(例如，第二或第三電氣裝置組件C)的一部分可保持未被該模製化合物覆蓋用以啟用對該組件的一外部影響(例如，壓力測量裝置或麥克風)。例如，該共同封裝或該共同封裝102之一模製化合物的一部分可以包含一孔洞，其留下從外部到一電氣裝置組件的一開口。該共同封裝102可以是一扇出晶圓級系統級封裝、一扇出面板系統封裝或一覆晶系統級封裝。
該系統級封裝裝置100可以是使用若干電氣組件之任何的電子裝置。例如，該系統級封裝裝置100可以是一無線裝置(例如，接收器組件、發射器組件或收發器組件其伴隨有被動組件、電源管理組件及/或信號處理組件)、一多晶片裝置(例如包括與其他組件，例如，記憶體組件做結合的一中央處理單元CPU)或一記憶體裝置(例如包含一或多個快閃記憶體組件、動態隨機存取記憶體DRAM組件、靜態隨機存取記憶體SRAM組件及/或記憶體控制器組件)。
與該系統級封裝裝置100之電氣裝置組件的一種堆疊式封裝佈局(例如圖4A)相比，該系統級封裝裝置100可以包含一顯著較小的垂直尺寸。與該系統級封裝裝置100之所有電氣裝置組件的一種並排佈局(例如圖5)相比，該系統級封裝裝置100可以包含一顯著較小的橫向尺寸。
該系統級封裝裝置100(或該系統級封裝裝置的該共同封裝)可以包含小於該第一垂直尺寸VD1、該第二垂直尺寸V該D2以及該第三垂直尺寸VD3之一總和的一垂直尺寸。例如，該系統級封裝裝置100(或該系統級封裝裝置的該共同封裝)可以包含小於5mm(或小於2mm或小於1mm)的一垂直尺寸。該系統級封裝裝置100(或該系統級封裝裝置的該共同封裝)可以包含小於該第一電氣裝置組件A 110的一橫向尺寸、該第二電氣裝置組件B 120的一橫向尺寸以及該第三電氣裝置組件C 130的一橫向尺寸之一總和的一橫向尺寸。例如，該系統級封裝裝置100(或該系統級封裝裝置的該共同封裝)可包含小於5cm×5cm (或小於2cm×2cm或小於1cm×1cm)的一橫向尺寸。
雖然三個電氣裝置組件被提及來配合在圖1A及1B中所示之該實例，但是可以在該共同封裝102佈置大於三之任何數量的組件。
可選擇地，該系統級封裝裝置100可以包含一內部重新分佈層結構，用於實現在該系統級封裝裝置100的該等電氣裝置組件之間的電氣連接及/或用於實現從外部裝置或一印刷電路板到設置在該共同封裝102內的一或多個電氣裝置組件(例如，第三電氣裝置組件C)，而不用直接接取該系統級封裝裝置100的該正面。該內部重新分佈層結構可包含至少一結構化金屬(例如銅層)來實現金屬線用於在電絕緣材料(例如聚酰亞胺、氧化矽或氮化矽)中做嵌入式的佈線。多於一個結構化的金屬層(多層重新分佈結構)可被使用於更為複雜的佈線。
例如，該系統級封裝裝置100可以包含(垂直地)佈置在該第一電氣裝置組件A 110與該第三電氣裝置組件C 130之間的一(第一)內部重新分佈層結構。該內部重新分佈層結構可以在該第一及/或第二電氣裝置組件B 120與該第三電氣裝置組件C 130之間及/或在該第三電氣裝置組件C 130與一外部裝置或一印刷電路板之間的啟用電氣連接。
例如，該內部重新分佈層結構可以把位於該第一電氣裝置組件A 110或該第三電氣裝置組件C 130的一橫向覆蓋區(例如，在該電子裝置組件之一頂視圖中所佔用的區域)之外的至少一個垂直導電結構(例如，通孔、穿透矽通孔、穿透模製通孔TMV或通孔條)連接到該第一電氣裝置組件A 110或該第三電氣裝置組件C 130。例如，該內部重新分佈層結構可以實現針對於該第一電氣裝置組件A 110及/或該第三電氣裝置組件C 130的一扇出佈線。該至少一個垂直導電結構可把該內部重新分佈層結構連接到一共同正面重新分佈結構(例如一共同正面重新分佈層結構、一共同面板結構或一共同覆晶基體)。
可選擇地，該系統級封裝裝置100可以包含垂直佈局在該第一內部重新分佈層結構的一層級與該系統級封裝裝置100之一背面之間的一第二內部重新分佈層結構。
圖1C根據一實例展示出具有至少三個電氣裝置組件的另一系統級封裝裝置190的一示意性截面。該系統級封裝裝置190的該實現類似於配合圖1A及1B所描述的該實現方式。然而，該第二垂直尺寸VD2小於該第三垂直尺寸VD3。
該第三電子裝置組件C 130及該第二電子裝置組件B 120具有一大的垂直重疊，使得該系統級封裝裝置190之該垂直高度的一大幅減小可被達成。
結合以上或以下所描述之該等實例，更多的細節及方面會被提及。在圖1C中所示的該實例可以包含一或多個可選擇之額外的特徵，其對應於結合該提出的概念或在以上(例如圖1A及1B)或以下(例如圖2A-12)描述之一或多個實例所提及之一或多個方面。
圖2A根據一實例展示出具有三個電氣裝置組件之一系統級封裝裝置202的一示意性橫截面。該系統級封裝裝置190的該實現類似於結合圖1A及1B所描述的該實現方式。該第三電子裝置組件C 130被佈置(直接地)在該第一電子裝置組件A 110之上，而在它們之間沒有一重新分佈層結構。該第一電子裝置組件A 110及該第二電子裝置組件B 120被佈置在一共同正面重新分佈結構230處(例如，一共同正面重分佈層結構、一共同面板結構或一共同覆晶基體)，並且透過接觸介面212、222(例如，晶片焊墊或焊球)被連接到該共同正面重新分佈結構230。此外，該第三電子裝置組件C 130藉由一或多個垂直導電結構220(例如，藉由穿透模製通孔TMV或通孔條的互連)被連接到該共同正面重新分佈結構230。焊球240被附接到該共同正面重新分佈結構230。
連到該第三電氣裝置組件C 130的該連接可以透過通孔從該共同正面重新分佈層結構非常有效地被直接地植入。一內部RDL可被避免。該通孔可由雷射來被打開。該雷射燒蝕可由該第三電氣裝置組件C 130的該等金屬焊墊(接觸焊墊)來停止。該通孔金屬化可以與該重新分佈層RDL的該沉積被同時地實現。
結合以上或以下所描述之該等實例，更多的細節及方面會被提及。在圖2A中所示的該實例可以包含一或多個可選擇之額外的特徵，其對應於結合該提出的概念或在以上(例如圖1A-1C)或以下(例如圖2B-12)描述之一或多個實例所提及之一或多個方面。
圖2B根據一實例展示出一系統級封裝裝置200的一示意性橫截面。該系統級封裝裝置200的該實現類似於結合圖1A及1B所描述的該實現方式。此外，該系統級封裝裝置200包含位於該第一電氣裝置組件A 110與該第三電氣裝置組件C 130之間的一內部重新分佈層結構210(例如，背面重新分佈層BS RDL)。該第一電氣裝置組件A 110及該第二電裝置組件B 120被佈置在一共同正面重新分佈結構230(例如，一共同正面重分佈層結構、一共同面板結構或一共同覆晶基體)處，並且透過接觸介面212、222(例如，晶片焊墊或焊球)被連接到該共同正面重新分佈結構230。焊球240被附接到該共同正面重新分佈結構230。此外，該內部重分佈層結構210的一些金屬線被垂直地連接到該第三電氣裝置組件C 130的接觸介面232及/或藉由垂直導電結構220(例如，藉由穿透模製通孔TMV或通孔條的互連)被連接到該共同正面重新分佈結構230。該第一電子裝置組件A 110及該第二電子裝置組件B 120可以由該共同封裝102的一第一模製化合物MC1被垂直地嵌入在該內部重分佈層結構210與該共同正面重新分佈結構230之間。此外，該第三電子裝置組件C 130及該第二電子裝置組件B 120可以由該共同封裝102的一第二模製化合物MC2被垂直地嵌入在該內部重分佈層結構210與該系統級封裝裝置200的一背面之間。
圖2B可以展示出一z重疊3D堆疊概念的實例。
結合以上或以下所描述之該等實例，更多的細節及方面會被提及。在圖2B中所示的該實例可以包含一或多個可選擇之額外的特徵，其對應於結合該提出的概念或在以上(例如圖1A-2A)或以下(例如圖3-12)描述之一或多個實例所提及之一或多個方面。
圖3根據一實例展示出一系統級封裝裝置300的一示意性橫截面。該系統級封裝裝置300包含佈置在一共同封裝102中的至少兩個電氣裝置組件。該等至少兩個電氣裝置組件的一第一電氣裝置組件A 110包含一第一垂直尺寸VD1以及該等至少兩個電氣裝置組件中的一第二電氣裝置組件B 120包含一第二垂直尺寸VD2。此外，該第二垂直尺寸VD2大於該第一垂直尺寸VD1。該第一電氣裝置組件A 110及該第二電氣裝置120組件被並排地佈置在該共同封裝102中。另外，一內部重新分佈層結構210被垂直地佈置在該第二電氣裝置組件B 120的一正面位準面122與該第二電氣裝置組件B 120的一背面位準面124之間。
具有數個電氣組件之一裝置的該等尺寸可藉由把該等電氣組件佈置在一共同的封裝內來顯著地減少。藉由把一內部重新分佈層結構佈置在一薄的組件之上並且把一較厚的組件與該薄的組件做並排放置，可更進一步減小該裝置的該等尺寸。
例如，一第三電氣裝置組件C可以直接或間接地佈置在該重新分佈層結構之上。例如，該系統級封裝裝置300包含一第三電氣裝置組件C，其包含一第三垂直尺寸並且該第二垂直尺寸大於該第三垂直尺寸。該第三電氣裝置組件C可被間接地佈置在該共同封裝中該第一電氣裝置組件A之上。可選擇地，該第三電氣裝置組件C的至少一部分可被垂直地佈置在該第二電氣裝置組件B的一正面位準面與該第二電氣裝置組件B的一背面位準面之間。
結合以上或以下所描述之該等實例，更多的細節及方面會被提及。在圖3中所示的該實例可以包含一或多個可選擇之額外的特徵，其對應於結合該提出的概念或在以上(例如圖1A-2B)或以下(例如圖4-12)描述之一或多個實例所提及之一或多個方面。
圖4A展示出一堆疊式封裝堆疊及一3D晶粒堆疊的一示意性比較。在圖4A的左邊，兩個組件被並排佈置在該堆疊式封裝實例的一第一封裝中而且具有一第三組件的一第二封裝經由一背面重新分佈層被安裝在該第一封裝的該背面上。圖4a的右邊展示出具有類似於圖2B所示實例之三個組件的一系統級封裝裝置。與該堆疊式封裝方法相比，具有經降低之內部重新分佈層的該系統級封裝方法可以提供一顯著的z高度減少。
例如，對於一些FO WL-封裝，該最高組件的該z高度限定了在基體(該組件以它的正面觸點耦合至其)與也稱為背面的封裝頂側之間的該最小可能垂直間隙。例如，可能有一覆蓋該組件背面之額外的層，像是20-50μm的MC箔或介電層。在一PoP方法的情況下，背面觸點或一額外的背面RDL可被形成在此底部封裝背面之上用以連接到一頂部封裝的互連。例如，在把一顯著較高的組件並排放置到一或多個扁平組件的情況下，該高的組件會導致出一較大的封裝z高度，並且因此導致出具有大z高度的一種PoP解決方案。根據所提出的方法，該等背面觸點或RDL的該z高度位準可被降低到該最高組件的該高度以下。該高的組件可以上升到超過該背面RDL的該區域。在該經降低的背面RDL之上，其他的頂部組件可被放置(3D堆疊)，其然後可以垂直地重疊到該高的組件。例如，這不同於一PoP方法其中該等頂部組件被放置在該底部封裝的之上之一單獨封裝的一部分)。然後，這些頂部組件及該高底部組件的該延伸部可以由一額外的覆蓋(例如MC)來覆蓋。利用這種重疊3D堆疊方法，該高的組件可以是該「底部」封裝以及該「頂部」封裝的一部分(與該PoP相比)。最後，這種整合式的佈置可以實現比一PoP方法有一低得多的z高度。例如，圖4A展示出一PoP方法對比於一所提出的z重疊3D堆疊概念。
圖4B展示出了兩個不同3D晶粒堆疊的一示意性比較。在圖4B的左邊，兩個組件被並排佈置並且藉由覆蓋該等兩個組件的一第一模製化合物以該第一系統級封裝方法被嵌入，並且一第三組件經由一背面重新分佈層被安裝在該第一模製化合物的該背面上。圖4B的右邊展示出具有類似於圖2B所示實例之三個組件的一系統級封裝裝置。與該第一該系統級封裝方法相比，具有經降低之內部重新分佈層的該第二系統級封裝方法可以提供一顯著的z高度減少。
與基於WL扇出封裝技術之其他實例的一種可能的3D堆疊方法相比，該z高度仍然可以顯著地減小(但是與PoP相比較小)。例如，圖4B展示出一3D堆疊方法對比於一所提出的z重疊3D堆疊概念。
圖5展示出一並排佈置及一3D晶粒堆疊的一示意性比較。三個組件在橫截面圖4A的右方及左下方之該並排實例的一共同封裝中被並排佈置。橫截面圖4a的該左上方展示出具有類似於在圖2B中所示該實例之三個組件的一系統級封裝裝置。與該並排方法相比，具有經降低之內部重新分佈層的該系統級封裝方法可以提供一顯著的橫向尺寸減小(Δxy)。
與一並排方法(SbS)相比，由於3D堆疊該xy尺寸可以小得多，同時z高度可幾乎相同。在該提出的方法中，該組件1可以藉由依循一晶粒放置到空腔中的製程流程(例如圖7A-7F)而被研磨成比由該SbS方法可能達成之更薄之最終厚度，其中該組件1係已經以它的最終厚度(由拾取及放置製程所限制)被放置。例如，圖5展示出一SbS方法對比於所提出的z重疊3D堆疊概念。
以下展示出不同方法之實例的比較。例如，假設使用以下的組件及幾何形狀，上述封裝結構不同xyz尺寸的比較被展示出： 組件1,3 x/y/z：3.0/3.0/0.5mm 組件2 x/y/z：0.5/0.5/1.0mm 球高度：0.25mm，RDL基體0.035mm，BS-RDL 0.03mm 互連(PoP)：x/y：0.8/0.8mm 組件3在獨立封裝中w/z高度0.6mm
對於該z重疊3D堆疊的該實例來說，嵌入式元件1至0.2mm的一背後研磨被執行，可計算出0.2mm(元件1) + 0.03mm(BS-RDL) + 0.5mm(元件3) = 0.73mm ＜ 1.0mm(元件2)。0.25mm(球) + 0.035mm(RDL) + 1.0mm(元件2) + 0.05mm bs模= 1.335mm的一整體z高度可被獲得。
對於該POP的該實例來說，假定一底部封裝z高度1.335mm + 0.03mm (BS-RDL) = 1.365mm並且頂部封裝z高度 = 0.6mm。一整體z高度= 1.965mm被獲得。
對於該3D堆疊的該實例來說，假定一底部封裝z高度1.335mm + 0.03mm(BS-RDL) = 1.365mm以及一晶粒堆疊(0.5mm) + 成型 + 研磨(-0.3mm) + BSP(0.05mm)。1.365 + 0.25mm = 1.625mm的一整體z高度被獲得。
對於該SbS的該實例而言，用於其他的結構的一z高度1.335mm，xy尺寸 = 5×7mm2 而不是6×4mm2 被獲得。
圖6根據一實例展示出一種用於形成系統級封裝裝置的方法的一流程圖。該方法600包含610把包含一第一垂直尺寸之數個第一電氣裝置組件A放置在載體上，620把包含一第二垂直尺寸之數個第二電氣裝置組件B與該等第一電氣裝置組件並排放置到該載體上。該第二垂直尺寸大於第一垂直尺寸。此外，該方法600包含630把包含一第三垂直尺寸之數個第三電氣裝置組件C直接或間接地放置在該第一電氣裝置組件A之上。該第二垂直尺寸大於該第三垂直尺寸。該第三電氣裝置組件C的至少一部分被垂直地佈置在該第二電氣裝置組件B的一正面位準面與該第二電氣裝置組件B的一背面位準面之間。
具有數個電氣組件之一裝置的該等尺寸可藉由把該等電氣組件佈置在一共同封裝內而被顯著地減少。藉由把薄的組件佈置在一堆疊中並且把較厚的組件與薄組件的該堆疊做並排放置，可更進一步減小該裝置的該等尺寸。
例如，該載體可以是一金屬載體、扇出面板或一覆晶基體。例如，該第一電氣裝置組件A及該第二電氣裝置組件B可藉由一粘合帶或另一種粘合劑材料被附接到該載體。
一第一組件或結構可被直接地佈置在一第二組件或結構之上，若該第一組件或結構被直接地放置在該第二組件或結構的一表面上(例如被焊接到該第二組件之一或多個背面接觸介面)的話。或者，一第一組件或結構可被直接地佈置在一第二組件或結構之上，若可在該第一組件或結構與該第二組件或結構之間形成至少一中間層或結構(例如重新分佈層結構)的話。
例如，一內部重新分佈層結構可以在放置該等數個第三電子裝置組件C之前被直接或間接地形成在該第一電子裝置組件A之上。例如，該內部重新分佈層結構可以在放置該第二電子裝置組件B之前或之後被形成。
可選擇地，可以在放置該等數個第二電氣裝置組件B之前可形成嵌入有該等數個第一電氣裝置組件A的一電絕緣層(例如氧化矽、氮化矽、模製化合物或聚酰亞胺)。該電絕緣層可把該等第一電氣裝置組件A保持在適當位置。另外，該等數個第一電氣裝置組件A可從該載體之相對的一側面(例如，該等第一電氣裝置組件A的背面)來變薄。以這種方式，該所得之系統級封裝裝置的該垂直尺寸可被進一步的減小。或者，可以在放置該等數個第二電氣裝置組件B之後且在放置該等數個第三電氣裝置組件C之前可形成嵌入有該等數個第一電氣裝置組件A及該等數個第二電氣裝置組件B的一電絕緣層(例如氧化矽、氮化矽、模製化合物或聚酰亞胺)。該電絕緣層可把該等第一及第二電氣裝置組件B保持在適當位置。
另外，可在放置該等數個第三電氣裝置組件C之後沉積模製化合物用以封進該等數個第二電氣裝置組件B之每一第二電氣裝置組件B的至少一部分以及該等數個第三電氣裝置組件C之每一第三電氣裝置組件C的至少一部分。該模製化合物可實現一背面保護層用於保護裝置組件免受到環境影響。
數個相同的電氣裝置組件(例如，第一電氣裝置組件A、第二電氣裝置組件B及/或電氣裝置組件)可被放置(例如同時)在該載體處以使得數個系統級封裝裝置可以同時地並行製造。例如，數個系統級封裝裝置的該等電氣裝置組件藉由一共同的模製製程被放置在一將被模製的區域。例如，可藉由把該等數個該系統級封裝裝置的該等電氣裝置組件嵌入在模製化合物中來獲得一模製晶圓。該等系統級封裝裝置可以之後被彼此分離(例如藉由鋸切或雷射切割)。
例如，可以在放置該等第三電氣裝置組件C之後移除該載體(例如，並且也在形成嵌入有至少該等第三電氣裝置組件C的一模製化合物之後)並且一共同正面重新分佈層結構可被形成在該等第一及第二電氣裝置組件B的該等正面表面。該共同正面重新分佈層結構可以在該等不同電氣裝置組件及/或該等不同電氣裝置組件的一或多個與一或多個外部裝置或一印刷電路板之間實現一電氣連接。
結合以上或以下所描述之該等實例，更多的細節及方面會被提及。在圖6中所示的該實例可以包含一或多個可選擇之額外的特徵，其對應於結合該提出的概念或在以上(例如圖1A-5)或以下(例如圖7-12)描述之一或多個實例所提及之一或多個方面。
在下文中，係用於實現低於該最高(最大垂直尺寸)組件之一頂側(背面)的一背面金屬化(例如，中間重新分佈層結構)之可能製程流程的一些實例。
圖7A-7F根據一實例展示出在一製造過程的不同階段中系統級封裝裝置的示意性橫截面。該實例展示出使用把一晶粒(具該等數個第二電氣裝置組件B的晶粒)放置到一空腔中(例如雷射鑽孔)的一種實現方式。該等數個第一電裝置組件A 110(例如晶粒)及垂直的導電結構220(例如通孔條)以一粘合劑層720(例如粘合帶)被附接到一載體710以及一模製化合物730(例如，氧化矽或聚酰亞胺)被形成用以嵌入該等第一電氣裝置組件A 110及該等垂直導電結構220，如在圖7A中所示。此外，圖7B展示出背面研磨(例如，把該等第一電氣裝置組件A的晶粒薄化到一種在100μm與200μm之間的厚度)並形成一背面重新分佈層740(例如，中間重新分佈層結構)。然後，空腔750被形成(例如藉由雷射或蝕刻)用於放置該等第二電氣裝置組件B 120，如在圖7C中所示。然後，該等高的組件120(第二電氣裝置組件B)使用在該底側(正面)上的粘合帶720被放置到該等空腔750中。此外，凸起的頂部晶粒(在該正面具有焊料凸塊或焊球的第三電氣裝置組件C)被放置在該背面重新分佈層740上，如在圖7D中所示。在放置該等第三電氣裝置組件C 130之後，一第二模製化合物被形成用以嵌入該等第二電氣裝置組件B 120及該等第三電氣裝置組件C 130，如圖在7E中所示。可選擇地，一第二研磨製程可被執行用以薄化該等第二電氣裝置組件B 120及/或該等第三電氣裝置組件C 130。之後，可以移除該載體，並且可以形成一正面重新分佈層770(例如使用在低於250℃溫度下的一電介質固化嵌入導電重新分佈連接)。此外，焊球780可以被施加到該正面重新分佈層770，如在圖7F中所示。該等裝置可在圖7F中在該等第二電氣裝置組件B 120的該右側與該等第一電氣裝置組件A 110的該左側之間被彼此分開。
結合以上或以下所描述之該等實例，更多的細節及方面會被提及。在圖7中所示的該實例可以包含一或多個可選擇之額外的特徵，其對應於結合該提出的概念或在以上(例如圖1A-6)或以下(例如圖8-12)描述之一或多個實例所提及之一或多個方面。
圖8A-8D根據一實例展示出在一製造過程的不同階段系統級封裝裝置的示意性橫截面。該實例展示出使用把一晶粒(具該等數個第二電氣裝置組件B的晶粒)放置到一壓頭形成之空腔中的一種實現方式。該等數個第一電裝置組件A 110(例如晶粒)及垂直的導電結構220(例如通孔條)以一粘合劑層720(例如粘合帶)被附接到一載體710以及一模製化合物730(例如，氧化矽或聚酰亞胺)被形成用以嵌入該等第一電氣裝置組件A 110及該等垂直導電結構220，如在圖8A中所示。此外，圖8B展示出一壓頭810(例如鋼板)壓入該模製化合物730中用以形成空腔。然後，該模製化合物730被固化(例如加熱)並且在固化之後移除該壓頭810，使得空該等腔820保持如圖8C所示。可選擇地，可以移除剩下的模製化合物殘留812(例如藉由雷射鑽孔或蝕刻)。然後，該方法800可被繼續以形成一內部重新分佈層以及繼續以例如在圖7D-7F中所示的該等製程。
例如，藉由在放置該高的組件之前的背後研磨，把一晶粒放置到一空腔中可允許一顯著的薄化，從大約500μm下降到100-200μm。這可以使得能夠把該背面RDL降低到一更低的位準，比在以下該高的組件可以與其他組件(該等數個第一電氣裝置組件A)一起被放置之製程選項中之一些要低。
結合以上或以下所描述之該等實例，更多的細節及方面會被提及。在圖8中所示的該實例可以包含一或多個可選擇之額外的特徵，其對應於結合該提出的概念或在以上(例如圖1A-7)或以下(例如圖9-12)描述之一或多個實例所提及之一或多個方面。
圖9A-9E展示出在一製造過程的不同階段中一系統級封裝裝置的示意性橫截面以及一示意性俯視圖。該實例展示出藉由乾蝕刻法使用經由一抗蝕劑平坦化製程來進行平整的實現方式。雖然僅示出一單一裝置，但是數個裝置可同時被製造。一第一電氣裝置組件A 110、一第二電氣裝置組件B 120、一第四電氣裝置組件D 910、一第五電氣裝置組件E 930以及垂直導電結構220(例如，通孔條)以一粘合劑層720(例如粘合帶)被附接到一載體710以及一電絕緣材料730(例如氧化矽、氮化矽、聚酰亞胺、光阻劑、一軟介電材料或模製化合物)被形成用以嵌入該第一電氣裝置組件A 110、該第二電氣裝置組件B 120、該第四電氣裝置組件D 910、該第五電氣裝置組件E 930以及該垂直導電結構220，如在圖9A中所示。此外，圖9B圖示出該電絕緣材料730的一均勻軟性乾蝕刻920。如圖9C及9D所示，在該(第二)組件頂側處發生一顯著較低的蝕刻速率(或實質上零蝕刻速率)。此外，圖9E展示出在該軟性乾蝕刻920之後的一示意性俯視圖。在該軟性乾蝕刻920之後，該第二電子裝置組件B 120未被覆蓋，而該第一電子裝置組件A 110、該第四電子裝置組件D 910、該第五電子裝置組件E 930以及該垂直導電結構220仍然被該電絕緣材料730覆蓋(虛線)。
另外，該方法可被繼續以形成一內部重新分佈層以及在圖7D-7F中所示的該等製程，或繼續以例如在圖10A-10G中所示的該等製程。
結合以上或以下所描述之該等實例，更多的細節及方面會被提及。在圖9中所示的該實例可以包含一或多個可選擇之額外的特徵，其對應於結合該提出的概念或在以上(例如圖1A-8)或以下(例如圖10-12)描述之一或多個實例所提及之一或多個方面。
圖10A-10G根據一實例展示出在一製造過程的不同階段中一系統級封裝裝置的示意性橫截面以及一示意性俯視圖。此實例展示依循例如圖9A-9E所示的製程。圖10A展示出藉由雷射(或蝕刻)該垂直導電結構220(例如穿透模製通孔或通孔條)的開口形成(移除剩餘的電絕緣材料)。若該結構已經被暴露，則可以跳過該開口形成。此外，在露出該等垂直導電結構220之後，在該表面處形成一晶種層940(例如銅)，如在圖10B中所示。圖10C展示出一遮罩抗蝕劑結構950的形成。此外，執行一鍍銅製程用以在未被遮罩區域形成導電重新分佈連接942。然後，該抗蝕劑結構950被剝離，並在該等先前被遮罩的區域蝕刻該晶種層940，如在圖10D中所示。此外，一背面焊料遮罩結構960被處理用以限定用於附接另外電氣裝置組件的接觸區域，如在圖10E中所示。然後，一第三電氣裝置組件C 130及一第六電氣裝置組件F 970(例如，晶粒)被附接(例如被焊接)到該導電重新分佈連接942的該等接觸區域，該等接觸區域未由該背面焊料遮罩結構960所覆蓋。此外，形成一(第二)模製化合物980其嵌入至少該第三電氣元件組件C 130及該第六電氣元件組件F 970，如在圖10F中所示。然後，該載體可被移除並且一正面重新分佈層770可被形成。此外，焊球780可以被施加到該正面重分佈層770，如在圖10G中所示。
結合以上或以下所描述之該等實例，更多的細節及方面會被提及。在圖10中所示的該實例可以包含一或多個可選擇之額外的特徵，其對應於結合該提出的概念或在以上(例如圖1A-9)或以下(例如圖11-12)描述之一或多個實例所提及之一或多個方面。
圖11A-11D根據一實例展示出在一製造過程的不同階段中一系統級封裝裝置的示意性橫截面。本實例展示了使用一撓性片成型的一種實現方式。雖然僅示出一單一裝置，但是數個裝置可同時被製造。一第一電氣裝置組件A 110、一第二電氣裝置組件B 120、一第四電氣裝置組件D 910(以及可選擇性的一第五電氣裝置組件E 930，如在圖9E中所示)以及垂直導電結構220(例如，通孔條)以一粘合劑層720(例如粘合帶)被附接到一載體710。再者，一模製化合物片1110被佈置在一撓性片1120上，而該撓性片材被佈置在一載體板1130(例如鋼板)上，該模製化合物片被向下壓到該第一電氣裝置組件A 110、該第二電氣裝置組件B 120、該第四電氣裝置組件D 910以及該垂直導電結構220，用以把該等電氣裝置組件及該垂直導電結構220嵌入該模製化合物片1110中，如在圖11A中所示。然後該模製化合物可被固化，如在圖11B中所示。此外，在固化之後，該撓性片1120被鬆開，並且該載體板1130被抬起，如在圖11C及圖11D中所示。之後，該方法可被繼續以形成一內部重新分佈層以及在圖7D-7F中所示的該等製程，或被繼續以例如在圖10A-10G中所示的該等製程。
結合以上或以下所描述之該等實例，更多的細節及方面會被提及。在圖11中所示的該實例可以包含一或多個可選擇之額外的特徵，其對應於結合該提出的概念或在以上(例如圖1A-10)或以下(例如圖12)描述之一或多個實例所提及之一或多個方面。
圖12根據一實例展示出一種用於形成系統級封裝裝置的方法的一流程圖。該方法1200包含1210把包含一第一垂直尺寸之數個第一電氣裝置組件A放置在載體上，包含1220把包含一第二垂直尺寸之數個第二電氣裝置組件B與該等第一電氣裝置組件並排放置到該載體上。該第二垂直尺寸大於第一垂直尺寸。此外，該方法1200包含1230把一重新分佈層結構直接或間接地形成在該等第一電氣裝置組件A之上，使得該重新分佈層結構被垂直地佈置在該第二電氣裝置組件B的一正面位準面與該第二電氣裝置組件B的一背面位準面之間。
具有數個電氣組件之一裝置的該等尺寸可藉由把該等電氣組件佈置在一共同封裝內而被顯著地減少。藉由把一內部重新分佈層結構佈置在一薄的組件之上並且把一較厚的組件與該薄的組件做並排放置，可更進一步減小該裝置的該等尺寸。
另外，數個第三電氣裝置組件C可被直接地或間接地放置在該重新分佈層結構之上。
結合以上或以下所描述之該等實例，更多的細節及方面會被提及。在圖12中所示的該實例可以包含一或多個可選擇之額外的特徵，其對應於結合該提出的概念或在以上(例如圖1A-11)描述之一或多個實例所提及之一或多個方面。
一些實例涉及用於具有不同z高度之組件的一種3D堆疊方法。該提出的概念可被使用來結合3D堆疊、覆晶封裝、扇出面板封裝、扇出晶圓級封裝、堆疊式封裝及/或封裝系統。例如，在扇出晶圓級或面板封裝技術中具有不同z高度組件的3D堆疊可被實現。該提出的概念可在高容量結構中被實現為以高容量製造的電腦系統結構特徵及介面，可以包含例如IA(整合架構)、裝置(例如電晶體)及相關聯的製造(mfg)製程。
例如，一種基於晶圓級扇出封裝技術用於把具有不同z高度之組件3D整合到具有經最佳化之z高度及xy尺寸的一SiP封裝中的方法可被提出，其可被稱為z重疊3D堆疊法。
一些實例涉及藉由把該BS-RDL降低到低於該最高組件之一z高度位準，把一種z重疊3D堆疊法引入到晶圓級扇出技術中。
與一PoP法(例如，大的z高度組件不是底部就是頂部封裝的一部分，意味著整體z高度係由底部及頂部封裝之z高度的該總和來給出)相比，所提出的概念可允許在具相同xy尺寸下有顯著較小之整體z高度，並可使用更多個供應商並沒有在z高度上做最佳化之標準組件(例如系統成本影響)。一實例被展示在圖4A中。
與一SbS法(例如，大的z高度組件及扁平組件被並排放置導致出大的xy尺寸)相比，所提出的概念可允許在有相同或相當的z高度下有顯著較小之xy尺寸。一實例被展示在圖5中。
與一用於WL-FO之一可能的3D堆疊(例如，與PoP相同，但是不用一單獨的頂部封裝，一晶粒例如被凸起在該底部封裝的該背面上，然後被嵌入到模製化合物中)相比，所提出的概念可允許在相同xy尺寸下有顯著較小之整體z高度(例如，與PoP法相比，z高度減小可能較不顯著)，並可使用更多個供應商並沒有在z高度上做最佳化之標準組件(例如系統成本影響)。一實例被展示在圖4B中。
例如，具有不同z尺寸的被動及主動組件可以以最小形狀因子被整合到一晶圓級扇出封裝中。使用標準組件之一經最佳化的晶圓級封裝的形狀因子可被提供。
一些方面涉及不同的背面RDL層級、一BS擠出(例如，高組件bs不被模製化合物覆蓋，這可以實現與環境的互動，例如空氣壓力測量)、一更高的堆疊位準如三或更多個經堆疊的晶片、用於面板FO封裝技術之一應用及/或用於FC SiP封裝之一應用的該實現方式。
在下文中，一些實例被描述。實例1係一種系統級封裝裝置，其包含佈置在一共同封裝中的至少三個電氣裝置組件，其中該等至少三個電氣裝置組件的一第一電氣裝置組件包含一第一垂直尺寸、該等至少三個電氣裝置組件的一第二電氣裝置組件包含一第二垂直尺寸以及該等至少三個電氣裝置組件的一第三電氣裝置組件包含一第三垂直尺寸，其中該第二垂直尺寸大於該第一垂直尺寸，其中該第一電氣裝置組件及該第二電氣裝置組件被並排佈置在該共同封裝中，其中該第三電氣裝置組件被佈置在該共同封裝中該第一電氣裝置組件之上，其中該第三電氣裝置組件的至少一部份被垂直地佈置在該第二電氣裝置組件的一正面位準面與該第二電氣裝置組件之一背面位準面之間。
在實例2中，實例1之該技術主題可任選地包括被佈置在該第一電氣裝置組件與該第三電氣裝置組件之間的一內部重新分佈層結構。
在實例3中，實例2之該技術主題可任選地包括把位於該第一電氣裝置組件或該第三電氣裝置組件之一橫向覆蓋區域外部的至少一個垂直導電結構連接到該第一電氣裝置組件或該第三電氣裝置組件。
在實例4中，實例3之該技術主題可任選地包括該至少一垂直導電結構把該內部重新分佈層結構連接到一共同正面重新分佈層結構。
在實例5中，實例2-4的該技術主題可任選地包括一第二內部重分佈層結構，其被垂直地佈置在該第一內部重新分佈層結構的一層級與該系統級封裝裝置的一背面之間。
在實例6中，實例1-5的該技術主題可任選地包括該共同封裝，其包含封進該第二電氣裝置組件之至少一部分及該第三電氣裝置組件之至少一部分的一模製化合物部分。
在實例7中，實例1-6的該技術主題可任選地包括該等至少三個電裝置組件中至少一個係一半導體裝置。
在實例8中，實例1-7的該技術主題可任選地包括該等至少三個電氣裝置組件中至少一個係一中央處理單元、一記憶體裝置、一發射器裝置、一接收器裝置以及一收發器裝置之該群組中的至少一個。
在實例9中，實例1-8的該技術主題可任選地包括該等至少三個電氣裝置組件的每一個係一半導體裝置、一整合式被動裝置、一微機電系統裝置、一表面安裝裝置以及一電氣裝置封裝之該群組中的至少一個。
在實例10中，實例1-9的該技術主題可任選地包括該第一電氣裝置組件的一正面表面及該第二電氣裝置組件的一正面表面被佈置在實質上該相同的位準面上。
在實例11中，實例1-10的該技術主題可任選地包括在該第一電氣裝置組件之一正面處的接觸介面及在該第二電氣裝置組件之一正面處的接觸介面被連接到一共同正面重新分佈結構。
在實例12中，實例11的該技術主題可任選地包括該共同正面重新分佈層結構係一共同正面重新分佈層結構、一共同面板結構以及一共同覆晶基體之該群組中之一。
在實例13中，實例1-12的該技術主題可任選地包括該系統級封裝裝置包含小於該第一垂直尺寸、該第二垂直尺寸及該第三垂直尺寸之一總和的一垂直尺寸。
在實例14中，實例1-13的該技術主題可任選地包括該系統級封裝裝置包含小於5mm的一垂直尺寸。
在實例15中，實例1-14的該技術主題可任選地包括該系統級封裝裝置包含小於該第一電氣裝置組件之一橫向尺寸、該第二電氣裝置組件之一橫向尺寸以及該第三電氣裝置組件之一橫向尺寸之一總和的一橫向尺寸。
在實例16中，實例1-15的該技術主題可任選地包括該第二垂直尺寸大於該第三垂直尺寸。
在實例17中，實例1-16的該技術主題可任選地包括該系統級封裝裝置包含小於5cm×5cm的一橫向尺寸。
在實例18中，實例1-17的該技術主題可任選地包括該共同封裝係一扇出晶圓級系統級封裝、一扇出面板系統級封裝或一覆晶系統級封裝。
實例19係一種系統級封裝裝置，其包含佈置在一共同封裝中的至少兩個電氣裝置組件，其中該等至少兩個電氣裝置組件的一第一電氣裝置組件包含一第一垂直尺寸以及該等至少兩個電氣裝置組件的一第二電氣裝置組件包含一第二垂直尺寸，其中該第二垂直尺寸大於該第一垂直尺寸，其中該第一電氣裝置組件及該第二電氣裝置組件被並排佈置在該共同封裝中，其中一內部重新分佈層結構被垂直地佈置在該第二電氣裝置組件的一正面位準面與該第二電氣裝置組件的一背面位準面之間。
在實例20中，實例19的該技術主題可任選地包括一第三電氣裝置組件其包含一第三垂直尺寸，其中該第二垂直尺寸大於該第三垂直尺寸，其中該第三電氣裝置組件被佈置在該共同封裝中該第一電氣裝置組件之上。
實例21涉及一種用於形成系統級封裝裝置的方法，其包含：把包含一第一垂直尺寸之數個第一電氣裝置組件放置在一載體上；把包含一第二垂直尺寸之數個第二電氣裝置組件在該載體上與該等第一電氣裝置組件並排放置，其中該第二垂直尺寸大於該第一垂直尺寸，以及把包含一第三垂直尺寸之數個第三電氣裝置組件直接地或間接地放置在該等第一電氣裝置組件之上，其中該第三電氣裝置組件的至少一部分被垂直地佈置在該第二電氣裝置組件的一正面位準面與該第二電氣裝置組件的一背面位準面之間。
在實例22中，實例21的該技術主題可任選地包括在放置該等數個第三電氣裝置組件之前，直接地或間接地在該等第一電氣裝置組件之上形成一內部重新分佈層結構。
在實例23中，實例21或22的該技術主題可任選地包括該載體係一金屬載體、一扇出面板或一覆晶基體的該群組中之一。
在實例24中，實例21-23的該技術主題可任選地包括在放置該等數個第三電氣裝置組件之後沉積一模製化合物用以封進該等數個第二電氣裝置組件之每一個第二電氣裝置組件的至少一部分以及該等數個第三電氣裝置組件之每一個第三電氣裝置組件的至少一部分。
在實例25中，實例21-24的該技術主題可任選地包括在放置該等數個第二電氣裝置組件之前形成一電絕緣層來嵌入該等數個第一電氣裝置組件。
在實例26中，實例25的該技術主題可任選地包括從該載體的一相對面薄化該等數個第一電氣裝置組件。
在實例27中，實例25-26的該技術主題可任選地包括在放置該等數個第二電氣裝置組件之前，直接地或間接地在該等第一電氣裝置組件之上形成一內部重新分佈層結構。
在實例28中，實例21-27的該技術主題可任選地包括在放置該等數個第三電氣裝置組件之前形成一電絕緣層來嵌入該等數個第一電氣裝置組件以及該等數個第二電氣裝置組件。
在實例29中，實例28的該技術主題可任選地包括在形成該電絕緣層之後，直接地或間接地在該等第一電氣裝置組件之上形成一內部重新分佈層結構。
在實例30中，實例21-29的該技術主題可任選地包括移除載體以及形成一共同正面重分佈層結構。
實例31涉及一種用於形成系統級封裝裝置的方法，其包含：把包含一第一垂直尺寸之數個第一電氣裝置組件放置在一載體上；把包含一第二垂直尺寸之數個第二電氣裝置組件在該載體上與該等第一電氣裝置組件並排放置，其中該第二垂直尺寸大於該第一垂直尺寸，以及直接地或間接地在該等數個第一電氣裝置組件之上形成一重新分佈層結構使得該重新分佈層結構被垂直地佈置在該第二電氣裝置組件的一正面位準面與該第二電氣裝置組件的一背面位準面之間。
在實例32中，實例31的該技術主題可任選地包括把數個第三電氣裝置組件直接地或間接地放置在該重新分佈層結構之上。
實例33係一種機器可讀取儲存媒體，其包含程式碼，當被執行時，致使一機器執行實例21或31的該方法。
該等描述及附圖僅示出本揭示的該等原理。因此，將被體認的是本領域之習知技藝者將能夠設計出並沒在本文中被明確地描述或圖示出的各種佈置，但其體現本揭示的該等原理並且被包括在本揭示的精神及範圍之內。此外，本文陳述之所有的實例主要係明確地傾向僅用於教學的目的用以幫助讀者理解本揭示的原理以及本發明人為了促進本領域發展而貢獻的概念，並且應被解讀為不受限於這些被具體陳述的實例及條件。此外，在本文中記載本揭示之原理、方面、及實例以及其具體實例之所有的陳述旨在包含其等同物。
應被本領域之習知技藝者所理解的是本文之任一方塊圖表示體現本揭示原理之說明性電路的概念視圖。類似地，將被理解的是，任何的流程表、流程圖、狀態轉換圖、虛擬碼、和類似物表示各種製程，其實質上可被表示在電腦可讀取媒體中並因此由一電腦或處理器來執行，無論這樣的電腦或處理器有沒有被明顯地展示出。
此外，以下的請求項因此被併入至較佳實施例之詳細說明中，其中每一個請求項可以獨立作為一單獨的實例。雖然每一個請求項可獨立地作為一單獨的實例，但是應被注意的是–雖然一相依的請求項在該請求項中係指與一或多個其他請求項的一種特定的組合–但是其他的實例也可以包括該相依請求項與每一個其他相依請求項或獨立請求項之該技術主題的一種組合。這樣子的組合在此被提出，除非已指出一特定組合係不所欲的。此外，本文也旨在包括相依於任何其他獨立請求項之一請求項的特徵，即使該請求項並不被直接地實現成相依於該獨立的請求項。
進一步應注意的是，在本說明書中或該等請求項中所揭示的方法可藉由一裝置來實現，該裝置具有用於執行這些方法之每一個各自動作的一構件。
此外，將被理解的是在該說明書或請求項中所揭示之多個動作或功能之該揭露內容可不被解讀為在該特定的順序之中。因此，多個動作或功能之該揭露內容將不會把這些限制為特定的順序，除非這些動作或功能由於技術原因係不可互換的。再者，在一些實例中，一單一動作可以包括或可分解成多個子動作。如此的子動作可被納入並且係該單一動作之該揭露內容的一部分，除非被明確地排除。
100、190、200、202、300‧‧‧系統級封裝裝置 102‧‧‧共同封裝 110‧‧‧第一電氣裝置組件A 120‧‧‧第二電氣裝置組件B 122‧‧‧正面位準面 124‧‧‧背面位準面 130‧‧‧第三電氣裝置組件C 210‧‧‧內部重新分佈層結構 212、222、232‧‧‧接觸介面 220‧‧‧垂直導電結構 230‧‧‧共同正面重新分佈結構 240、780‧‧‧焊球 600、1200‧‧‧方法 610〜630、1210〜1230‧‧‧方塊 710‧‧‧載體 720‧‧‧粘合劑層 730、980‧‧‧模製化合物 740‧‧‧背面重新分佈層 750、820‧‧‧空腔 770‧‧‧正面重新分佈層 810‧‧‧壓頭 812‧‧‧模製化合物殘留 910‧‧‧第四電氣裝置組件D 920‧‧‧軟性乾蝕刻 930‧‧‧第五電氣裝置組件E 940‧‧‧晶種層 942‧‧‧導電重新分佈連接 950‧‧‧遮罩抗蝕劑結構 960‧‧‧背面焊料遮罩結構 970‧‧‧第六電氣裝置組件F 1110‧‧‧模製化合物片 1120‧‧‧撓性片 1130‧‧‧載體板
下面將僅通過舉例的方式並參考附圖來描述裝置及/或方法的一些實例，其中： 圖1A及1B展示出具有至少三個電氣裝置組件之一系統級封裝裝置的一示意性橫截面及示意性俯視圖； 圖1C展示出具有至少三個電氣裝置組件之另一系統級封裝裝置的一示意性橫截面； 圖2A展示出具有三個電氣裝置組件之一系統級封裝裝置的一示意性橫截面； 圖2B展示出具有三個電氣裝置組件及一內部重新分佈層結構之一系統級封裝裝置的一示意性橫截面； 圖3展示出具有至少兩個電氣裝置組件及一內部重新分佈層結構之一系統級封裝裝置的一示意性橫截面； 圖4A展示出了一堆疊式封裝堆疊及一3D晶粒堆疊的一示意性比較； 圖4B展示出兩個不同3D晶粒堆疊的一示意性比較； 圖5展示出一並排佈置及一3D晶粒堆疊的一示意性比較； 圖6展示出一種用於形成系統級封裝裝置之方法的一流程圖； 圖7A-7F展示出在一製程的不同階段中系統級封裝裝置的示意性橫截面； 圖8A-8D展示出在另一製程的不同階段中系統級封裝裝置的示意性橫截面； 圖9A-9E展示出在另一製程的不同階段中系統級封裝裝置的示意性橫截面及一示意性俯視圖； 圖10A-10G展示出在另一製程的不同階段中系統級封裝裝置的示意性橫截面； 圖11A-11D展示出在另一製程的不同階段中系統級封裝裝置的示意性橫截面；以及 圖12展示出一種用於形成系統級封裝裝置之方法的一流程圖。
100‧‧‧系統級封裝裝置
102‧‧‧共同封裝
110‧‧‧第一電氣裝置組件A
120‧‧‧第二電氣裝置組件B
122‧‧‧正面位準面
124‧‧‧背面位準面
130‧‧‧第三電氣裝置組件C

Claims (25)

  1. 一種系統級封裝裝置，其包含佈置在一共同封裝中的至少三個電氣裝置組件， 其中該等至少三個電氣裝置組件的一第一電氣裝置組件包含一第一垂直尺寸、該等至少三個電氣裝置組件的一第二電氣裝置組件包含一第二垂直尺寸以及該等至少三個電氣裝置組件的一第三電氣裝置組件包含一第三垂直尺寸，其中該第二垂直尺寸大於該第一垂直尺寸， 其中該第一電氣裝置組件及該第二電氣裝置組件被並排佈置在該共同封裝中， 其中該第三電氣裝置組件被佈置在該共同封裝中的該第一電氣裝置組件之上，其中該第三電氣裝置組件的至少一部份被垂直地佈置在該第二電氣裝置組件的一正面位準面與該第二電氣裝置組件之一背面位準面之間。
  2. 如請求項第1項之系統級封裝裝置，其中一內部重新分佈層結構被佈置在該第一電氣裝置組件與該第三電氣裝置組件之間。
  3. 如請求項第2項之系統級封裝裝置，其中該內部重新分佈層結構把位於該第一電氣裝置組件或該第三電氣裝置組件之一橫向覆蓋區域外部的至少一個垂直導電結構連接到該第一電氣裝置組件或該第三電氣裝置組件。
  4. 如請求項第3項之系統級封裝裝置，其中該至少一個垂直導電結構把該內部重新分佈層結構連接到一共同正面重新分佈層結構。
  5. 如請求項第2項之系統級封裝裝置，其中一第二內部重分佈層結構被垂直地佈置在該第一內部重分佈層結構的一層級與該系統級封裝裝置的一背面之間。
  6. 如請求項第1項之系統級封裝裝置，其中該共同封裝包含封進該第二電氣裝置組件之至少一部分及該第三電氣裝置組件之至少一部分的一模製化合物部分。
  7. 如請求項第1項之系統級封裝裝置，其中該等至少三個電氣裝置組件中至少一者係一半導體裝置。
  8. 如請求項第1項之系統級封裝裝置，其中該等至少三個電氣裝置組件中至少一者係一中央處理單元、一記憶體裝置、一發射器裝置、一接收器裝置以及一收發器裝置之群組中的至少一者。
  9. 如請求項第1項之系統級封裝裝置，其中該等至少三個電氣裝置組件的每一個係一半導體裝置、一整合式被動裝置、一微機電系統裝置、一表面安裝裝置以及一電氣裝置封裝之群組中的至少一者。
  10. 如請求項第1項之系統級封裝裝置，其中該第一電氣裝置組件的一正面表面及該第二電氣裝置組件的一正面表面被佈置在實質上相同的位準面上。
  11. 如請求項第1項之系統級封裝裝置，其中在該第一電氣裝置組件之一正面處的接觸介面及在該第二電氣裝置組件之一正面處的接觸介面被連接到一共同正面重新分佈結構。
  12. 如請求項第11項之系統級封裝裝置，其中該共同正面重新分佈層結構係一共同正面重新分佈層結構、一共同面板結構以及一共同覆晶基體之群組中之一者。
  13. 如請求項第1項之系統級封裝裝置，其中該系統級封裝裝置包含小於該第一垂直尺寸、該第二垂直尺寸及該第三垂直尺寸之一總和的一垂直尺寸。
  14. 如請求項第1項之系統級封裝裝置，其中該系統級封裝裝置包含小於5mm的一垂直尺寸。
  15. 如請求項第1項之系統級封裝裝置，其中該系統級封裝裝置包含小於該第一電氣裝置組件之一橫向尺寸、該第二電氣裝置組件之一橫向尺寸以及該第三電氣裝置組件之一橫向尺寸之一總和的一橫向尺寸。
  16. 如請求項第1項之系統級封裝裝置，其中該第二垂直尺寸大於該第三垂直尺寸。
  17. 如請求項第1項之系統級封裝裝置，其中該系統級封裝裝置包含小於5cm×5cm的一橫向尺寸。
  18. 如請求項第1項之系統級封裝裝置，其中該共同封裝係一扇出晶圓級系統級封裝、一扇出面板系統級封裝或一覆晶系統級封裝。
  19. 一種系統級封裝裝置，其包含佈置在一共同封裝中的至少兩個電氣裝置組件， 其中該等至少兩個電氣裝置組件的一第一電氣裝置組件包含一第一垂直尺寸以及該等至少兩個電氣裝置組件的一第二電氣裝置組件包含一第二垂直尺寸，其中該第二垂直尺寸大於該第一垂直尺寸，其中該第一電氣裝置組件及該第二電氣裝置組件被並排佈置在該共同封裝中， 其中一內部重新分佈層結構被垂直地佈置在該第二電氣裝置組件的一正面位準面與該第二電氣裝置組件的一背面位準面之間。
  20. 如請求項第19項之系統級封裝裝置，其進一步包含具有一第三垂直尺寸的一第三電氣裝置組件，其中該第二垂直尺寸大於該第三垂直尺寸，其中該第三電氣裝置組件被佈置在該共同封裝中該第一電氣裝置組件之上。
  21. 一種用於形成系統級封裝裝置之方法，其包含： 把包含一第一垂直尺寸之數個第一電氣裝置組件放置在一載體上； 把包含一第二垂直尺寸之數個第二電氣裝置組件在該載體上與該等第一電氣裝置組件並排放置，其中該第二垂直尺寸大於該第一垂直尺寸； 把包含一第三垂直尺寸之數個第三電氣裝置組件直接地或間接地放置在該等第一電氣裝置組件之上，其中該第三電氣裝置組件的至少一部分被垂直地佈置在該第二電氣裝置組件的一正面位準面與該第二電氣裝置組件的一背面位準面之間。
  22. 如請求項第21項之方法，其進一步包含在放置該等數個第三電氣裝置組件之前直接地或間接地在該等第一電氣裝置組件之上形成一內部重新分佈層結構。
  23. 如請求項第21項之方法，其中該載體係一金屬載體、一扇出面板或一覆晶基體的群組中之一者。
  24. 一種用於形成系統級封裝裝置之方法，其包含： 把包含一第一垂直尺寸之數個第一電氣裝置組件放置在一載體上； 把包含一第二垂直尺寸之數個第二電氣裝置組件在該載體上與該等第一電氣裝置組件並排放置，其中該第二垂直尺寸大於該第一垂直尺寸；以及 直接地或間接地在該等數個第一電氣裝置組件之上形成一重新分佈層結構使得該重新分佈層結構被垂直地佈置在該第二電氣裝置組件的一正面位準面與該第二電氣裝置組件的一背面位準面之間。
  25. 如請求項第24項之方法，其進一步包含把數個第三電氣裝置組件直接地或間接地放置在該重新分佈層結構之上。
TW105137611A 2015-12-21 2016-11-17 系統級封裝裝置及用於形成系統級封裝裝置之方法 TWI701781B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/IB2015/059829 2015-12-21
PCT/IB2015/059829 WO2017109536A1 (en) 2015-12-21 2015-12-21 System-in-package devices and methods for forming system-in-package devices

Publications (2)

Publication Number Publication Date
TW201733052A true TW201733052A (zh) 2017-09-16
TWI701781B TWI701781B (zh) 2020-08-11

Family

ID=59089686

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105137611A TWI701781B (zh) 2015-12-21 2016-11-17 系統級封裝裝置及用於形成系統級封裝裝置之方法

Country Status (4)

Country Link
US (1) US10403609B2 (zh)
CN (1) CN108352379B (zh)
TW (1) TWI701781B (zh)
WO (1) WO2017109536A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3449502B1 (en) 2016-04-26 2021-06-30 Linear Technology LLC Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
JP6753364B2 (ja) * 2017-06-21 2020-09-09 三菱電機株式会社 半導体装置
CN107611114B (zh) * 2017-07-31 2020-03-10 华为技术有限公司 一种嵌入式基板
KR101982056B1 (ko) * 2017-10-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지 모듈
US10546817B2 (en) * 2017-12-28 2020-01-28 Intel IP Corporation Face-up fan-out electronic package with passive components using a support
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11362036B2 (en) * 2020-01-06 2022-06-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
US11444002B2 (en) * 2020-07-29 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
CN112151470B (zh) * 2020-09-28 2022-07-22 青岛歌尔微电子研究院有限公司 一种芯片封装结构及其制备方法、以及电子器件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015571B2 (en) * 2003-11-12 2006-03-21 Advanced Semiconductor Engineering, Inc. Multi-chips module assembly package
JP2008091638A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
KR100817078B1 (ko) * 2006-12-05 2008-03-26 삼성전자주식회사 시스템-인 패키지 및 시스템-인 패키지의 제작 방법
KR20090004171A (ko) * 2007-07-06 2009-01-12 삼성전자주식회사 반도체 패키지
JP5188327B2 (ja) * 2008-08-29 2013-04-24 日立オートモティブシステムズ株式会社 トランスファーモールド型電子制御装置、その製造方法及び変速機
JP2011198866A (ja) * 2010-03-18 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
US8884431B2 (en) * 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
JP2013045863A (ja) * 2011-08-24 2013-03-04 Elpida Memory Inc 半導体装置およびその製造方法
US8597986B2 (en) * 2011-09-01 2013-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. System in package and method of fabricating same
US8778733B2 (en) * 2012-03-19 2014-07-15 Infineon Technologies Ag Semiconductor package and methods of formation thereof
US9136213B2 (en) * 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
US9560765B2 (en) * 2013-12-06 2017-01-31 Infineon Technologies Dresden Gmbh Electronic device, a method for manufacturing an electronic device, and a method for operating an electronic device
US9583460B2 (en) 2014-02-14 2017-02-28 Qualcomm Incorporated Integrated device comprising stacked dies on redistribution layers
CN104952838B (zh) * 2014-03-26 2019-09-17 英特尔公司 局部高密度基底布线
US9111846B1 (en) * 2014-04-16 2015-08-18 Gloval Unichip Corp. Assembly structure for connecting multiple dies into a system-in-package chip and the method thereof
US9601463B2 (en) * 2014-04-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) and the methods of making the same
US9633974B2 (en) * 2015-03-04 2017-04-25 Apple Inc. System in package fan out stacking architecture and process flow

Also Published As

Publication number Publication date
CN108352379B (zh) 2022-05-17
US20180331080A1 (en) 2018-11-15
TWI701781B (zh) 2020-08-11
CN108352379A (zh) 2018-07-31
US10403609B2 (en) 2019-09-03
WO2017109536A1 (en) 2017-06-29

Similar Documents

Publication Publication Date Title
TWI701781B (zh) 系統級封裝裝置及用於形成系統級封裝裝置之方法
US11037819B2 (en) Wafer level chip scale packaging intermediate structure apparatus and method
TWI628778B (zh) 半導體封裝結構及其形成方法
CN108074919B (zh) 堆叠式半导体封装件
TWI493679B (zh) 半導體裝置及其製造方法
US8004079B2 (en) Chip package structure and manufacturing method thereof
US9111947B2 (en) Chip arrangement with a recessed chip housing region and a method for manufacturing the same
US20170098628A1 (en) Semiconductor package structure and method for forming the same
US9064862B2 (en) Semiconductor chips having a dual-layered structure, packages having the same, and methods of fabricating the semiconductor chips and the packages
JP2017022398A (ja) 窓介在型ダイパッケージング
US10748872B2 (en) Integrated semiconductor assemblies and methods of manufacturing the same
US20120146216A1 (en) Semiconductor package and fabrication method thereof
TWI614848B (zh) 電子封裝結構及其製法
JP2012160707A (ja) 積層半導体チップ、半導体装置およびこれらの製造方法
WO2011139875A2 (en) Tce compensation for ic package substrates for reduced die warpage assembly
US12051616B2 (en) Wafer level chip scale packaging intermediate structure apparatus and method
TWI594382B (zh) 電子封裝件及其製法
WO2012052611A1 (en) Device with mold cap and method thereof
WO2012116157A2 (en) Chip module embedded in pcb substrate
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
JP2012114214A (ja) 半導体装置及びその製造方法
JP2005005632A (ja) チップ状電子部品及びその製造方法、並びにその実装構造
KR20150019874A (ko) 반도체 소자 및 제조 방법
US20220310502A1 (en) Semiconductor device and manufacturing method thereof
KR101514525B1 (ko) 반도체 패키지 및 그 제조 방법