TWI382512B - 具氣密性之三維晶圓堆疊 - Google Patents
具氣密性之三維晶圓堆疊 Download PDFInfo
- Publication number
- TWI382512B TWI382512B TW097133663A TW97133663A TWI382512B TW I382512 B TWI382512 B TW I382512B TW 097133663 A TW097133663 A TW 097133663A TW 97133663 A TW97133663 A TW 97133663A TW I382512 B TWI382512 B TW I382512B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- stack
- device layer
- support structure
- closed support
- Prior art date
Links
- 235000012431 wafers Nutrition 0.000 claims description 219
- 239000000758 substrate Substances 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 19
- 238000005553 drilling Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 229910010272 inorganic material Inorganic materials 0.000 claims description 5
- 239000011147 inorganic material Substances 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 5
- 239000002086 nanomaterial Substances 0.000 claims description 4
- 238000003486 chemical etching Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 75
- 239000003989 dielectric material Substances 0.000 description 8
- 230000008093 supporting effect Effects 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明係與一種晶圓堆疊結構有關，尤其係與一種具封閉支撐結構之氣密性晶圓堆疊有關。
隨著半導體製造技術的發展，越來越多的電子產品係以可攜性、高功能性以及輕薄短小的設計為其發展目標。而在這樣的發展趨勢下，電子產品所搭配的電子晶片之尺寸將會越來越小，但其上所包含的電路裝置卻會越來越多且其功能性也會越來越複雜。然而，儘管目前晶圓製造的微影製程(lithographic process)已不斷地往奈米等級(如45 nm、32 nm)的線寬、甚至更小線寬的尺寸演進，以滿足電子晶片更趨微小化設計的要求，但單純靠線寬技術之改良，不但在製程上已近乎面臨線寬鑑別的光學極限外，且因為在微小面積上排列過密之線路，而使訊號在線路間傳遞的干擾情況也越來越嚴重。
為了有效克服晶圓設計在線寬製程限制與配置密度上所引發的問題，一種以多層晶圓堆疊設計為訴求的三維的晶圓堆疊架構已逐漸受到相關領域之重視。請參閱第1圖(A)所示，其係說明習知的一種三維晶圓堆疊架構的示意圖。如該第1圖(A)中所示，該晶圓堆疊架構100係包含一第一晶圓10、一第二晶圓20以及一第三晶圓30，其中該等晶圓10－30係分別由一基板12、22、32以及一裝
置層所構成；其中，不同的晶圓之間係透過一結合層(bonding layer)13來構成該晶圓堆疊之架構。如第1圖(A)所進一步描述者，該第一與第二晶圓10、20之裝置層係相鄰排列，因而形成一面對面(face to face)的堆疊架構；而該第二晶圓與該第三晶圓20、30則係由其一晶圓之基板與另一晶圓之裝置層相鄰排列，因而形成一背對面(back to face or back to front)的堆疊架構。如圖中所示，該等晶圓10－30的裝置層上係包含多數個電路裝置16、26、36等，而不同晶圓上的電路裝置則係透過信號通道(signal vias)15來達成相互電連接的目的。
再者，請繼續參閱第1圖(B)所示，其係表示美國發明專利US 7,262,495號中所揭露的一種三維晶圓堆疊的結構示意圖。如該第1圖(B)中所示，該三維晶圓堆疊80具有多組互連插栓(interconnect plugs)8，用以連接該兩堆疊晶圓之裝置層6與24；惟與前述第1圖(A)之晶圓堆疊架構100中之信號通道15的功能類似，第1圖(B)中所示之該等互連插栓8主要係為信號連結之目的而設計。
儘管如第1圖(A)或第1圖(B)所示之晶圓堆疊架構100或80在各晶圓層之間具有如前述之信號通道15或互連插栓8等設計，以用於連接兩堆疊晶圓之間的電路裝置，然而，這些信號通道15或互連插栓8因為沒有延伸於在該等晶圓之裝置層上的兩個堅硬表面之間，因此無法對該等裝置層產生支撐的效果。在此情況之下，存在各裝置
層中用以隔離各電路裝置之低介電(low－k)材料很可能會因為堆疊架構的壓應力、或是電路操作時所產生的熱應力而造成破壞，進而造成整個晶片電路的毀損。因此，習知的圓堆疊架構並無法有效避免裝置層中低介電材料因應力產生所造成的破壞。
有鑑於前述問題，本案申請人曾於中華民國專利申請案TW 94137522及其對應的美國專利申請案US 11/471,165號中，提出一種具樑柱結構之三維晶圓堆疊架構。該三維晶圓堆疊架構係利用逐層沉積或雷射鑽孔之方式形成一金屬支撐結構於堆疊晶圓之裝置層的兩堅硬表面(或基板)之間，以支撐該晶圓堆疊之裝置層，而達到強化該裝置層中之低介電材料層。
然而，儘管前述之具樑柱結構之三維晶圓堆疊架構因其具有支撐結構而得對各裝置層中的低介電材料層具有強化與保護之功效，惟目前三維晶圓堆疊架構中所使用的介電材料多屬多孔性(porous)材料，其對於濕氣的侵入相當敏感，因此對於三維晶圓堆疊上之電路設計的可靠度造成嚴重的挑戰。有鑑於此，本案之發明人經悉心研究，並一本鍥而不捨之精神，終在前述具樑柱結構之三維晶圓堆疊架構之基礎上，更進一步構思出本案「具氣密性之三維晶圓堆疊」。
本發明之第一構想係提出一種晶圓堆疊(wafer－to wafer stacking)，該晶圓堆疊係包含一第一晶圓、一第二晶圓以及一封閉的支撐結構，其中，該第一晶圓係具有一第一裝置層與一第一基板，其中該第一裝置層具有至少一晶片及至少一低介電(low k)材料層；該第二晶圓係設置在該第一晶圓之上，其具有一第二基板；而該封閉的支撐結構係設置於該至少一晶片上且設置在該至少一晶片之一切割道之內，其中該封閉的支撐結構係從該第一裝置層遠離基板之一側延伸至其靠近基板之一側。
本發明之另一構想係提出另一種晶圓堆疊(wafer－to wafer stacking)，其包含第一晶圓、第二晶圓以及一封閉的支撐結構，其中該第一晶圓係具有一基板與一裝置層，其中該裝置層係具有一至少一晶片及一低介電(low k)材料層；該第二晶圓係設置在該第一晶圓之上，該第二晶圓具有一第二基板；而該封閉的支撐結構係設置於該至少一晶片上且設置於該晶片之一切割道與該晶片之一連接點(contact pad)之間，其中該封閉的支撐結構係從該裝置層遠離基板之一側延伸至其靠近基板之一側。
本發明之又一構想乃係提出又一種晶圓堆疊，其包含第一晶圓、第二晶圓及一封閉的支撐結構，其中，該第一晶圓上具有至少一晶片，該第二晶圓係設置在該第一晶圓之上，且該封閉的支撐結構係設置在該至少一晶片之一切割道之內，其中該封閉的支撐結構係從該第一晶圓延伸至
該第二晶圓。
綜上所述，本發明係提供一種創新的晶圓堆疊架構。與習知的晶圓堆疊架構相較，本案所提的晶圓堆疊架構除了在不同的晶圓之間包含信號通道(via)以連接兩晶圓上之電路裝置或佈線層外，更在晶圓堆疊的每一電路或晶片位置之一切割道內側設置至少一封閉的支撐結構，不但可提供晶圓之裝置層的多孔性介電材料一定的應力支撐保護外，更可隔絕該多孔性介電材料，使其免於濕氣的侵入，而解決晶圓堆疊的可能因氣密性不足而引發的可靠性問題。
本發明得藉由下列搭配圖式的較佳具體實施例說明，俾得一更深入之了解：
本發明係提供一種具有氣密結構之晶圓堆疊，其中該氣密結構係由一封閉之支撐圍牆(pedestal wall)所形成。請參閱第2圖，其係說明從本發明之一晶圓堆疊所切割出來之一種具有封閉氣密結構之切割晶片上的外觀示意圖。如圖中所示，從一晶圓堆疊中切割出來的一晶片或電路裝置200，除了包含晶片內部之連接線路及電子元件(未圖示)外，於該晶片200之周圍係分佈有複數連接點220(bond pads/solder pads)，用以交換晶片內外之電子訊號。而除了這些連接點220外，在晶片之切割道210之內側尚設置有一封閉的支撐圍牆250，用以形成一封閉性的氣密結構，
以避免存在於該晶片的裝置層上之低介電材料層可能受到入侵濕氣所影響。在一較佳具體實施例中，該支撐圍牆250係設置於該晶片之切割道210與該連接點220之間，以同時使該連接點220免於受到濕氣的干擾。
請繼續參閱第3圖(A)所示，其係表示根據本發明第一具體實施例之一種具氣密結構之晶圓堆疊之側向剖面結構示意圖。如該第3圖(A)中所示，根據本發明之一種具氣密結構之晶圓堆疊300係由一第一晶圓310與一第二晶圓320所構成，其中該第一與第二晶圓310、320係皆將其具電路之表面朝上(face up)排列，因此亦稱為背對面(back to face or back to front)的晶圓堆疊。更詳細來說，該第一與第二晶圓310、320係分別包含一第一與第二基板311、321與一第一與一第二裝置層312、322。該第一與第二裝置層312、322可能包含複數電路裝置(該等電路裝置通常係整合成積體電路晶片的型態)以及該等電路裝置之低介電(low k)層(未圖示)。一般而言，這些電路裝置可能包含主動元件或被動元件之電路裝置，例如靜電放電保護電路(ESD)、被動元件、驅動電路以及電源/接地遮罩(P/G shielding)電路等。而該低介電層之材料可以是傳統的低介電材料，如二氧化矽，或者是多孔隙(porous)材料等。此外，為了使該第一與第二裝置層312、322上的電路裝置(或晶片)彼此之間能夠進行信號傳遞，在該第一與第二晶圓310、320之間更包含一信號通道325(signal via)連接到各電路裝置層上之電路裝置或晶片330、332，
以連接該第一與第二晶圓上的電路裝置(或晶片)。另外，除了上述結構外，本發明之晶圓堆疊架構300更包含一封閉的支撐圍牆350，設置於每一切割晶片或電路裝置之切割道的內側(如第2圖所示)，其中該封閉的支撐圍牆350係從每一裝置層312、322遠離基板之一側延伸至其靠近基板之一側。
在一具體實施例中，在該第一及第二裝置層中所形成之封閉的支撐圍牆350係透過逐層(layer by layer)蝕刻製程後，再逐層填充支撐材料而形成，其中，該蝕刻製程係可以視電路裝置的複雜程度而選擇乾蝕刻製程或化學蝕刻製程。此外，在另一具體實施例中，該封閉的支撐圍牆350也可能是以雷射鑽孔製程後再填充該支撐材料來形成該封閉的支撐圍牆350結構。然而，無論是利用哪一種製程來形成該支撐圍牆350結構，構成該封閉的支撐圍牆350之材料係可選擇之由具有高強度及高散熱能力之金屬材料、無機材料或一奈米材料其中之一。此外，在本發明另一較佳具體實施例中，該支撐圍牆亦可能實穿該第一與第二基板其中之一或同時貫穿兩基板，以將該第一與第二晶圓間的熱能傳遞到該晶圓堆疊之外側。惟此時貫穿基板的支撐結構係因基板材質而不可能以蝕刻形成，而須以雷射鑽孔的方式來形狀該封閉的支撐圍牆350結構。此外，如第3圖(A)所示，設置在晶圓堆疊300最上層的第二晶圓320之第二裝置層322的上表面可能更具有一絕緣層或保護層360，以確保該第二裝置層的氣密性質。
請繼續參閱第3圖(B)，其係為根據第3圖(A)之一種具氣密結構之晶圓堆疊的另一替代實施例。如第3圖(B)所示，該晶圓堆疊300’與第3圖(A)之晶圓堆疊300係具有相同的結構組成與排列，所不同者在於第3圖(B)中之封閉的支撐圍牆350係全部藉由雷射鑽孔製程後，再填充支撐材料而形成。
請繼續參閱第4圖(A)，其係表示根據本發明第二具體實施例之一種具氣密結構之晶圓堆疊結構之示意圖。與第3圖(A)之晶圓堆疊300相較，該第4圖(A)中所示之晶圓堆疊400係同樣具有第一與第二晶圓410及420，且每一晶圓上同樣分別具有一基板411、421及一裝置層412、422。所不同者在於其第二晶圓420係以其具有裝置層之表面向下(face down)排列，亦即使該第二晶圓420之第二裝置層422緊鄰於該第一晶圓410之第一裝置層412而形成面對面(face to face)之晶圓堆疊。除了該項差異之外，該第一與第二晶圓410、420之結構組成與排列皆與第一實施例之晶圓堆疊架構300完全相同。在如第4圖(A)所示的晶圓堆疊400中，由於其第一與第二裝置層412、422係相鄰排列，不但可以大幅縮減各該裝置層的厚度，也可以有效縮短連接各該裝置層之電路裝置(或晶片)430的信號通道425之距離。因此，如第4圖(A)所示的晶圓堆疊400相對於其他晶圓堆疊架構可具有較緊密的結構排列。另一方面，如前所述，在該第一及第二裝置層412、422中所形成之封閉的支撐圍牆450係可以逐層蝕刻後逐
層填充之方式來形成，但亦可選擇以鑽孔製程後再回填之方式來形成。在一較佳具體實施例中，在面對面的晶圓堆疊架構400、400’中，該第一與第二晶圓410、420之間的封閉支撐圍牆450可以在鉛直方向上維持對齊的排列，進而有效地對該第一與第二裝置層412、422提供結構支撐作用。而同樣的，如第4圖(B)所示之晶圓堆疊400’與第4圖(A)之晶圓堆疊400係具有相同的結構組成與排列，所不同者在於第4圖(B)中之封閉的支撐圍牆450係全部藉由雷射鑽孔製程後，再填充支撐材料而形成。且如前所述，這些填充的支撐材料可以是金屬材料、無機材料或一奈米材料其中之一。此外，與前述之實施例相似，在面對面晶圓堆疊400或400’中之支撐圍牆450亦可能貫穿該第一與第二基板其中之一或同時貫穿兩基板，以將該第一與第二晶圓間的熱能傳遞到該晶圓堆疊之外側。
請繼續參閱第5圖(A)，其係分別說明本發明第三具體實施例之晶圓堆疊架構500之結構示意圖。與前述第3圖(A)之晶圓堆疊300架構相較，此實施例中之晶圓堆疊架構500同樣係均包含一第一晶圓510與一第二晶圓520，其中，該第一晶圓510仍具有一基板511與一裝置層512。但不同於該晶圓堆疊300，此實施例中之第二晶圓520雖仍堆疊在該第一晶圓510之裝置層512之上，但該第二晶圓520上卻不具有裝置層，因而該第二晶圓520通常僅是一種提供保護、或佈線作用的空白晶圓(dummy wafer)，其中該第二晶圓520上可能設置在一接線層540，以透過
訊號通道525與該裝置層512之電子元件530電連接。然而，即使該第二晶圓520不具有裝置層，在該第一晶圓510與該第二晶圓之間同樣設置有一封閉的支撐圍牆550且同樣係設置在該裝置層512之電路裝置或晶片的切割道內側(如第2圖所示)。此外，該封閉的支撐圍牆係同樣在該裝置層512中由其遠離基板之一側延伸至其靠近基板之一側。另外，如前所述，該封閉的支撐圍牆550可以藉由雷射鑽孔後回填或逐層蝕刻後逐層沉積的方式形成。同樣的，如第5圖(B)所示之晶圓堆疊500’與第5圖(A)之晶圓堆疊500係具有相同的結構組成與排列，所不同者在於第5圖(B)中之封閉的支撐圍牆550係全部藉由雷射鑽孔製程後，再填充支撐材料而形成。且如前所述，這些填充的支撐材料可以是金屬材料、無機材料或一奈米材料其中之一。
以上所述者，僅用以說明本發明之具體實施例，然而本發明之範圍當不受限於該上述之各項具體實施方式。例如，本發明之三維晶圓堆疊架構，亦可延伸應用於三維晶片的堆疊架構，以提供同時具有保護低介電材料層及能維持氣密性之堆疊架構。因此，本發明得由熟悉技藝之人任施匠思而為諸般修飾，然不脫如附申請範圍所欲保護者。
10、20、30‧‧‧晶圓
12、22、32‧‧‧基板
13‧‧‧接合層
15‧‧‧信號通道
16、26、36‧‧‧電路裝置
200‧‧‧電路裝置
210‧‧‧晶片切割道
220‧‧‧連接點
310、410、510‧‧‧第一晶圓
320、420、520‧‧‧第二晶圓
250、350、450、550‧‧‧封閉支撐圍牆
311、411、511‧‧‧第一基板
321、421‧‧‧第二基板
312、412、512‧‧‧第一裝置層
322、422‧‧‧第二裝置層
325、425、525‧‧‧信號通道
360‧‧‧保護層
300、300’、400、400’、500、500’‧‧‧晶‧圓堆疊
330、332、430、530‧‧‧電路裝置
400、400’‧‧‧三維晶圓堆疊
第1圖(A)及(B)係分別表示習知技藝中之晶圓堆疊之結構示意圖；第2圖係表示本發明之晶圓堆疊之封閉支撐圍牆於切割晶片上之結構示意圖；第3圖(A)係為根據本發明第一具體實施例之具氣密結構之晶圓堆疊之側向剖面結構示意圖；第3圖(B)係為根據第3圖(A)之具氣密結構之晶圓堆疊的另一替代實施例；第4圖(A)係為根據本發明第二具體實施例之具氣密結構之晶圓堆疊之側向剖面結構示意圖；第4圖(B)係為根據第4圖(A)之具氣密結構之晶圓堆疊的另一替代實施例；第5圖(A)係為根據本發明第三具體實施例之具氣密結構之晶圓堆疊之側向剖面結構示意圖；以及第5圖(B)係為根據第5圖(A)之具氣密結構之晶圓堆疊的另一替代實施例。
310‧‧‧第一晶圓
320‧‧‧第二晶圓
350‧‧‧封閉支撐圍牆
311‧‧‧第一基板
321‧‧‧第二基板
312‧‧‧第一裝置層
322‧‧‧第二裝置層
325‧‧‧信號通道
360‧‧‧保護層
300、300’‧‧‧晶圓堆疊
330、332‧‧‧電路裝置
Claims (19)
- 一種晶圓堆疊(wafer-to-wafer stacking)，包含：一第一晶圓，其具有一第一裝置層與一第一基板，其中該第一裝置層具有至少一晶片及至少一低介電(low k)材料層；一第二晶圓，設置在該第一晶圓之上，其具有一第二基板；以及一封閉的支撐結構，其係設置於該至少一晶片上且設置在該至少一晶片之一切割道之內，其中該至少一晶片具有至少一連接點，該至少一連接點連接至該晶圓堆疊之表面，且該封閉的支撐結構包圍該至少一連接點以形成一封閉的氣密結構，並從該第一裝置層遠離基板之一側延伸至其靠近基板之一側。
- 如申請專利範圍第1項之晶圓堆疊，其中該第一裝置層係與該第二基板相鄰設置，以使該第一與第二晶圓形成一背對面(back to front)的堆疊架構。
- 如申請專利範圍第1項之晶圓堆疊，其中該第二晶圓係具有一第二裝置層與該第一裝置層相鄰設置，以使該第一與第二晶圓形成一面對面(face to face)的堆疊架構。
- 如申請專利範圍第3項之晶圓堆疊，其中該第二裝置層係設置有另一封閉的支撐結構，其係與該第一裝置層上之封閉的支撐結構在鉛直方向係對齊排列(vertically aligned)。
- 如申請專利範圍第3項之晶圓堆疊，其中該封閉的支撐 結構更貫穿該第一與第二基板其中之一，以將該第一與第二晶圓間的熱能傳遞到該晶圓堆疊之外側。
- 如申請專利範圍第1項之晶圓堆疊，其中該封閉的支撐結構係先經過一蝕刻製程後再填充一支撐材料而形成。
- 如申請專利範圍第6項之晶圓堆疊，其中該蝕刻製程係為一乾蝕刻製程及一化學蝕刻製程其中之一。
- 如申請專利範圍第1項之晶圓堆疊，其中該封閉的支撐結構係先經過一雷射鑽孔製程後再填充一支撐材料而形成。
- 如申請專利範圍第1項之晶圓堆疊，其中其中該封閉的支撐結構係由一金屬材料、一無機材料及一奈米材料其中之一所形成。
- 一種晶圓堆疊(wafer-to-wafer stacking)，包含：一第一晶圓，其具有一基板與一裝置層，其中該裝置層係具有一至少一晶片及一低介電(low k)材料層；一第二晶圓，設置在該第一晶圓之上，該第二晶圓具有一第二基板；以及一封閉的支撐結構，其係設置於該至少一晶片上且設置於該晶片之一切割道與該晶片之至少一連接點(contact pad)之間，其中該至少一連接點連接至該晶圓堆疊之表面，且該封閉的支撐結構包圍該至少一連接點以形成一封閉的氣密結構，並從該裝置層遠離基板之一側延伸至其靠近基板之一側。
- 如申請專利範圍第10項之晶圓堆疊，其中該第二晶圓 係包含一電路層與該裝置層相鄰排列，以使該第一與第二晶圓形成一面對面(face to face)的堆疊架構。
- 如申請專利範圍第11項之晶圓堆疊，其中該電路層係具有另一封閉的支撐結構，其係該裝置層之封閉的支撐結構在鉛直方向係對齊排列(vertically aligned)。
- 如申請專利範圍第11項之晶圓堆疊，其中該電路層係包含靜電放電保護電路(ESD)、被動元件、驅動電路以及電源/接地遮罩(P/G shielding)電路其中之一。
- 如申請專利範圍第10項之晶圓堆疊，其中該第二晶圓係為一不具裝置層之空白(dummy)晶圓。
- 如申請專利範圍第14項之晶圓堆疊，其中該第二晶圓更包含一接線層，該接線層係透過一信號通道而與該裝置層電連接。
- 如申請專利範圍第10項之晶圓堆疊，其中該封閉的支撐結構貫穿該第一與第二基板其中之一，以將該第一與第二晶圓間的熱能傳遞到該晶圓堆疊之外側。
- 如申請專利範圍第10項之晶圓堆疊，其中該封閉的支撐結構係先經一蝕刻製程及一雷射鑽孔製程其中之一後再填充一支撐材料而形成。
- 如申請專利範圍第10項之三維晶圓堆疊，其中該封閉的支撐結構係由一金屬材料、一無機材料及一奈米材料其中之一所構成。
- 一種晶圓堆疊(wafer-to wafer stacking)，包含：一第一晶圓，其上具有至少一晶片； 一第二晶圓，設置在該第一晶圓之上；以及一封閉的支撐結構，其係設置在該至少一晶片之一切割道之內，其中該至少一晶片具有至少一連接點，該至少一連接點連接至該晶圓堆疊之表面，且該封閉的支撐結構包圍該至少一連接點以形成一封閉的氣密結構，並從該第一晶圓延伸至該第二晶圓。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/180,360 US7948072B2 (en) | 2008-07-25 | 2008-07-25 | Wafer-to-wafer stacking |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201005905A TW201005905A (en) | 2010-02-01 |
| TWI382512B true TWI382512B (zh) | 2013-01-11 |
Family
ID=41568472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097133663A TWI382512B (zh) | 2008-07-25 | 2008-09-02 | 具氣密性之三維晶圓堆疊 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7948072B2 (zh) |
| CN (1) | CN101635293B (zh) |
| TW (1) | TWI382512B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7902851B2 (en) * | 2009-06-10 | 2011-03-08 | Medtronic, Inc. | Hermeticity testing |
| US8859390B2 (en) * | 2010-02-05 | 2014-10-14 | International Business Machines Corporation | Structure and method for making crack stop for 3D integrated circuits |
| KR101190744B1 (ko) * | 2010-05-27 | 2012-10-12 | 에스케이하이닉스 주식회사 | 멀티칩 구조를 가지는 반도체 집적 회로 |
| US10032757B2 (en) | 2015-09-04 | 2018-07-24 | Hong Kong Beida Jade Bird Display Limited | Projection display system |
| US10177127B2 (en) * | 2015-09-04 | 2019-01-08 | Hong Kong Beida Jade Bird Display Limited | Semiconductor apparatus and method of manufacturing the same |
| US10304811B2 (en) | 2015-09-04 | 2019-05-28 | Hong Kong Beida Jade Bird Display Limited | Light-emitting diode display panel with micro lens array |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4954875A (en) * | 1986-07-17 | 1990-09-04 | Laser Dynamics, Inc. | Semiconductor wafer array with electrically conductive compliant material |
| US20020163079A1 (en) * | 2001-05-02 | 2002-11-07 | Fujitsu Limited | Integrated circuit device and method of producing the same |
| TWI285419B (en) * | 2005-10-26 | 2007-08-11 | Ind Tech Res Inst | Wafer-to-wafer stacking with supporting pedestals |
| TW200818439A (en) * | 2006-10-09 | 2008-04-16 | Taiwan Semiconductor Mfg | Stacked structures and methods of forming the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020163072A1 (en) * | 2001-05-01 | 2002-11-07 | Subhash Gupta | Method for bonding wafers to produce stacked integrated circuits |
| US7262495B2 (en) | 2004-10-07 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | 3D interconnect with protruding contacts |
| CN101162698A (zh) | 2006-10-12 | 2008-04-16 | 矽品精密工业股份有限公司 | 感测式封装件及其制法 |
-
2008
- 2008-07-25 US US12/180,360 patent/US7948072B2/en not_active Expired - Fee Related
- 2008-09-02 TW TW097133663A patent/TWI382512B/zh not_active IP Right Cessation
- 2008-10-15 CN CN200810149914.9A patent/CN101635293B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4954875A (en) * | 1986-07-17 | 1990-09-04 | Laser Dynamics, Inc. | Semiconductor wafer array with electrically conductive compliant material |
| US20020163079A1 (en) * | 2001-05-02 | 2002-11-07 | Fujitsu Limited | Integrated circuit device and method of producing the same |
| TWI285419B (en) * | 2005-10-26 | 2007-08-11 | Ind Tech Res Inst | Wafer-to-wafer stacking with supporting pedestals |
| TW200818439A (en) * | 2006-10-09 | 2008-04-16 | Taiwan Semiconductor Mfg | Stacked structures and methods of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US7948072B2 (en) | 2011-05-24 |
| US20100020502A1 (en) | 2010-01-28 |
| TW201005905A (en) | 2010-02-01 |
| CN101635293B (zh) | 2012-08-29 |
| CN101635293A (zh) | 2010-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI738947B (zh) | 接合結構與形成接合結構的方法 | |
| US9111774B2 (en) | Wafer-to-wafer stack with supporting post | |
| US8810031B2 (en) | Wafer-to-wafer stack with supporting pedestal | |
| US7906836B2 (en) | Heat spreader structures in scribe lines | |
| TWI382512B (zh) | 具氣密性之三維晶圓堆疊 | |
| US8581414B2 (en) | Method of manufacturing three-dimensional integrated circuit and three-dimensional integrated circuit apparatus | |
| JP5728503B2 (ja) | ３次元でパッケージされた集積回路に対するダイ間結合の間の静電放電ダメージへの感受性の低減 | |
| US7294937B2 (en) | Apparatus and method for manufacturing a semiconductor wafer with reduced delamination and peeling | |
| US11380665B2 (en) | Semiconductor dice assemblies, packages and systems, and methods of operation | |
| TWI710070B (zh) | 用於半導體封裝體之致能矽橋線內測試的防護環設計 | |
| US20130285057A1 (en) | Semiconductor device | |
| US8436465B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| US7948060B2 (en) | Integrated circuit structure | |
| TW201724410A (zh) | 針對用於半導體封裝之矽橋的無金屬框設計 | |
| JP2008211175A (ja) | 接地能力を高めたアンテナ内蔵の３ｄパッケージ構造 | |
| US20120182650A1 (en) | Enhanced ESD Protection of Integrated Circuit in 3DIC package | |
| TWI808659B (zh) | 支援有效率的晶粒至晶粒佈線之密封環設計 | |
| CN2613046Y (zh) | 芯片封装结构 | |
| TWI762597B (zh) | 接合墊結構及接合墊結構的製作方法 | |
| KR20230053148A (ko) | 반도체 칩 및 반도체 패키지 | |
| KR20110079319A (ko) | 반도체 소자 패키지 및 그 제조방법 | |
| KR20120022142A (ko) | 반도체칩 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |