CN114743936A - 封装基板及其制作方法 - Google Patents

封装基板及其制作方法 Download PDF

Info

Publication number
CN114743936A
CN114743936A CN202210275642.7A CN202210275642A CN114743936A CN 114743936 A CN114743936 A CN 114743936A CN 202210275642 A CN202210275642 A CN 202210275642A CN 114743936 A CN114743936 A CN 114743936A
Authority
CN
China
Prior art keywords
copper
copper pillar
copper column
processing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210275642.7A
Other languages
English (en)
Inventor
陈先明
冯磊
黄本霞
高峻
洪业杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202210275642.7A priority Critical patent/CN114743936A/zh
Publication of CN114743936A publication Critical patent/CN114743936A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种封装基板及其制作方法，该方法包括以下步骤：提供内层基板；在内层基板上加工得到第一铜柱、第二铜柱和铜柱围墙，第一铜柱所在区域为第一区域，第二铜柱所在区域为第二区域，铜柱围墙位于第一区域与第二区域之间；在内层基板上加工得到绝缘介质层，第一铜柱、第二铜柱和铜柱围墙均位于绝缘介质层内；在绝缘介质层上加工得到位于铜柱围墙的顶部的第一凹槽。本发明公开的封装基板及其制作方法，可以使施加在用于固定元器件的填充材料停止向外漫延，以避免影响相邻元器件的电性能，以及避免由于填充材料向外漫延而导致元器件的贴装效果下降，同时还能够减少因填充材料向外漫延而产生的材料成本，以避免浪费材料。

Description

封装基板及其制作方法
技术领域
本发明涉及半导体封装技术领域，特别涉及一种封装基板及其制作方法。
背景技术
在封装基板的加工过程中，通常需要在封装载板的表面与元器件的侧面之间，设置树脂等填充材料，用于固定元器件，以使封装载板与元器件的连接更可靠、更紧密，从而加工得到封装基板。随着半导体封装技术的发展，封装载板上封装的元器件越来越多、越来越精密、越来越多元化，由于不同的元器件对于填充材料的要求不同，因此，对于填充材料的设置提出了更高的要求。然而，目前，在封装载板的表面与元器件的侧面之间设置的填充材料，容易漫延至相邻的元器件上，影响相邻的元器件的电性能。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种封装基板制作方法，能够避免填充材料向外漫延。
本发明还提出一种由上述封装基板制作方法制备得到的封装基板。
根据本发明一方面实施例提供的封装基板制作方法，包括以下步骤：
提供内层基板；
在所述内层基板上加工得到第一铜柱、第二铜柱和铜柱围墙，所述第一铜柱所在区域为第一区域，所述第二铜柱所在区域为第二区域，所述铜柱围墙位于所述第一区域与所述第二区域之间；
在所述内层基板上加工得到绝缘介质层，所述第一铜柱、所述第二铜柱和所述铜柱围墙均位于所述绝缘介质层内；
在所述绝缘介质层上加工得到位于所述铜柱围墙的顶部的第一凹槽。
根据本发明实施例的封装基板制作方法，至少具有如下有益效果：在内层基板的基础上，加工得到绝缘介质层，以及位于绝缘介质层内的第一铜柱、第二铜柱和铜柱围墙，并在绝缘介质层上加工得到位于铜柱围墙顶部的第一凹槽，以便于在后续贴装元器件时，施加的填充材料可以漫延至第一凹槽内，从而在第一凹槽的作用下阻止填充材料继续向外漫延，有利于避免填充材料从第一区域漫延至第二区域上，以避免影响第二区域上的元器件的电性能，以及避免第一区域上的元器件侧面的填充材料不足而影响贴装效果，同时还能够减少因填充材料向外漫延产生的材料成本，以避免浪费材料。
根据本发明的一些实施例，所述在所述内层基板上加工得到第一铜柱、第二铜柱和铜柱围墙，包括以下步骤：
利用图形转移和图形电镀的方式在所述内层基板上同时加工得到所述第一铜柱、所述第二铜柱和所述铜柱围墙；
通过一次图形转移和图形电镀，同时加工得到第一铜柱、第二铜柱和铜柱围墙，有利于减少加工耗时，提高生产效率。
根据本发明的一些实施例，所述在所述内层基板上加工得到绝缘介质层，包括以下步骤：
利用绝缘介质材料在所述内层基板上叠层压合，得到所述绝缘介质层；
对所述绝缘介质层进行减薄处理，使所述第一铜柱顶部的端面、所述第二铜柱顶部的端面和所述铜柱围墙顶部的端面从所述绝缘介质层中露出；通过上述步骤，便于后续对第一铜柱、第二铜柱和铜柱围墙进行加工，以及便于布线。
根据本发明的一些实施例，所述在所述绝缘介质层上加工得到位于所述铜柱围墙的顶部的第一凹槽，包括以下步骤：
对所述铜柱围墙的顶部进行镭射钻孔处理，以得到所述第一凹槽；
通过上述步骤，以便于加工得到第一凹槽，有利于后续阻止填充材料向外漫延，从而避免因填充材料向外漫延而影响位于第二区域上的元器件的电性能。
根据本发明的一些实施例，所述在所述内层基板上加工得到第一铜柱、第二铜柱和铜柱围墙，包括以下步骤：
利用图形转移和图形电镀的方式在所述内层基板上加工得到所述铜柱围墙；
利用图形转移和图形电镀的方式在所述内层基板上加工得到第一铜柱和第二铜柱，所述第一铜柱的高度和所述第二铜柱的高度大于所述铜柱围墙；
通过上述步骤，以便于后续通过较简单的工序加工得到第一凹槽，有利于减少制作方法的复杂性。
根据本发明的一些实施例，所述在所述内层基板上加工得到绝缘介质层，包括以下步骤：
利用绝缘介质材料在所述内层基板上叠层压合，得到所述绝缘介质层；
对所述绝缘介质层进行减薄处理，使所述第一铜柱顶部的端面和所述第二铜柱顶部的端面从所述绝缘介质层中露出；
通过上述步骤，以便于后续对第一铜柱和第二铜柱进行加工，以及便于后续加工得到第一凹槽。
根据本发明的一些实施例，所述在所述绝缘介质层上加工得到位于所述铜柱围墙的顶部的第一凹槽，包括以下步骤：
对具有感光特性的绝缘介质层进行曝光显影处理，得到位于所述铜柱围墙顶部的所述第一凹槽；
通过上述步骤，以便于加工得到第一凹槽，有利于后续阻止填充材料向外漫延，从而避免因填充材料向外漫延而影响第二区域上的元器件的电性能。
根据本发明的一些实施例，封装基板制作方法还包括以下步骤：还包括以下步骤：
在所述绝缘介质层上加工得到与所述第一铜柱、所述铜柱围墙连接的线路层；
利用填充材料将元器件贴装在所述线路层上与所述第一铜柱对应的位置上，使所述填充材料位于所述第一区域内，或者，使所述填充材料分别位于所述第一凹槽内和所述第一区域内；
通过上述步骤，使贴装的元器件可以与内层基板建立电性连接关系，以及使填充材料分别位于第一区域上和第一凹槽内，有利于避免填充材料向外漫延。
根据本发明的一些实施例，封装基板制作方法还包括以下步骤：还包括以下步骤：
在所述绝缘介质层上加工得到与所述第一铜柱连接的金属焊盘，所述金属焊盘位于所述第一区域内；
利用填充材料将元器件贴装在所述金属焊盘上，使所述填充材料位于所述第一区域内，或者，使所述填充材料分别位于所述第一区域内和所述第一凹槽内；
通过上述步骤，使贴装的元器件可以与内层基板建立电性连接关系，以及使填充材料分别位于第一区域上和第一凹槽内，有利于避免填充材料向外漫延。
根据本发明另一方面实施例提供的封装基板，由上述的封装基板制作方法制备得到。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例提供的封装基板制作方法的流程图；
图2至图16为本发明实施例提供的封装基板制作方法的中间过程对应的封装基板的示意图。
附图标记如下：
内层基板100、第一区域110、第二区域120、绝缘介质层200、第一铜柱210、第二铜柱220、铜柱围墙230、第一凹槽240、线路层300、金属焊盘400、填充材料500、元器件600、封装层700。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个及两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
封装基板可为元器件600提供电连接、保护、支撑、散热、组装等功能，以实现多引脚化、缩小封装产品体积、改善电性能及散热性、多芯片模块化的目的。
焊盘，是表面贴装装配的基本构成单元，用来构成电路板的焊盘图案。
在相关技术中，封装载板上设置有用于与元器件600连接的焊盘，通过将元器件600置于焊盘上，并在元器件600的侧面与封装载板的表面之间施加填充材料500，从而将元器件600固定在焊盘上，得到封装基板。在相关技术的上述过程中，施加的填充材料500会向外漫延。当封装基板上的元器件600较多且两个元器件600之间的间距较小时，向外漫延的填充材料500容易影响到相邻的元器件600，从而造成相邻元器件600的电性能缺陷。
参照图1，本实施例提供了一种封装基板制作方法，包括步骤S1000、步骤S2000、步骤S3000和步骤S3000。
步骤S1000，提供内层基板100。
根据生产资料，内层基板100可以在临时承载板的基础上加工得到，也可以在内芯板的基础上加工得到；其中，临时承载板用于临时承载，即加工内层基板100的过程中会将临时承载板去除；内芯板也称为core材，作为内层基板100的一部分，用于承载和支撑。此外，内层基板100可以是单面板、双面板或多层板。
步骤S2000，在内层基板100上加工得到第一铜柱210、第二铜柱220和铜柱围墙230。
其中，第一铜柱210所在区域为第一区域110，第二铜柱220所在区域为第二区域120，铜柱围墙230位于第一区域110与第二区域120之间。第一铜柱210的底部、第二铜柱220的底部和铜柱围墙230的底部均与内层基板100连接，以便于后续贴装的元器件600可以与内层基板100建立电性连接关系。此外，铜柱围墙230用于辅助后续加工得到第一凹槽240。
步骤S3000，在内层基板100上加工得到绝缘介质层200。
其中，第一铜柱210、第二铜柱220和铜柱围墙230均位于绝缘介质层200内。
步骤S4000，在绝缘介质层200上加工得到位于铜柱围墙230的顶部的第一凹槽240。
其中，第一凹槽240用作隔离槽，即，用于阻止后续施加的填充材料500向外漫延，以避免填充材料500从第一区域110漫延至第二区域120上，从而避免填充材料500影响位于第二区域120上的元器件600的电性能。在后续贴装元器件600时，施加的填充材料500可以漫延至第一凹槽240内，从而在第一凹槽240的作用下阻止填充材料500继续向外漫延，有利于避免填充材料500向外漫延而影响位于第二区域120上的元器件600的电性能，以及避免由于填充材料500不足而影响第一区域110上的元器件600的贴装效果和电性能，同时还能够减少因填充材料500向外漫延而产生的材料成本，以避免浪费材料。
需要说明的是，填充材料500可以采用环氧树脂胶、散热硅胶等胶粘剂。在本实施例中，填充材料500采用环氧树脂胶，环氧树脂胶主要利用环氧树脂加工得到，环氧树脂是一种高分子聚合物，由于环氧基的化学活性，可用多种含有活泼氢的化合物使其开环，固化交联生成网状结构，因此环氧树脂还是一种热固性树脂，并且，环氧树脂具有较好的耐热性和电绝缘性，对金属的附着力强。
需要说明的是，元器件600可以是有源器件，例如集成芯片，元器件600还可以是无源器件，例如贴片电阻、贴片电容等。
参照图2至图16，本发明实施例提供了封装基板的示意图，图2至图10，以及图13、图14和图16所示的封装基板的剖面示意图与本发明实施例提供的封装基板制作方法的中间过程对应，图11为图10在一些实施例中所示的封装基板的俯视图，图12为图10在另一些实施例中所示的封装基板的俯视图，图15为图14所示的封装基板的俯视图。
参照图2和图3，上述步骤S2000包括步骤S2100。
步骤S2100，利用图形转移和图形电镀的方式在内层基板100上同时加工得到第一铜柱210、第二铜柱220和铜柱围墙230。
在步骤S2100中，第一铜柱210、第二铜柱220和铜柱围墙230是同时加工得到的。例如，在内层基板100的基础上，利用遮蔽材料加工得到具有第二图形的第二遮蔽层，并在第二遮蔽层的基础上电镀得到第一铜柱210、第二铜柱220和铜柱围墙230，再去除第二遮蔽层，即，通过一次加工，得到第一铜柱210、第二铜柱220和铜柱围墙230，有利于提高加工效率。需要说明的是，在该实施例中，通过一次加工得到的第一铜柱210、第二铜柱220和铜柱围墙230，这三者的高度是基本相同的，即这三者之间的高度差较小，或者这三者之间的高度差为零。
需要说明的是，遮蔽材料可以通过贴膜或涂覆的方式，施加在内层基板100上。
参照图4，上述步骤S3000包括步骤S3100和步骤S3200。
步骤S3100，利用绝缘介质材料在内层基板100上叠层压合，得到绝缘介质层200；
步骤S3200，对绝缘介质层200进行减薄处理，使第一铜柱210顶部的端面、第二铜柱220顶部的端面和铜柱围墙230顶部的端面从绝缘介质层200中露出。
其中，在本实施例中，绝缘介质层200是利用绝缘介质材料在内层基板100上叠层压合得到的，而在一些实施例中，也可以将绝缘介质材料涂覆在内层基板100上，得到绝缘介质层200。
在得到绝缘介质层200后，需要对绝缘介质层200进行减薄处理，使第一铜柱210顶部的端面、第二铜柱220顶部的端面和铜柱围墙230顶部的端面从绝缘介质层200中露出，以便于后续对第一铜柱210、第二铜柱220和铜柱围墙230进行加工，从而便于后续加工得到的线路层或焊盘可以与内层基板100建立电性连接关系，以及便于后续对铜柱围墙230进行镭射钻孔处理。减薄处理可以采用磨板或等离子蚀刻等加工方式。
参照图8，上述步骤S4000包括步骤S4100。
步骤S4100，对铜柱围墙230的顶部进行镭射钻孔处理，以得到第一凹槽240。
其中，第一凹槽240的形状和尺寸可以根据实际需求来设置，此外，通过对铜柱围墙230顶部进行镭射钻孔处理，得到第一凹槽240，工序较简单且工序数量较少，有利于降低加工难度和加工成本。例如，通过在铜柱围墙230的顶部以钻孔或锣槽的方式，减小铜柱围墙230的整体高度，使铜柱围墙230的整体高度小于绝缘介质层200的厚度，从而通过铜柱围墙230和绝缘介质层200限定形成第一凹槽240；或者，通过在铜柱围墙230的顶部以钻孔或锣槽的方式，减小铜柱围墙230顶部的部分区域的高度，从而在铜柱围墙230的顶部形成第一凹槽240。
另外，在一些实施例中，也可以在步骤S3200的基础上，利用遮蔽材料在绝缘介质层200上加工得到具有第三图形的第三遮蔽层，而后通过减铜工艺，在具有第三图形的第三遮蔽层的基础上，对铜柱围墙230进行减铜处理，从而使铜柱围墙230的顶部端面与绝缘介质层200之间限定形成第一凹槽240。
需要说明的是，遮蔽材料可以通过贴膜或涂覆的方式，施加在绝缘介质层200上。在对铜柱围墙230顶部进行镭射钻孔处理后，铜柱围墙230的整体高度或铜柱围墙230的部分高度小于第一铜柱210的高度，并且也小于第二铜柱220的高度；在对铜柱围墙230顶部进行减铜处理后，铜柱围墙230的整体高度小于第一铜柱210的高度，并且也小于第二铜柱220的高度。
需要说明的是，在一个实施例中，可以实施步骤S1000、步骤S2100、步骤S3100、步骤S3200和步骤S4100，从而得到具有第一凹槽240的封装基板。
此外，参照图5至图8，在一些实施例中，上述步骤S2000包括步骤S2200和步骤S2300，上述步骤S3000包括步骤S3300和步骤S3400，上述步骤S4000包括步骤S4200。
参照图5和图6，步骤S2000包括步骤S2200和步骤S2300。
步骤S2200，利用图形转移和图形电镀的方式在内层基板100上加工得到铜柱围墙230。
步骤S2300，利用图形转移和图形电镀的方式在内层基板100上加工得到第一铜柱210和第二铜柱220，第一铜柱210的高度和第二铜柱220的高度大于铜柱围墙230。
其中，由于铜柱围墙230的高度小于第一铜柱210的高度和第二铜柱220的高度，则在该实施例中，可以通过两次加工，得到铜柱围墙230和第一铜柱210、第二铜柱220，即，铜柱围墙230、第一铜柱210和第二铜柱220不是同时加工得到的。例如，参照图5，在内层基板100的基础上，利用遮蔽材料加工得到具有第四图形的第四遮蔽层，在第四遮蔽层的基础上电镀得到铜柱围墙230，再去除第四遮蔽层；参照图6，然后再利用遮蔽材料在内层基板100的基础上加工得到第五图形的第五遮蔽层，在第五遮蔽层的基础上电镀得到第一铜柱210和第二铜柱220，最后去除第五遮蔽层，从而得到比铜柱围墙230的高度更高的第一铜柱210和第二铜柱220。
通过上述步骤S2200和步骤S2300得到比铜柱围墙230的高度更高的第一铜柱210和第二铜柱220，以便于后续更容易加工得到位于铜柱围墙230顶部的第一凹槽240，有利于降低加工难度。
另外，在一些实施例中，也可以在内层基板100的基础上，利用遮蔽材料加工得到具有第六图形的第六遮蔽层，在第六遮蔽层的基础上电镀得到铜柱围墙230、第一铜柱210的第一段和第二铜柱220的第一段，再去除第六遮蔽层，然后在内层基板100的基础上，再利用遮蔽材料加工得到具有第七图形的第七遮蔽层，在第七遮蔽层的基础上电镀得到第一铜柱210的第二段和第二铜柱220的第二段，而后去除第七遮蔽层，其中，第一铜柱210的第一段和第一铜柱210的第二段共同构成第一铜柱210，第二铜柱220的第一段和第二铜柱220的第二段共同构成第二铜柱220，从而得到比铜柱围墙230的高度更高的第一铜柱210和第二铜柱220。
需要说明的是，遮蔽材料可以通过贴膜或涂覆的方式，施加在内层基板100上。
参照图7，上述步骤S3000包括步骤S3300和步骤S3400。
步骤S3300，利用绝缘介质材料在内层基板100上叠层压合，得到绝缘介质层200。
步骤S3400，对绝缘介质层200进行减薄处理，使第一铜柱210顶部的端面和第二铜柱220顶部的端面从绝缘介质层200中露出。
其中，在加工得到绝缘介质层200后，需要对绝缘介质层200进行减薄处理，以使第一铜柱210顶部的端面和第二铜柱220顶部的端面从绝缘介质层200中露出，以便于后续加工得到的线路层或焊盘可以与内层基板100建立电性连接关系。此外，对绝缘介质层200进行减薄处理后，由于铜柱围墙230的高度小于第一铜柱210的高度和第二铜柱220的高度，则铜柱围墙230的顶部未从绝缘介质层200中露出，以便于后续利用曝光显影的方式在绝缘介质层200上加工得到位于铜柱围墙230顶部的第一凹槽240。
参照图8，上述步骤S4000包括步骤S4200。
步骤S4200，对具有感光特性的绝缘介质层200进行曝光显影处理，得到位于铜柱围墙230顶部的第一凹槽240。
对具有感光特性的绝缘介质层200进行曝光显影处理，工序简单，在绝缘介质层200上可以更快地加工得到第一凹槽240，提高加工效率。
参照图9，本实施例提供的封装基板制作方法还包括步骤S5100和步骤S5200。
步骤S5100，在绝缘介质层200上加工得到与第一铜柱210、铜柱围墙230连接的线路层300。
步骤S5200，利用填充材料500将元器件600贴装在线路层300上与第一铜柱210对应的位置上，使填充材料500位于第一区域110内，或者，使填充材料500分别位于第一凹槽240内和第一区域110内。
其中，在步骤S4000之后，即，在加工得到第一凹槽240后，通过步骤S5100，加工得到线路层300，线路层300可以通过第一铜柱210、铜柱围墙230与内层基板100建立电性连接关系，以便于后续贴装元器件600。线路层300上设置有多个第一连接点和多个第二连接点，线路层300通过多个第一连接点与第一铜柱210连接，以及通过多个第二连接点与铜柱围墙230连接。第二连接点位于第一凹槽240内，以避免第二线路层遮挡第一凹槽240的槽口，从而使后续施加的填充材料500可以漫延至第一凹槽240内，以便于在第一凹槽240的作用下，填充材料500停止向外漫延。
在元器件600的贴装过程中，可以先将元器件600置于线路层300上与第一铜柱210对应的位置上，例如第一连接点上，再施加填充材料500在绝缘介质层200上与第一区域110对应的位置上，即，将填充材料500施加在绝缘介质层200上，且填充材料500施加在第一区域110内，从而使填充材料500与元器件600粘连，在这个过程中，填充材料500会向外漫延，即，填充材料500会由第一区域110向第二区域120的方向漫延，而由于第一凹槽240位于第一区域110与第二区域120之间，则填充材料500会漫延至第一凹槽240内，从而在第一凹槽240的作用下，填充材料500停止向外漫延，有利于使元器件600具有较好的贴装效果，并且可以避免填充材料500影响位于第二区域120上的元器件600的电性能，以及减少耗材，降低成本。
参照图10和图13，或者参照图14和图16，一些实施例提供的封装基板制作方法还包括步骤S5300和步骤S5400。
步骤S5300，在绝缘介质层200上加工得到与第一铜柱210连接的金属焊盘400，金属焊盘400位于第一区域110内。
步骤S5400，利用填充材料500将元器件600贴装在金属焊盘400上，使填充材料500位于第一区域110内，或者，使填充材料500分别位于第一区域110内和第一凹槽240内。
其中，在步骤S4000之后，即，在加工得到第一凹槽240后，参照图10或图14，通过步骤S5300，加工得到位于第一区域110内的金属焊盘400，金属焊盘400与第一铜柱210连接，以便于后续贴装元器件600。具体地，通过沉铜或金属喷溅等方式，在绝缘介质层200的表面加工得到种子层，进而利用图形电镀等方式在种子层上电镀得到金属焊盘400。
在元器件600贴装过程中，参照图13或图16，元器件600置于金属焊盘400对应的位置上，通过在第一区域110上施加填充材料500，使填充材料500与元器件600粘连；填充材料500会向着第二区域120的方向漫延，在第一凹槽240的作用下，填充材料500漫延至第一凹槽240内，以停止向外漫延。
根据生产资料和实际需求，金属焊盘400的形状可以改变，例如，参照图11或图12，在该实施例中，金属焊盘400的形状采用矩形，以适应元器件600的形状；或者，参照图15，在另一些实施例中，金属焊盘400的形状采用圆形、多边形或不规则图形等。
根据生产资料和实际需求，第一凹槽240的形状可以改变，例如，参照图11或图15，在该实施例中，第一凹槽240采用回环形；或者，参照图12，在该实施例中，第一凹槽240采用矩形。
需要说明的是，图11为一些实施例中的图10的所示的封装基板的俯视图，图12为另一些实施例中图10所示的封装基板的俯视图，即，图10所示的封装基板在不同的实施例中可以具有不同的俯视图，以在不同实施例中，示意不同实施例中的封装基板的结构差异。
此外，在完成利用填充材料500将元器件600贴装在金属焊盘400上的步骤后，可以利用封装材料在绝缘介质层200上加工得到封装层700，封装层700覆盖元器件600，以便于保护元器件600，并且便于后续根据实际需求充分利用布线面积，有利于小型化。
参照图8、图13或图16，本实施例还提供了一种封装基板，该封装基板由上述封装基板制作方法制备得到。其中，通过上述封装基板制作方法制备得到的封装基板，设置有第一凹槽240，可以使施加在第一区域110上的填充材料500停止向外漫延，即，第一凹槽240可以阻止填充材料500向外漫延，以避免影响相邻元器件600的电性能，以及避免由于填充材料500向外漫延而导致元器件600的贴装效果下降，同时还能够减少因填充材料500向外漫延而产生的材料成本，以避免浪费材料。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (10)

1.一种封装基板制作方法，其特征在于，包括以下步骤：
提供内层基板；
在所述内层基板上加工得到第一铜柱、第二铜柱和铜柱围墙，所述第一铜柱所在区域为第一区域，所述第二铜柱所在区域为第二区域，所述铜柱围墙位于所述第一区域与所述第二区域之间；
在所述内层基板上加工得到绝缘介质层，所述第一铜柱、所述第二铜柱和所述铜柱围墙均位于所述绝缘介质层内；
在所述绝缘介质层上加工得到位于所述铜柱围墙的顶部的第一凹槽。
2.根据权利要求1所述的封装基板制作方法，其特征在于，所述在所述内层基板上加工得到第一铜柱、第二铜柱和铜柱围墙，包括以下步骤：
利用图形转移和图形电镀的方式在所述内层基板上同时加工得到所述第一铜柱、所述第二铜柱和所述铜柱围墙。
3.根据权利要求1或2所述的封装基板制作方法，其特征在于，所述在所述内层基板上加工得到绝缘介质层，包括以下步骤：
利用绝缘介质材料在所述内层基板上叠层压合，得到所述绝缘介质层；
对所述绝缘介质层进行减薄处理，使所述第一铜柱顶部的端面、所述第二铜柱顶部的端面和所述铜柱围墙顶部的端面从所述绝缘介质层中露出。
4.根据权利要求3所述的封装基板制作方法，其特征在于，所述在所述绝缘介质层上加工得到位于所述铜柱围墙的顶部的第一凹槽，包括以下步骤：
对所述铜柱围墙的顶部进行镭射钻孔处理，以得到所述第一凹槽。
5.根据权利要求1所述的封装基板制作方法，其特征在于，所述在所述内层基板上加工得到第一铜柱、第二铜柱和铜柱围墙，包括以下步骤：
利用图形转移和图形电镀的方式在所述内层基板上加工得到所述铜柱围墙；
利用图形转移和图形电镀的方式在所述内层基板上加工得到第一铜柱和第二铜柱，所述第一铜柱的高度和所述第二铜柱的高度大于所述铜柱围墙。
6.根据权利要求5所述的封装基板制作方法，其特征在于，所述在所述内层基板上加工得到绝缘介质层，包括以下步骤：
利用感光绝缘介质材料在所述内层基板上叠层压合，得到具有感光特性的所述绝缘介质层；
对所述绝缘介质层进行减薄处理，使所述第一铜柱顶部的端面和所述第二铜柱顶部的端面从所述绝缘介质层中露出。
7.根据权利要求6所述的封装基板制作方法，其特征在于，所述在所述绝缘介质层上加工得到位于所述铜柱围墙的顶部的第一凹槽，包括以下步骤：
对具有感光特性的绝缘介质层进行曝光显影处理，得到位于所述铜柱围墙顶部的所述第一凹槽。
8.根据权利要求1所述的封装基板制作方法，其特征在于，还包括以下步骤：
在所述绝缘介质层上加工得到与所述第一铜柱、所述铜柱围墙连接的线路层；
利用填充材料将元器件贴装在所述线路层上与所述第一铜柱对应的位置上，使所述填充材料位于所述第一区域内，或者，使所述填充材料分别位于所述第一凹槽内和所述第一区域内。
9.根据权利要求1所述的封装基板制作方法，其特征在于，还包括以下步骤：
在所述绝缘介质层上加工得到与所述第一铜柱连接的金属焊盘，所述金属焊盘位于所述第一区域内；
利用填充材料将元器件贴装在所述金属焊盘上，使所述填充材料位于所述第一区域内，或者，使所述填充材料分别位于所述第一区域内和所述第一凹槽内。
10.一种封装基板，其特征在于，所述封装基板由权利要求1至9中任一项所述的封装基板制作方法制备得到。
CN202210275642.7A 2022-03-18 2022-03-18 封装基板及其制作方法 Pending CN114743936A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210275642.7A CN114743936A (zh) 2022-03-18 2022-03-18 封装基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210275642.7A CN114743936A (zh) 2022-03-18 2022-03-18 封装基板及其制作方法

Publications (1)

Publication Number Publication Date
CN114743936A true CN114743936A (zh) 2022-07-12

Family

ID=82277605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210275642.7A Pending CN114743936A (zh) 2022-03-18 2022-03-18 封装基板及其制作方法

Country Status (1)

Country Link
CN (1) CN114743936A (zh)

Similar Documents

Publication Publication Date Title
CN106057688B (zh) 具有屏蔽件的集成电路封装系统及其制造方法
EP1356520B1 (en) Microelectronic substrate with integrated devices
US8110896B2 (en) Substrate structure with capacitor component embedded therein and method for fabricating the same
EP1356519B1 (en) Integrated core microelectronic package
US8008753B1 (en) System and method to reduce shorting of radio frequency (RF) shielding
US20080006942A1 (en) Bottom substrate of package on package and manufacturing method thereof
EP2551904A1 (en) Semiconductor device, semiconductor module structure configured by vertically stacking semiconductor devices, and manufacturing method thereof
US20220254695A1 (en) Embedded package structure and preparation method therefor, and terminal
KR20060129519A (ko) 오버몰드 패키지 및 그 제조 방법
CN103247599A (zh) 半导体器件及其制造方法
US20080224276A1 (en) Semiconductor device package
KR100236889B1 (ko) 전자부품 탑재용 기판 및 그 제조방법
US20130133940A1 (en) System in package module and method of fabricating the same
US7101733B2 (en) Leadframe with a chip pad for two-sided stacking and method for manufacturing the same
TW201536130A (zh) 內建零件的配線基板及其製造方法
CN109686669B (zh) 一种集成电路封装方法及封装结构
CN114743936A (zh) 封装基板及其制作方法
CN107946285B (zh) 电子封装件及其制法
CN114883206A (zh) 芯片的封装方法和芯片的封装机构
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
CN115841995B (zh) 一种封装结构及封装方法
CN110858548A (zh) 埋入式芯片及其制造方法
CN113784529B (zh) 电路板及其制作方法
CN210628300U (zh) 带有外置线路的集成电路芯片
CN215266272U (zh) 基于铜箔载板的高散热板级扇出封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination