CN116895618A - 芯片散热结构、芯片叠装结构、封装结构以及制备方法 - Google Patents

芯片散热结构、芯片叠装结构、封装结构以及制备方法 Download PDF

Info

Publication number
CN116895618A
CN116895618A CN202310729038.1A CN202310729038A CN116895618A CN 116895618 A CN116895618 A CN 116895618A CN 202310729038 A CN202310729038 A CN 202310729038A CN 116895618 A CN116895618 A CN 116895618A
Authority
CN
China
Prior art keywords
chip
heat dissipation
metal
electrode
metal heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310729038.1A
Other languages
English (en)
Inventor
徐俊
王菲菲
单晶晶
翟士建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changdian Technology Management Co ltd
Original Assignee
Changdian Technology Management Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changdian Technology Management Co ltd filed Critical Changdian Technology Management Co ltd
Priority to CN202310729038.1A priority Critical patent/CN116895618A/zh
Publication of CN116895618A publication Critical patent/CN116895618A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请公开了芯片散热结构、芯片叠装结构、封装结构以及制备方法，其中，芯片散热结构包括具有多个通孔的芯片，通孔内部填充有金属柱，芯片具有引脚面，芯片的引脚面具有与金属柱电性连接的电极，多个电极中，至少有一个电极为接地电极，至少一个电极为非接地电极，芯片散热结构还包括覆盖在芯片的引脚面的金属散热层，金属散热层与各接地电极连接，与各非接地电极不连接。本申请通过金属散热层有效增加了散热面积，且实际运用时，还可以通过金属散热层与外部的散热结构连接，能够增加散热方式和散热效果；此外，铺设在引脚面的金属散热层可以减小地线的阻抗，可以屏蔽信号，减少相互干扰，能够有效增强电路抗干扰能力。

Description

芯片散热结构、芯片叠装结构、封装结构以及制备方法
技术领域
本发明涉及半导体技术领域，具体涉及芯片散热结构、芯片叠装结构、封装结构以及制备方法。
背景技术
TSV(Through Silicon Via)硅通孔，其主要功能是Z轴电气延伸和互联的作用。TSV按照集成类型的不同分为2.5D TSV和3D TSV，2.5D TSV是指的位于硅转接板Inteposer上的TSV，3D TSV是指贯穿芯片体之中，连接上下层芯片的TSV。
TSV的优点是通过通孔连接各个芯片，缺点是散热渠道单一，仅靠通孔内的材料(铜)散热，此外，通孔中的材料含铜量有限，散热效果较差。
发明内容
本发明针对上述问题，提出了芯片散热结构、芯片叠装结构、封装结构以及制备方法。
本发明采取的技术方案如下：
一种芯片散热结构，包括：
芯片，所述芯片具有引脚面和多个通孔，所述通孔内部填充有金属柱，所述芯片的引脚面具有与所述金属柱电性连接的多个电极，多个电极中，至少有一个电极为接地电极，至少有一个电极为非接地电极；
金属散热层，覆盖所述芯片的引脚面，所述金属散热层与各接地电极连接，与各非接地电极电学绝缘。
本申请通过金属散热层有效增加了散热面积，且实际运用时，还可以通过金属散热层与外部的散热结构连接，能够增加散热方式和散热效果；此外，铺设在引脚面的金属散热层可以减小地线的阻抗，可以屏蔽信号，减少相互干扰，能够有效增强电路抗干扰能力。
本申请所说的引脚面指的是具有电极的一面，实际运用时，芯片可以具有一个引脚面，也可以具有两个引脚面。
实际运用时，金属柱的材质可以为金、铜等本领域常用的金属，金属散热层的材质可以为金、铜等本领域常用的金属。
金属散热层与各接地电极连接，金属散热层相当于接地电极的延伸，金属散热层与各非接地电极电学绝缘能够防止接地电极与非接地电极短路。
本申请所说的芯片可以为各种类型的芯片，也可以为硅转接板Inteposer。
于本发明其中一实施例中，所述金属柱和金属散热层的材质均为铜。
本申请还公开了一种芯片散热结构的制备方法，包括以下步骤：
提供芯片，所述芯片具有引脚面和多个通孔，所述通孔内部填充有金属柱，所述芯片的引脚面具有与所述金属柱电性连接的多个电极，多个电极中，至少有一个电极为接地电极，至少有一个电极为非接地电极；
在所述芯片的引脚面覆盖金属散热层，使得所述金属散热层与所述接地电极连接，与所述非接地电极电学绝缘。
于本发明其中一实施例中，在所述芯片的引脚面覆盖金属散热层的步骤包括：
在所述芯片的引脚面铺设完全覆盖各电极的绝缘膜；
对芯片的引脚面进行曝光显影，以去除一部分绝缘膜，使得非接地电极的侧壁和端面保留有绝缘膜，接地电极的端面保留有绝缘膜；
针对曝光显影区域进行镀金属，形成金属散热层，所述金属散热层与各接地电极的侧壁电性连接，与各非接地电极侧壁的绝缘膜连接；
对芯片的引脚面再次曝光显影，去除剩余的绝缘膜。
于本发明其中一实施例中，所述金属柱和金属散热层的材质均为铜。
于本发明其中一实施例中，所述镀金属的具体操作方式为：以纳米银导电墨水作为活化剂，针对曝光显影区域进行化学镀铜。
实际运用时，优选使用低固含量且低粘度的纳米银导电墨水作为活化剂。
于本发明其中一实施例中，通过MSAP工艺或ETS工艺进行镀金属，形成所述金属散热层。
于本发明其中一实施例中，所述绝缘膜为PI膜。
本申请还公开了一种芯片叠装结构，包括多个上文所述的芯片散热结构，多个芯片散热结构依次叠设，相邻的两个芯片散热结构中，上方的芯片散热结构的电极与下方的芯片散热结构对应的金属柱电性连接。
于本发明其中一实施例中，还包括：
金属散热盖，设置在芯片散热结构外侧，所述金属散热盖与至少一层金属散热层电性连接。
通过外部的金属散热盖能够提高散热盖在3D封装中的散热作用，进一步增强散热效果。此外，金属散热盖与至少一层金属散热层电性连接，能够进一步增强电路抗干扰能力。
于本发明其中一实施例中，所述金属散热盖通过镀金属工艺形成在芯片散热结构外侧。
实际运用时，金属散热盖的材质与金属散热层的材质可以相同或不同。
于本发明其中一实施例中，所述金属散热盖通过导热凝胶粘设在芯片散热结构外侧，所述金属散热盖通过所述导热凝胶与至少一个金属散热层连接。
通过导热凝胶方便金属散热盖的安装，且能够保证金属散热层将热量传递至金属散热盖上。
本申请还公开了一种封装结构，包括上文所述的芯片叠装结构。
本发明的有益效果是：本申请通过金属散热层有效增加了散热面积，且实际运用时，还可以通过金属散热层与外部的散热结构连接，能够增加散热方式和散热效果；此外，铺设在引脚面的金属散热层可以减小地线的阻抗，可以屏蔽信号，减少相互干扰，能够有效增强电路抗干扰能力。
附图说明
图1是芯片的局部剖视图；
图2是在图1的芯片上铺设绝缘膜后的示意图；
图3是图2的芯片进行第一次曝光显影后的示意图；
图4是在图3的芯片上形成金属散热层的示意图；
图5是图4的芯片进行第二次曝光显影后的示意图；
图6是芯片的俯视图；
图7是实施例1芯片散热结构的俯视图；
图8是实施例2芯片叠装结构的示意图；
图9是实施例3芯片叠装结构的示意图；
图10是实施例4芯片叠装结构的示意图。
图中各附图标记为：
1、芯片散热结构；11、芯片；111、通孔；112、引脚面；12、金属柱；13、接地电极；14、非接地电极；15、金属散热层；16、绝缘膜；2、金属散热盖；3、导热凝胶。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
在本申请的描述中，需要说明的是，术语“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
下面结合各附图，对本发明做详细描述。
实施例1
如图5、图6和7所示，实施例提供了一种芯片散热结构1，包括：
芯片11，所述芯片11具有引脚面112和多个通孔111，所述通孔111内部填充有金属柱12，所述芯片11的引脚面112具有与所述金属柱12电性连接的多个电极，多个电极中，至少有一个电极为接地电极13，至少有一个电极为非接地电极14；
金属散热层15，覆盖所述芯片11的引脚面112，所述金属散热层15与各接地电极13连接，与各非接地电极14电学绝缘。
金属散热层15与各接地电极13连接，金属散热层15相当于接地电极13的延伸，金属散热层15与各非接地电极14电学绝缘能够防止接地电极13与非接地电极14短路。
本实施例通过金属散热层15有效增加了散热面积，且实际运用时，还可以通过金属散热层15与外部的散热结构(散热翅片、散热盖等)连接，高效的将热量转移出去，能够增加散热方式和散热效果；此外，铺设在引脚面112的金属散热层15可以减小地线的阻抗，可以屏蔽信号，减少相互干扰，能够有效增强电路抗干扰能力，其具体原理如下：信号包括两部分，分别为电信号(从导线走)和电磁波(空间)，电信号或者电磁波都要有一个回路，从信号的正极回到负极而且会找最近最低阻抗的回路回到地信号，大面积、没有油漆的金属散热层的阻抗是最小的，相当于金属散热层是一个接近于0欧姆的电阻，其他空间是一个远大于0的电阻，大部分能量被金属散热层吸收了，其他器件或渠道收到的信号就小很多了，从而减少了干扰。
在一实施例中，所述芯片11可以为各种类型的芯片11，也可以为硅转接板Inteposer。
在一实施例中，所述引脚面112指的是具有电极的一面，实际运用时，芯片11可以具有一个引脚面112，也可以具有两个引脚面，即上表面和下表面均为引脚面112。
在一实施例中，金属柱12和金属散热层15的材质可以均为铜，在又一实施例中，金属柱12和金属散热层15的材质还可以为金、银等符合散热性要求的金属。
如图1至6所示，实施例还公开了一种芯片散热结构1的制备方法，包括：
如图1和6所示，提供芯片11，所述芯片11具有引脚面112和多个通孔111，所述通孔111内部填充有金属柱12，所述芯片11的引脚面112具有与所述金属柱12电性连接的多个电极，多个电极中，至少有一个电极为接地电极13，至少有一个电极为非接地电极14；
如图5所示，在所述芯片11的引脚面覆盖金属散热层15，使得所述金属散热层15与所述接地电极13连接，与所述非接地电极14电学绝缘。
在一实施例中，在所述芯片的引脚面覆盖金属散热层的步骤包括：
如图2所示，在芯片11的引脚面112铺设完全覆盖各电极的绝缘膜16；
如图3所示，对芯片11的引脚面112进行曝光显影，以去除一部分绝缘膜16，使得非接地电极14的侧壁和端面保留有绝缘膜16，即剩余的绝缘膜16完全遮盖非接地电极14，还需要使得接地电极13的端面保留有绝缘膜16，即剩余的绝缘膜16局部遮盖接地电极13；
如图4所示，针对曝光显影区域进行镀金属，形成金属散热层15，金属散热层15与各接地电极13的侧壁电性连接，与各非接地电极14侧壁的绝缘膜连接；
如图5和7所示，对芯片11的引脚面112再次曝光显影，去除剩余的绝缘膜16。
而在去除剩余的绝缘膜16后，各非接地电极14侧壁的绝缘膜16被去除，金属散热层15和各非接地电极14实现电学绝缘。
在一实施例中，所述绝缘膜16可以为PI膜，在又一实施例中，所述绝缘膜可以为阻焊剂(SR)或聚苯并恶唑(PBO)。
在一实施例中，所述完全遮盖指的是剩余的绝缘膜16外轮廓在引脚面12上的正投影面积大于非接地电极14外轮廓在引脚面12上的正投影面积，从而在曝光显影后，非接地电极14的侧壁和端面保留有绝缘膜16；本申请所说的局部遮盖指的是剩余的绝缘膜16外轮廓在引脚面112上的正投影面积小于等于接地电极13外轮廓在引脚面12上的正投影面积，从而在曝光显影后，接地电极13的端面保留有绝缘膜16，而接地电极13的侧壁不保留绝缘膜16。
在一实施例中，镀金属的具体操作方式为：以纳米银导电墨水作为活化剂，针对曝光显影区域进行化学镀铜。实际运用时，优选使用低固含量且低粘度的纳米银导电墨水作为活化剂。
实际运用时，还可以通过MSAP工艺或ETS工艺进行镀金属，形成金属散热层15。
实施例2
如图8所示，实施例公开了一种芯片11叠装结构，包括多个实施例1的芯片散热结构1，多个芯片散热结构1依次叠设，相邻的两个芯片散热结构1中，上方的芯片散热结构1的电极与下方的芯片散热结构1对应的金属柱12电性连接。
实施例还公开了一种封装结构，包括本实施例的芯片11叠装结构。
实施例3
如图9所示，实施例公开了一种芯片11叠装结构，与实施例2的区别在于：
还包括：金属散热盖2，设置在芯片散热结构1外侧，金属散热盖2与至少一层金属散热层15电性连接。
通过外部的金属散热盖2能够提高散热盖在3D封装中的散热作用，进一步增强散热效果。此外，金属散热盖2与至少一层金属散热层15电性连接，能够进一步增强电路抗干扰能力。
在一实施例中，金属散热盖2可以通过镀金属工艺形成在芯片散热结构1外侧。实际运用时，金属散热盖2的材质与金属散热层15的材质可以相同或不同。
实施例4
如图10所示，实施例公开了一种芯片11叠装结构，与实施例3的区别在于：金属散热盖2通过导热凝胶3粘设在芯片散热结构1外侧，金属散热盖2通过导热凝胶3与至少一个金属散热层15连接。
通过导热凝胶3方便金属散热盖2的安装，且能够保证金属散热层15将热量传递至金属散热盖2上。
以上所述仅为本发明的优选实施例，并非因此即限制本发明的专利保护范围，凡是运用本发明说明书及附图内容所作的等效结构变换，直接或间接运用在其他相关的技术领域，均同理包括在本发明的保护范围内。

Claims (13)

1.一种芯片散热结构，其特征在于，包括：
芯片，所述芯片具有引脚面和多个通孔，所述通孔内部填充有金属柱，所述芯片的引脚面具有与所述金属柱电性连接的多个电极，多个电极中，至少有一个电极为接地电极，至少有一个电极为非接地电极；
金属散热层，覆盖所述芯片的引脚面，所述金属散热层与各接地电极连接，与各非接地电极电学绝缘。
2.如权利要求1所述的芯片散热结构，其特征在于，所述金属柱和金属散热层的材质均为铜。
3.一种芯片散热结构的制备方法，其特征在于，包括：
提供芯片，所述芯片具有引脚面和多个通孔，所述通孔内部填充有金属柱，所述芯片的引脚面具有与所述金属柱电性连接的多个电极，多个电极中，至少有一个电极为接地电极，至少有一个电极为非接地电极；
在所述芯片的引脚面覆盖金属散热层，使得所述金属散热层与所述接地电极连接，与所述非接地电极电学绝缘。
4.如权利要求3所述的芯片散热结构的制备方法，其特征在于，在所述芯片的引脚面覆盖金属散热层的步骤包括：
在所述芯片的引脚面铺设完全覆盖各电极的绝缘膜；
对芯片的引脚面进行曝光显影，以去除一部分绝缘膜，使得非接地电极的侧壁和端面保留有绝缘膜，接地电极的端面保留有绝缘膜；
针对曝光显影区域进行镀金属，形成金属散热层，所述金属散热层与各接地电极的侧壁电性连接，与各非接地电极侧壁的绝缘膜连接；
对芯片的引脚面再次曝光显影，去除剩余的绝缘膜。
5.如权利要求3所述的芯片散热结构的制备方法，其特征在于，所述金属柱和金属散热层的材质均为铜。
6.如权利要求5所述的芯片散热结构的制备方法，其特征在于，所述镀金属的具体操作方式为：以纳米银导电墨水作为活化剂，针对曝光显影区域进行化学镀铜。
7.如权利要求5所述的芯片散热结构的制备方法，其特征在于，通过MSAP工艺或ETS工艺进行镀金属，形成所述金属散热层。
8.如权利要求4所述的芯片散热结构的制备方法，其特征在于，所述绝缘膜为PI膜。
9.一种芯片叠装结构，其特征在于，包括多个权利要求1或2所述的芯片散热结构，多个芯片散热结构依次叠设，相邻的两个芯片散热结构中，上方的芯片散热结构的电极与下方的芯片散热结构对应的金属柱电性连接。
10.如权利要求9所述的芯片叠装结构，其特征在于，还包括：
金属散热盖，设置在芯片散热结构外侧，所述金属散热盖与至少一层金属散热层电性连接。
11.如权利要求10所述的芯片叠装结构，其特征在于，所述金属散热盖通过镀金属工艺形成在芯片散热结构外侧。
12.如权利要求10所述的芯片叠装结构，其特征在于，所述金属散热盖通过导热凝胶粘设在芯片散热结构外侧，所述金属散热盖通过所述导热凝胶与至少一个金属散热层连接。
13.一种封装结构，其特征在于，包括权利要求8至12任意一项所述的芯片叠装结构。
CN202310729038.1A 2023-06-19 2023-06-19 芯片散热结构、芯片叠装结构、封装结构以及制备方法 Pending CN116895618A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310729038.1A CN116895618A (zh) 2023-06-19 2023-06-19 芯片散热结构、芯片叠装结构、封装结构以及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310729038.1A CN116895618A (zh) 2023-06-19 2023-06-19 芯片散热结构、芯片叠装结构、封装结构以及制备方法

Publications (1)

Publication Number Publication Date
CN116895618A true CN116895618A (zh) 2023-10-17

Family

ID=88312889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310729038.1A Pending CN116895618A (zh) 2023-06-19 2023-06-19 芯片散热结构、芯片叠装结构、封装结构以及制备方法

Country Status (1)

Country Link
CN (1) CN116895618A (zh)

Similar Documents

Publication Publication Date Title
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US7960827B1 (en) Thermal via heat spreader package and method
TWI277185B (en) Semiconductor package structure
KR100309957B1 (ko) 반도체장치
US8946886B1 (en) Shielded electronic component package and method
KR100228557B1 (ko) 반도체 장치용 적층 패키지 구조물과 이를 포함하는 반도체 장치
US8633587B2 (en) Package structure
US11764163B2 (en) Semiconductor encapsulation structure and encapsulation method
US20060118931A1 (en) Assembly structure and method for embedded passive device
US20170194300A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
CN104851812A (zh) 半导体元件及其制作方法
CN112701115B (zh) 一种射频前端模块的三维异质集成封装结构及其制作方法
US20180374827A1 (en) Semiconductor assembly with three dimensional integration and method of making the same
CN112259528A (zh) 具有双面选择性电磁屏蔽封装的sip结构及其制备方法
CN110364496A (zh) 一种芯片封装结构及其封装方法
CN116314065A (zh) 包括散热器的半导体封装结构及其制造方法
US11776919B2 (en) Semiconductor package
CN116895618A (zh) 芯片散热结构、芯片叠装结构、封装结构以及制备方法
CN210897279U (zh) 一种基于金属基底的集成天线和射频前端的埋入封装结构
US20170133352A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
CN114566479A (zh) 一种封装模组、其制备方法、基站及电子设备
CN210692485U (zh) 天线封装结构
JPH11163217A (ja) 半導体装置
CN112992776A (zh) 封装方法、封装结构及封装模块
WO2008021797A1 (en) Thermally enhanced bga package apparatus and method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination