CN113725150A - 一种通孔填充制作方法 - Google Patents
一种通孔填充制作方法 Download PDFInfo
- Publication number
- CN113725150A CN113725150A CN202111006676.8A CN202111006676A CN113725150A CN 113725150 A CN113725150 A CN 113725150A CN 202111006676 A CN202111006676 A CN 202111006676A CN 113725150 A CN113725150 A CN 113725150A
- Authority
- CN
- China
- Prior art keywords
- dry film
- dielectric layer
- sample piece
- hole
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000000059 patterning Methods 0.000 claims abstract description 19
- 238000003825 pressing Methods 0.000 claims abstract description 11
- 238000007747 plating Methods 0.000 claims abstract description 7
- 238000009713 electroplating Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 12
- 239000011347 resin Substances 0.000 claims description 12
- 238000000206 photolithography Methods 0.000 claims description 9
- 239000002904 solvent Substances 0.000 claims description 9
- 239000004642 Polyimide Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 239000002861 polymer material Substances 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229920000052 poly(p-xylylene) Polymers 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims description 4
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 claims description 4
- 229920002554 vinyl polymer Polymers 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 abstract description 5
- 238000002360 preparation method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 239000003292 glue Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000013043 chemical agent Substances 0.000 description 2
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 2
- 238000009776 industrial production Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及通孔填充制作方法，包括以下步骤：提供已完成通孔、绝缘层制备的样件，在完成通孔和绝缘层制备的样件上的通孔侧壁及表面电镀或化镀金属层；将样件任意一面键合在第一载板上，在另一面压入干膜填充通孔并均匀覆盖表面；将表面干膜图案化后去除除通孔区域之外的干膜，并固化剩余干膜；在表面制作图案介质层，去除未被介质层覆盖的金属层，并将介质层全部清除；将样件已加工一面键合到第二载板上，并将样件与第一载板上解键合，重复压干膜、图案化、去除干膜、干膜固化、制作图案介质层、去除金属层和介质层、将样件从第二载板上解键合，完成通孔填充制作，并实现电互联。该方法孔洞率小、对高端设备依赖小、封装可靠性高，生产效率高。
Description
技术领域
本发明涉及一种集成电路的封装方法，尤其是一种通孔填充制作方法。
背景技术
三维集成工艺是目前集成电路的主要发展方向，因其高频特性出色，能减小传输延时、降低噪声、封装尺寸小、热膨胀可靠性高等优点受到业界的重视，可应用范围也较广。
现有通孔填充工艺主要是用电镀工艺淀积金属填充通孔完成电互联。这一工艺中对材料、设备要求高，且工艺窗口窄，通孔填充金属后易出现空洞，对整个电路的可靠性造成影响。
发明内容
为解决上述问题，本发明提供一种对材料、设备要求低、通孔填充后不易出现空洞、电路可靠性高的一种通孔填充制作方法，具体技术方案为：
一种通孔填充制作方法，包括以下步骤：对样件的通孔侧壁及样件的表面电镀或化镀金属层，所述样件为已完成通孔和绝缘层制备的样件；将所述样件任意一面键合在第一载板上，在另一面压入干膜填充所述通孔，并均匀覆盖所述样件的表面；将表面干膜图案化后，去除除所述通孔区域之外的干膜，对保留的干膜进行固化；接着在所述样件的表面制作具有图案的介质层，通过刻蚀液刻蚀掉未被所述介质层覆盖的金属层后，将所述介质层全部清除；将所述样件已加工一面键合到第二载板上，并将所述样件与所述第一载板上解键合，然后压入干膜填充所述通孔内未填充部分并均匀覆盖所述样件的表面；将表面干膜图案化后，去除除开口区域之外的干膜，对保留的干膜进行固化；接着在表面制作具有图案的介质层，通过刻蚀液刻蚀掉未被所述介质层覆盖的金属层后，将所述介质层全部清除；最后将所述样件从所述第二载板上解键合，完成通孔填充制作，并实现电互联。
优选的，所述样件包括硅、玻璃或树脂料，所述样件包括任意尺寸的晶圆级或板级，所述样件的厚度不大于1000μm。
优选的，所述电镀或化镀金属层中的金属包括Ni、Cu、Au中的一种或多种，所述金属层厚度不小于1μm，所述金属层可通过相应成分的刻蚀液刻蚀掉。
优选的，所述第一载板和所述第二载板包括硅板、玻璃板或金属板，所述第一载板和所述第二载板的外形与所述样件的外形一致，所述第一载板和所述第二载板的厚度均不小于300μm。
优选的，所述键合方法是通过键合胶将所述样件与所述第一载板和所述第二载板粘接在一起，所述键合胶可在一定条件下失去粘接力，分离所述样件与所述第一载板和所述第二载板。
优选的，所述干膜图案化方法为通过光刻工艺使曝光部分的干膜改性，用溶剂将不需要保留部分的干膜剥离，形成所需图案，保留的干膜在一定温度下固化，所述干膜材料包括树脂类和聚酰亚胺类在内的聚合物材质。
优选的，所述介质层的制作方法为通过光刻工艺使曝光部分的介质层改性，用溶剂将不需要保留部分的介质层剥离，形成所需图案，相关工艺完成后，再通过另一溶剂将剩余介质层剥离，所述介质层不能实现永久保留，所述介质层材料包括聚酰亚胺类、乙烯基树脂类、环氧树脂类和聚对二甲苯在内的聚合物材质。
与现有技术相比本发明具有以下有益效果：
本发明提供的一种通孔填充制作方法可以有效的降低通孔填充的孔洞率，降低对高端设备的依赖，极大的提高了封装的可靠性，提高生产效率，提升产品成品率和良率；并且能适应大规模的工业生产，从而降低了制造的成本。
附图说明
图1是本实施例使用的已完成通孔和绝缘层制备的样件结构示意图；
图2是样件通孔侧壁和表面电镀或化学镀金属层后的示意图；
图3是样件键合在第一载板上的示意图；
图4是样件一面压入干膜后的示意图；
图5是样件表面干膜图案化，并将干膜固化后的示意图；
图6是样件表面涂覆介质层后的示意图；
图7是样件表面介质层图案化后的示意图；
图8是样件表面多余金属层刻蚀后的示意图；
图9是样件表面其余介质层剥离后的示意图；
图10是样件键合到第二载板上的示意图；
图11是样件与第一载板解键合后的示意图；
图12是样件另一面压入干膜后的示意图；
图13是样件另一面干膜图案化，并将干膜固化后的示意图；
图14是样件另一面涂覆介质层后的示意图；
图15是样件另一面介质层图案化后的示意图；
图16是样件另一面多余金属层刻蚀后的示意图；
图17是样件另一面其余介质层剥离后的示意图；
图18是样件与第二载板解键合后的示意图。
具体实施方式
现结合附图对本发明作进一步说明。
如图1至图18所示，一种通孔填充制作方法，包括以下步骤：
对样件的通孔侧壁及样件的表面电镀或化镀金属层，样件为已完成通孔和绝缘层制备的样件；
将样件任意一面键合在第一载板上，在另一面压入干膜填充通孔，并均匀覆盖样件的表面；
将表面干膜图案化后，去除除通孔区域之外的干膜，对保留的干膜进行固化；
接着在样件的表面制作具有图案的介质层，通过刻蚀液刻蚀掉未被介质层覆盖的金属层后，将介质层全部清除；
将样件已加工一面键合到第二载板上，并将样件与第一载板上解键合，然后压入干膜填充通孔内未填充部分并均匀覆盖样件的表面；
将表面干膜图案化后，去除除开口区域之外的干膜，对保留的干膜进行固化；
接着在表面制作具有图案的介质层，通过刻蚀液刻蚀掉未被介质层覆盖的金属层后，将介质层全部清除；
最后将样件从第二载板上解键合，完成通孔填充制作，并实现电互联。
样件包括硅、玻璃或树脂料，样件包括任意尺寸的晶圆级或板级，样件的厚度不大于1000μm。
电镀或化镀金属层中的金属包括Ni、Cu、Au中的一种或多种，金属层厚度不小于1μm，金属层可通过相应成分的刻蚀液刻蚀掉。
第一载板和第二载板包括硅板、玻璃板或金属板，第一载板和第二载板的外形与样件的外形一致，第一载板和第二载板的厚度均不小于300μm。
键合方法是通过键合胶将样件与第一载板和第二载板粘接在一起，键合胶可在一定条件下失去粘接力，分离样件与第一载板和第二载板。
干膜图案化方法为通过光刻工艺使曝光部分的干膜改性，用溶剂将不需要保留部分的干膜剥离，形成所需图案，保留的干膜在一定温度下固化，干膜材料包括树脂类和聚酰亚胺类在内的聚合物材质。
介质层的制作方法为通过光刻工艺使曝光部分的介质层改性，用溶剂将不需要保留部分的介质层剥离，形成所需图案，相关工艺完成后，再通过另一溶剂将剩余介质层剥离，介质层不能实现永久保留，介质层材料包括聚酰亚胺类、乙烯基树脂类、环氧树脂类和聚对二甲苯在内的聚合物材质。
图1至图18给出了本发明通孔填充制作方法的具体流程。
首先，如图1所示，本实施例需要一个已完成通孔和绝缘层制备的样件，样件101可为包括晶圆级、板级在内的硅、玻璃和树脂料材质，样件101的厚度不大于1000μm，样件中的通孔如图1中102所示；
在样件101表面和通孔102内化学镀金属层103，金属层103为包括Ni、Cu、Au在内材质，金属层103厚度为不小于1μm，如图2所示；
接着将样件101与第一载板105通过键合胶104粘接在一起，如图3所示，第一载板105为包括硅、玻璃或金属板，载板105外形与样件101外形一般保持一致，第一载板105厚度为不小于300μm，键合胶104对包括温度、波长激光和制定化学药剂敏感，键合胶104厚度为不小于30μm；
在样件101表面压入干膜材料106填充孔内并均匀覆盖表面，如图4所示，干膜106包括树脂类和聚酰亚胺类在内的聚合物材质，干膜106厚度不小于10μm；再利用光刻技术将干膜106图案化，如图5所示，去除除通孔102区域外的干膜，对干膜106进行固化；
接着在样件101表面涂覆介质层107，如图6所示，介质层107包括聚酰亚胺类、乙烯基树脂类、环氧树脂类和聚对二甲苯在内的聚合物材质；
再利用光刻工艺将介质层107图案化，如图7所示，将需要保留金属层103区域的介质层107保留，剥离其他区域的介质层107；接着采用刻蚀液将暴露的金属层103刻蚀掉，如图8所示，刻蚀液成分需根据金属层103的成分确定；再将剩余的介质层107全部剥离，样件101一面制作完成，如图9所示；
如图10所示，将样件101已加工的一面与第二载板108通过键合胶104粘接在一起，接着通过与键合胶104相应方法将第一载板105从样件101上拆除，如图11所示，相应方法包括相应的温度、波长激光和制定化学药剂中的一种或多种条件；
接着在样件101另一面压入干膜材料106填充孔内并均匀覆盖表面，如图12所示；再利用光刻技术将干膜106图案化，如图13所示，去除除通孔102区域外的干膜，对干膜106进行固化；
接着在样件101另一面涂覆介质层107，如图14所示；再利用光刻工艺将介质层107图案化，如图15所示，将需要保留金属层103区域的介质层107保留，剥离其他区域的介质层107；接着采用刻蚀液将暴露的金属层103刻蚀掉，如图16所示；再将剩余的介质层107全部剥离，样件101另一面制作完成，如图17所示；
最后通过与键合胶104相应方法将第二载板108从样件101上拆除，如图18所示，完成通孔的填充。
本实施例的一种通孔填充制作方法可以有效的降低通孔填充的孔洞率，降低对高端设备的依赖，极大的提高了封装的可靠性，提高生产效率，提升产品成品率和良率；并且能适应大规模的工业生产，从而降低了制造的成本。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明权利要求的保护范围之内。
Claims (7)
1.一种通孔填充制作方法，其特征在于，包括以下步骤：
对样件的通孔侧壁及样件的表面电镀或化镀金属层，所述样件为已完成通孔和绝缘层制备的样件；
将所述样件任意一面键合在第一载板上，在另一面压入干膜填充所述通孔，并均匀覆盖所述样件的表面；
将表面干膜图案化后，去除除所述通孔区域之外的干膜，对保留的干膜进行固化；
接着在所述样件的表面制作具有图案的介质层，通过刻蚀液刻蚀掉未被所述介质层覆盖的金属层后，将所述介质层全部清除；
将所述样件已加工一面键合到第二载板上，并将所述样件与所述第一载板上解键合，然后压入干膜填充所述通孔内未填充部分并均匀覆盖所述样件的表面；
将表面干膜图案化后，去除除开口区域之外的干膜，对保留的干膜进行固化；
接着在表面制作具有图案的介质层，通过刻蚀液刻蚀掉未被所述介质层覆盖的金属层后，将所述介质层全部清除；
最后将所述样件从所述第二载板上解键合，完成通孔填充制作，并实现电互联。
2.根据权利要求1所述的一种通孔填充制作方法，其特征在于，所述样件包括硅、玻璃或树脂料，所述样件包括任意尺寸的晶圆级或板级，所述样件的厚度不大于1000μm。
3.根据权利要求1所述的一种通孔填充制作方法，其特征在于，所述电镀或化镀金属层中的金属包括Ni、Cu、Au中的一种或多种，所述金属层厚度不小于1μm，所述金属层可通过相应成分的刻蚀液刻蚀掉。
4.根据权利要求1所述的一种通孔填充制作方法，其特征在于，所述第一载板和所述第二载板包括硅板、玻璃板或金属板，所述第一载板和所述第二载板的外形与所述样件的外形一致，所述第一载板和所述第二载板的厚度均不小于300μm。
5.根据权利要求1所述的一种通孔填充制作方法，其特征在于，所述键合方法是通过键合胶将所述样件与所述第一载板和所述第二载板粘接在一起，所述键合胶可在一定条件下失去粘接力，分离所述样件与所述第一载板和所述第二载板。
6.根据权利要求1所述的一种通孔填充制作方法，其特征在于，所述干膜图案化方法为通过光刻工艺使曝光部分的干膜改性，用溶剂将不需要保留部分的干膜剥离，形成所需图案，保留的干膜在一定温度下固化，所述干膜材料包括树脂类和聚酰亚胺类在内的聚合物材质。
7.根据权利要求1所述的一种通孔填充制作方法，其特征在于，所述介质层的制作方法为通过光刻工艺使曝光部分的介质层改性，用溶剂将不需要保留部分的介质层剥离，形成所需图案，相关工艺完成后，再通过另一溶剂将剩余介质层剥离，所述介质层不能实现永久保留，所述介质层材料包括聚酰亚胺类、乙烯基树脂类、环氧树脂类和聚对二甲苯在内的聚合物材质。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111006676.8A CN113725150A (zh) | 2021-08-30 | 2021-08-30 | 一种通孔填充制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111006676.8A CN113725150A (zh) | 2021-08-30 | 2021-08-30 | 一种通孔填充制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113725150A true CN113725150A (zh) | 2021-11-30 |
Family
ID=78679233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111006676.8A Pending CN113725150A (zh) | 2021-08-30 | 2021-08-30 | 一种通孔填充制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113725150A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080024998A1 (en) * | 2005-07-20 | 2008-01-31 | Shih-Ping Hsu | Substrate structure integrated with passive components |
| JP2008214679A (ja) * | 2007-03-01 | 2008-09-18 | Shinko Electric Ind Co Ltd | スルーホールの充填方法 |
| US20080277155A1 (en) * | 2007-05-08 | 2008-11-13 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method of manufacturing the same |
| CN101951733A (zh) * | 2009-07-08 | 2011-01-19 | 三星电机株式会社 | 绝缘层、具有电子元件的印刷电路板及其制造方法 |
| JP2018056515A (ja) * | 2016-09-30 | 2018-04-05 | 大日本印刷株式会社 | 有孔基板の製造方法及び有孔基板 |
| CN111863775A (zh) * | 2020-06-16 | 2020-10-30 | 珠海越亚半导体股份有限公司 | 散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板 |
-
2021
- 2021-08-30 CN CN202111006676.8A patent/CN113725150A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080024998A1 (en) * | 2005-07-20 | 2008-01-31 | Shih-Ping Hsu | Substrate structure integrated with passive components |
| JP2008214679A (ja) * | 2007-03-01 | 2008-09-18 | Shinko Electric Ind Co Ltd | スルーホールの充填方法 |
| US20080277155A1 (en) * | 2007-05-08 | 2008-11-13 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method of manufacturing the same |
| CN101951733A (zh) * | 2009-07-08 | 2011-01-19 | 三星电机株式会社 | 绝缘层、具有电子元件的印刷电路板及其制造方法 |
| JP2018056515A (ja) * | 2016-09-30 | 2018-04-05 | 大日本印刷株式会社 | 有孔基板の製造方法及び有孔基板 |
| CN111863775A (zh) * | 2020-06-16 | 2020-10-30 | 珠海越亚半导体股份有限公司 | 散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3488888B2 (ja) | 半導体パッケージ用回路基板の製造方法及びそれを用いた半導体パッケージ用回路基板 | |
| CN102479762B (zh) | 散热增益型半导体组件 | |
| JP4609074B2 (ja) | 配線板及び配線板の製造方法 | |
| US20080296056A1 (en) | Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor | |
| KR20040084708A (ko) | 내장 반도체 칩을 갖는 다층 회로 기판의 제조 방법 | |
| JP2008016817A (ja) | 埋立パターン基板及びその製造方法 | |
| KR100857165B1 (ko) | 회로기판 제조방법 | |
| KR20130057314A (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
| US20080296055A1 (en) | Printed circuit board and method of fabricating the same | |
| CN103619130A (zh) | 在低粗糙度基板上化学镀铜的方法 | |
| JP2015050309A (ja) | 配線基板の製造方法 | |
| KR100393271B1 (ko) | 다층 전자부품탑재용 기판의 제조 방법 | |
| JPS61288489A (ja) | 成形回路基板の製造方法 | |
| CN113725150A (zh) | 一种通孔填充制作方法 | |
| RU2004122132A (ru) | Способ изготовления многослойного модуля печатной платы с высокой плотностью размещения элементов | |
| TWI528880B (zh) | 在玻璃基板形成導電通孔的方法 | |
| CN104409365B (zh) | 一种bga基板的制作方法 | |
| JP2001168485A (ja) | 配線基板および転写媒体とそれらの製造方法 | |
| JPH0964514A (ja) | プリント配線板の製造方法 | |
| WO2003100850A1 (fr) | Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production | |
| CN111343553A (zh) | 具有高对准精度的mems麦克风腔体板及其制作方法 | |
| JP3662892B2 (ja) | プリント配線板の製造方法及びプリント配線板 | |
| CN115332215B (zh) | 一种用于芯片封装的中介层及制作方法 | |
| CN218548432U (zh) | 一种封装体 | |
| CN218525583U (zh) | 一种封装体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |