CN2457740Y - 集成电路晶片的构装 - Google Patents

集成电路晶片的构装 Download PDF

Info

Publication number
CN2457740Y
CN2457740Y CN01200427.8U CN01200427U CN2457740Y CN 2457740 Y CN2457740 Y CN 2457740Y CN 01200427 U CN01200427 U CN 01200427U CN 2457740 Y CN2457740 Y CN 2457740Y
Authority
CN
China
Prior art keywords
supporting body
integrated circuit
face
wafer
dress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN01200427.8U
Other languages
English (en)
Inventor
吴澄郊
陈信助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Electronic Packaging Co Ltd
Original Assignee
Taiwan Electronic Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=4678637&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN2457740(Y) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Taiwan Electronic Packaging Co Ltd filed Critical Taiwan Electronic Packaging Co Ltd
Priority to CN01200427.8U priority Critical patent/CN2457740Y/zh
Application granted granted Critical
Publication of CN2457740Y publication Critical patent/CN2457740Y/zh
Priority to EP02250078A priority patent/EP1221716A3/en
Priority to US10/036,439 priority patent/US6635953B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本实用新型是有关于一种集成电路晶片的构装,主要包含有一承载体、一晶片、一粘著物以及一遮盖,其中该承载体,具有一顶面及一容室,该容室具有一开口,是位于该顶面上,且该顶面布设有多数的焊垫;该晶片,是固设于该容室中,亦具有多数的焊垫,并藉由多数的焊线而分别与该承载体的焊垫连接;该粘著物,是布设于各该焊线与该承载体焊垫的衔接处;而该遮盖,是与该粘著物固接,并可封闭该容室开口。

Description

集成电路晶片的构装
本实用新型是与集成电路晶片的构装有关，特别是指一种小尺寸集成电路晶片的构装结构。
请参阅图1，为一种习用的集成电路晶片的构装10，该构装10大体上包含有一承载体11、一晶片12及一遮盖13，其中该承载体11具有一开口向上的容室14，该容室14的底部布设有预定数目及态样的焊垫16，该晶片12则粘著固接于该容室14底部中央位置上，并藉由焊线17与各该焊垫16电性连接，而该遮盖13，是用以封抵住该承载体11的开口端，以保护该晶片12不受外力破坏或杂物污染，且当该晶片12是为影像用晶片时，该遮盖13则为透明物质所制成。
上述构装10，因该容室14底部必须同时容装晶片12以及承载体11的焊垫16，且晶片12与该容室14的壁面之间，必须提供足够的空间供打线器活动，以致该容室14底部的面积，将远大于晶片本身的面积，如此一来，对于现行电子产品“轻、薄、短、小”的体积诉求而言，此等构装方式并非十分适用。
其次，上述构装10的承载体11，若采用现行一般强化塑胶材质的印刷电路板制造时，长期使用之下，水气将穿透电路板进入该容室14中，而影响晶片12的使用寿命，因此，制造者必须于该容室14底部加设一防水阻隔层，然而，该阻隔层必须避开各该焊垫16设置的位置，以便焊线17可与焊垫16连接，造成阻隔层设置的困难度增加，阻隔水气的效果亦大打折扣，基此，遂有制造者采用质地较为细密的陶瓷材料来制造该承载体11，惟陶瓷材料亦无法百分之一百阻隔水气，其成本却较塑胶材质的印刷电路板昂贵。
缘此，本实用新型的主要目的在于提供一种集成电路晶片的构装，可大幅缩小其整体构装体积。
本实用新型的又一目的在于提供一种集成电路晶片的构装结构，可有效阻隔水气，且成本低廉。
为达成上述的目的，本实用新型所提供的一种集成电路晶片的构装，包含有：一承载体，具有一顶面、一底面及一容室，该容室具有一开口，是位于该顶面上，且该顶面于该开口周缘布设有多数的焊垫；一晶片，是固设于该容室中，该晶片具有多数的焊垫：多数的焊线，是分别电性连接该承载体的焊垫与该晶片的焊垫；一粘著物，是布设于各该焊线与该承载体焊垫的衔接处；一遮盖，是与该粘著物固接，并可封闭该容室开口。
其中该容室具有一底部以及一位于该底部周缘的侧壁，该底部与该侧壁上设有一防水层，而该晶片是固设于该底部的防水层上。
其中该防水层是为金属材质所制成。
其中该承载体包含有：一板状体，具有一顶面及一底面；一框体，具有一顶面、一底面以及一贯穿该顶、底面的孔，其中该框体顶面设有前述的焊垫，该框体底面则固接于该板状体的顶面。
其中该板状体的顶面具有一防水层，而该框体的底面是固接于该防水层上。
其中该防水层是为金属材质所制成。
其中还包含有一连接装置，该装置包含有多数贯孔及金属接脚，各该贯孔是电性连接该框体顶面的焊垫至该框体的底面，而各该接脚，其一端是夹置固定于该框体底面与该板状体顶面之间，并与该贯孔电性连接，且该接脚的另一端则位于该板状体外部并弯析成预定形状。
其中该承载体是为一选自塑胶、强化塑胶、玻璃纤维或陶瓷等材料之一所制成。
其中该粘著物是选自硅树脂、环氧树脂、丙烯酸树脂、聚硫亚胺、玻璃等材质之一所制成。
其中该粘著物是为一双面胶带。
其中该遮盖是为透明材质所制成。
其中该遮盖具有一通孔，该通孔是与该承载体的容室对应连通，且该通孔中至少封设固定有一镜片。
其中该遮盖具有一座体及一镜头，该座体是与该粘著物衔接，并具有一贯穿该座体顶底面的螺孔；而该镜头，具有一筒体以及至少一封设于该筒体中的镜片，且该筒体是锁合于该螺孔中。
其中该承载体顶面还布设有若干电子元件，是与位于该承载体顶面的焊垫电性连接。
其中还包含有一连接装置，该装置是用以电性连接该承载体上的焊垫至该承载体外部。
其中该连接装置，是为开设于该承载体周缘，连通该承载体顶面焊垫至该承载体底面的多数贯孔。
其中该连接装置，包含有多数贯孔及焊球，其中各该贯孔，是电性连接该承载体顶面焊垫至该承载体的底面，而各该焊球，是布植于该承载体的底面，并分别与各该贯孔电性连接。
其中该连接装置，是为多数的金属接脚，各该接脚的一端是与位于该承载体顶面的焊垫电性连接，另一端则位于该承载体外部并弯折成预定形状。
藉由本实用新型所揭露的技术内容，本实用新型更可轻易地于该容室的整个壁面设置防水阻隔层，以阻隔水气进入该容室中，如此一来，该承载体可采用现行一般印刷电路板制造，以降低成本。
为使审查委员能详细了解本实用新型的实际构造及特点，兹列举以下实施例并配合图示说明如后，其中：
图1是一种习用集成电路晶片的构装；
图2是本实用新型第一较佳实施例的剖视图；
图3是本实用新型第一较佳实施例的顶视图，其中遮盖已移除；
图4是本实用新型第一较佳实施例的使用示意图；
图5是本实用新型第二较佳实施倒的剖视图；
图6是本实用新型第三较佳实施例的剖视图；
图7是本实用新型第四较佳实施例的剖视图；
图8是本实用新型第五较佳实施例的剖视图；
图9是本实用新型第六较佳实施例的剖视图；
图10是本实用新型第七较佳实施例的剖视图。
请先参阅图2至图4，是本实用新型第一较佳实施例所提供的集成电路晶片构装20，主要包含有一承载体22、一晶片24、多数的焊线26、一粘著物28、一遮盖30及一连接装置32，其中：
该承载体22，是可为塑胶、玻璃纤维、强化塑胶、陶瓷…等材质所制成的电路板(Printed Circuit Board,PCB)，其具有一顶面22a、一底面22b及一容室22c，该容室22c具有一底部22d、一位于该底部22d周缘的侧壁22e以及一位于该顶面22a与外界相通的开口22f，而该顶面22a，环绕于该开口22f周缘布设有多数的焊垫22g。
该晶片24，是藉由一粘著物24a，而固定于该容室22c底部22d，且该晶片24的表面具有多数的焊垫24b。
各该焊线26，是由黄金或铝等金属材质制成，是利用打线器(图中未示)先以其一端与该晶片24的焊垫24b连接，其另一端则以几乎近水平延伸的方式，再与该承载体22的焊垫22g连接。
该粘著物28，是可为硅树脂(Silicones)、环氧树脂(Epoxies)、丙烯酸树脂(Acrylics)、聚硫亚胺(Polyamides)、低熔点的玻璃或双面胶带等材质所构成，该粘著物28是布设于该承载体22顶面22a，用以覆盖保护各该焊线28与该承载体22焊垫的衔接处。
该遮盖30，是可为不透明的塑胶、金属或透明的玻璃、塑胶等材质所制成的板状体，该遮盖30的一面是与该粘著物28固接，用以封闭住该容室22c的开口22f，以保护该晶片24不受外力破坏或杂物污染。
而该连接装置32，其主要功能是用以电性连接该承载体上的焊垫22g至该承载体外部；本实施例中，该连接装置32是为开设于该承载体22周缘，用以连通该承载体22顶面22a焊垫22g至该承载体22底面22b的多数贯孔32a(through hole)，藉此，如图4所示，当该构装20欲组装于一外界的电路板36上时，可藉由焊锡38衔接各该贯孔32a，使该电路版36上布设的线路(图中未示)可与该晶片24电性导通。
藉由上述的组合，该集成电路晶片构装20，其承载体22容室22c底部22d仅容装该晶片24，且焊线26的第二焊接点(焊垫22g)是位于该承载体22顶面22a，是为一开放的空间，可供打线器自由活动，因此该容室22c底部22d的面积，可尽其可能地缩小至与该晶片24的面积几近相同，故可大幅地缩小该构装20的整体体积，以达到晶片尺寸般构装(chip size package)的目的，并解决习用技术的缺点。
请参阅图5，是本实用新型第二较佳实施例所提供的集成电路晶片构装40，其主要包含有一承载体41、一晶片42、多数的焊线43、一粘著物44、一遮盖45及一连接装置46，其与前一实施例的差异在于：
该承载体41的容室41a底部41b及侧壁41c上设有一金属材质制成的防水层41d，而该晶片42是固设于该底部41b的防水层41d上。
其次，该遮盖45具有一凸垣45a与该承载体41的外侧壁衔接，以增进该遮盖45的固著稳定性。
再者，该连接装置46，本实施例中，是包含有连通该承载体41顶面焊垫(图中未示)至该承载体41底面的多数贯孔46a(throughhole)，以及布植于该承载体41底面，与各该贯孔46a电性连接的多数个焊球46b(solder ball)。
藉由上述的组合，该晶片构装40的该防水层41d可有效地阻隔水气进入该容室41a中，并可提供良好的散热效果，且该承载体41可采用价格较低廉的塑胶材质制造，以降低成本。
请参阅图6，是本实用新型第三较佳实施例所提供的集成电路晶片构装50，其主要包含有一承载体51、一晶片52、多数的焊线53、一粘著物54、一遮盖55及一连接装置56，其与前述实施例的差异在于：
该承载体51，包含有一板状体57及一框体58，该板状体57具有一顶面57a及一底面57b，且该顶面57a布设有一金属材质制成的防水层57c；而该框体58，具有一顶面58a、一底面58b以及一贯穿该顶、底面58a、58b的孔58c，其中该框体58顶面58a设有多数的焊垫(图中未示)，该框体58底面则固接于该板状体57顶面57a的防水层57c上，而封闭住该孔58c位于该框体58底面58b的开口，藉此，该孔58c孔壁与该板状体57的顶面57a可形成一容室58d，用以供前述的晶片52容装。
其次，该遮盖55面对该容室58d位置具有一凹陷部55a，以提供更大的空间，避免该遮盖55抵触到焊线53。
再者，该连接装置56，于本实施例中，包含有连通该框体58顶面58a焊垫至该框体58底面58b的多数贯孔56a(throughhole)，以及多数的金属接脚56b(lead)，各该接脚56b的一端56c是夹置固定于该框体58底面58b与该板状体57顶面57a之间，并与该贯孔56a电性连接，各该接脚的另一端56d则位于该承载体51外部并弯折成预定形状。
请参阅图7，是本实用新型第四较佳实施例所提供的集成电路晶片构装60，其主要包含有一承载体61、一晶片62、多数的焊线63、一粘著物64、一遮盖65及一连接装置66，其与前述各实施例的差异在于：
该遮盖65，具有一座体65a及一镜头65b该座体65a是与该粘著物64固接，并具有一贯穿该座体顶底面的螺孔65c；而该镜头65b，具有一筒体65d及封设于该筒体65d中的镜片65e，且该筒体65d是锁合于该螺孔65c中。在此需说明的是，该镜头65b利用螺纹锁合方式与该座体65a衔接，可方便调整该镜头65b至该晶片62的距离(焦距)，惟其亦可采用他种方式与该座体65a固接。
其次，该连接装置66，于本实施例中，包含有多数的金属接脚66a(lead)，各该接脚66a的一端66b是与该承载体61顶面焊垫(图中未示)电性连接，另一端66c则位于该承载体61外部并弯折成预定形状。
请参阅图8，是本实用新型第五较佳实施例所提供的集成电路晶片构装70，其主要包含有一承载体71、一晶片72、多数的焊线73、一粘著物74、一遮盖75及一连接装置76，其与前述各实施例的差异在于：
该遮盖75，具有一通孔75a，该通孔75a是对应该晶片72位置，且该通孔75a中至少封设固定有一镜片75b。
请参阅图9，是本实用新型第六较佳实施例所提供的集成电路晶片构装80，其主要包含有一承载体81、一晶片82、多数的焊线83、一粘著物84以及一遮盖75，其与前述第一实施例的差异在于：
该承载体81的顶面尚布设有若干电子元件81a，各该元件81a并布线(图中未示)与该承载体81顶面的焊垫(图中未示)电性连接，如此一来，该构装80可成为一具特定功能的模组使用。
请参阅图10，是本实用新型第七较佳实施例所提供的集成电路晶片构装90，其主要包含有一承载体91、一晶片92、多数的焊线93、一粘著物94、一遮盖95以及一连接装置96，其与前述各实施例的差异在于：
该连接装置96，于本实施例中，包含有多数的金属接脚96a(lead)，各该接脚96a的一端96b是位于该承载体91的顶面上，且各该接脚96a的该端96b上具有一焊垫(图中未示)，并且该焊垫是与该焊线93连接，而该接脚96a的另一端96c则位于该承载体91外部并弯折成预定形状。
综上所陈，本实用新型集成电路晶片的构装，确实具有体积小及阻隔水气的优点，足以解决习用技术的缺点，故本发明的实用性与进步性当毋庸置疑，今为保障申请人的权益，遂依法提出专利申请，祈请审查委员详加审查，并早日赐准本案专利，则为申请人是幸。

Claims (18)

1．一种集成电路晶片的构装，其特征在于，包含有：
一承载体，具有一顶面、一底面及一容室，该容室具有一开口，是位于该顶面上，且该顶面于该开口周缘布设有多数的焊垫；
一晶片，是固设于该容室中，该晶片具有多数的焊垫；
多数的焊线，是分别电性连接该承载体上的焊垫与该晶片的焊垫；
一粘著物，是布设于各该焊线与该承载体焊垫的衔接处；
一可封闭该容室开口的遮盖，是与该粘著物固接。
2．根据权利要求1所述的一种集成电路晶片的构装，其特征在于，其中该容室具有一底部以及一位于该底部周缘的侧壁，该底部与该侧壁上设有一防水层，而该晶片是固设于该底部的防水层上。
3．根据权利要求2所述的一种集成电路晶片的构装，其特征在于，其中该防水层是为金属材质所制成。
4．根据权利要求1所述的一种集成电路晶片的构装，其特征在于，其中该承载体包含有：
一板状体，具有一顶面及一底面；
一框体，具有一顶面、一底面以及一贯穿该顶、底面的孔，其中该框体顶面设有前述的焊垫，该框体底面则固接于该板状体的顶面。
5．根据权利要求4所述的一种集成电路晶片的构装，其特征在于，其中该板状体的顶面具有一防水层，而该框体的底面是固接于该防水层上。
6．根据权利要求5所述的一种集成电路晶片的构装，其特征在于，其中该防水层是为金属材质所制成。
7．根据权利要求4所述的一种集成电路晶片的构装，其特征在于，其中还包含有一连接装置，该装置包含有多数贯孔及金属接脚，各该贯孔是电性连接该框体顶面的焊垫至该框体的底面，而各该接脚，其一端是夹置固定于该框体底面与该板状体顶面之间，并与该贯孔电性连接，且该接脚的另一端则位于该板状体外部并弯析成预定形状。
8．根据权利要求1所述的一种集成电路晶片的构装，其特征在于，其中该承载体是为一选自塑胶、强化塑胶、玻璃纤维或陶瓷等材料之一所制成。
9．根据权利要求1所述的一种集成电路晶片的构装，其特征在于，其中该粘著物是选自硅树脂、环氧树脂、丙烯酸树脂、聚硫亚胺、玻璃等材质之一所制成。
10．根据权利要求1所述的一种集成电路晶片的构装，其特征在于，其中该粘著物是为一双面胶带。
11．根据权利要求1所述的一种集成电路晶片的构装，其特征在于，其中该遮盖是为透明材质所制成。
12．根据权利要求1所述的一种集成电路晶片的构装，其特征在于，其中该遮盖具有一通孔，该通孔是与该承载体的容室对应连通，且该通孔中至少封设固定有一镜片。
13．根据权利要求1所述的一种集成电路晶片的构装，其特征在于，其中该遮盖具有一座体及一镜头，该座体是与该粘著物衔接，并具有一贯穿该座体顶底面的螺孔；而该镜头，具有一筒体以及至少一封设于该筒体中的镜片，且该筒体是锁合于该螺孔中。
14．根据权利要求1所述的一种集成电路晶片的构装，其特征在于，其中该承载体顶面还布设有若干电子元件，是与位于该承载体顶面的焊垫电性连接。
15．根据权利要求1所述的一种集成电路晶片的构装，其特征在于，其中还包含有一连接装置，该装置是用以电性连接该承载体上的焊垫至该承载体外部。
16．根据权利要求15所述的一种集成电路晶片的构装，其特征在于，其中该连接装置，是为开设于该承载体周缘，连通该承载体顶面焊垫至该承载体底面的多数贯孔。
17．根据权利要求15所述的一种集成电路晶片的构装，其特征在于，其中该连接装置，包含有多数贯孔及焊球，其中各该贯孔，是电性连接该承载体顶面焊垫至该承载体的底面，而各该焊球，是布植于该承载体的底面，并分别与各该贯孔电性连接。
18．根据权利要求15所述的一种集成电路晶片的构装，其特征在于，其中该连接装置，是为多数的金属接脚，各该接脚的一端是与位于该承载体顶面的焊垫电性连接，另一端则位于该承载体外部并弯折成预定形状。
CN01200427.8U 2001-01-09 2001-01-09 集成电路晶片的构装 Expired - Lifetime CN2457740Y (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN01200427.8U CN2457740Y (zh) 2001-01-09 2001-01-09 集成电路晶片的构装
EP02250078A EP1221716A3 (en) 2001-01-09 2002-01-07 IC chip package
US10/036,439 US6635953B2 (en) 2001-01-09 2002-01-07 IC chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN01200427.8U CN2457740Y (zh) 2001-01-09 2001-01-09 集成电路晶片的构装

Publications (1)

Publication Number Publication Date
CN2457740Y true CN2457740Y (zh) 2001-10-31

Family

ID=4678637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01200427.8U Expired - Lifetime CN2457740Y (zh) 2001-01-09 2001-01-09 集成电路晶片的构装

Country Status (3)

Country Link
US (1) US6635953B2 (zh)
EP (1) EP1221716A3 (zh)
CN (1) CN2457740Y (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100369240C (zh) * 2002-05-20 2008-02-13 台湾沛晶股份有限公司 晶片封装结构
CN104876175A (zh) * 2014-02-27 2015-09-02 立景光电股份有限公司 微机电系统封装结构
CN106542493A (zh) * 2015-09-16 2017-03-29 日月光半导体制造股份有限公司 半导体装置封装件及制造其之方法
CN107265391A (zh) * 2017-06-29 2017-10-20 华进半导体封装先导技术研发中心有限公司 Mems晶圆级封装结构及其工艺
CN107285271A (zh) * 2017-06-29 2017-10-24 华进半导体封装先导技术研发中心有限公司 Mems晶圆级封装结构及其工艺
CN116913864A (zh) * 2023-09-14 2023-10-20 北京升宇科技有限公司 一种结温公差小的高可靠集成电路封装结构及封装方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228811B (en) * 2004-05-28 2005-03-01 Taiwan Electronic Packaging Co Package for integrated circuit chip
US20060163707A1 (en) * 2005-01-21 2006-07-27 Motorola, Inc. Method and apparatus for reducing stresses applied to bonded interconnects between substrates
JP2006303335A (ja) * 2005-04-25 2006-11-02 Sony Corp 電子部品搭載用基板及びそれを用いた電子装置
CN100483726C (zh) * 2006-07-28 2009-04-29 鸿富锦精密工业（深圳）有限公司 影像感测器封装及其应用的数码相机模组
KR100854031B1 (ko) * 2006-07-28 2008-08-26 삼성전자주식회사 적층형 비지에이 반도체 패키지
US8508036B2 (en) * 2007-05-11 2013-08-13 Tessera, Inc. Ultra-thin near-hermetic package based on rainier
US8022511B2 (en) 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7989928B2 (en) 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) * 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8410584B2 (en) 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
CN101692441B (zh) * 2009-04-16 2012-04-11 旭丽电子(广州)有限公司 一种印刷电路板封装结构
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8368185B2 (en) 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
TWI525782B (zh) * 2011-01-05 2016-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
JP2012238687A (ja) * 2011-05-11 2012-12-06 Sony Corp 半導体パッケージ、半導体装置の製造方法、および固体撮像装置
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
US9018753B2 (en) * 2013-08-02 2015-04-28 Stmicroelectronics Pte Ltd Electronic modules
US20210013375A1 (en) * 2019-07-11 2021-01-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646129A (en) * 1983-09-06 1987-02-24 General Electric Company Hermetic power chip packages
MX171852B (es) * 1989-05-31 1993-11-19 Texas Instruments Inc Combinacion de marco conductor para la construccion de un paquete de circuito integrado y metodo para producir un dispositivo semiconductor de empaque de cavidad
US5296724A (en) * 1990-04-27 1994-03-22 Omron Corporation Light emitting semiconductor device having an optical element
US4992628A (en) * 1990-05-07 1991-02-12 Kyocera America, Inc. Ceramic-glass integrated circuit package with ground plane
US5532513A (en) * 1994-07-08 1996-07-02 Johnson Matthey Electronics, Inc. Metal-ceramic composite lid
US5739584A (en) * 1995-06-07 1998-04-14 Lsi Logic Corporation Multiple pin die package
KR100239406B1 (ko) * 1996-12-27 2000-01-15 김영환 표면 실장형 반도체 패키지 및 그 제조 방법
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
JPH1197656A (ja) * 1997-09-22 1999-04-09 Fuji Electric Co Ltd 半導体光センサデバイス
US6111199A (en) * 1998-04-07 2000-08-29 Integrated Device Technology, Inc. Integrated circuit package using a gas to insulate electrical conductors
DE19958229B4 (de) * 1998-12-09 2007-05-31 Fuji Electric Co., Ltd., Kawasaki Optisches Halbleiter-Sensorbauelement

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100369240C (zh) * 2002-05-20 2008-02-13 台湾沛晶股份有限公司 晶片封装结构
CN104876175A (zh) * 2014-02-27 2015-09-02 立景光电股份有限公司 微机电系统封装结构
CN104876175B (zh) * 2014-02-27 2016-09-28 立景光电股份有限公司 微机电系统封装结构
CN106542493A (zh) * 2015-09-16 2017-03-29 日月光半导体制造股份有限公司 半导体装置封装件及制造其之方法
US10689249B2 (en) 2015-09-16 2020-06-23 Advanced Semiconductor Engineering, Inc. Semiconductor device package including a wall and a grounding ring exposed from the wall
CN107265391A (zh) * 2017-06-29 2017-10-20 华进半导体封装先导技术研发中心有限公司 Mems晶圆级封装结构及其工艺
CN107285271A (zh) * 2017-06-29 2017-10-24 华进半导体封装先导技术研发中心有限公司 Mems晶圆级封装结构及其工艺
CN116913864A (zh) * 2023-09-14 2023-10-20 北京升宇科技有限公司 一种结温公差小的高可靠集成电路封装结构及封装方法
CN116913864B (zh) * 2023-09-14 2023-12-01 北京升宇科技有限公司 一种结温公差小的高可靠集成电路封装结构及封装方法

Also Published As

Publication number Publication date
US20020089039A1 (en) 2002-07-11
EP1221716A3 (en) 2004-05-06
EP1221716A2 (en) 2002-07-10
US6635953B2 (en) 2003-10-21

Similar Documents

Publication Publication Date Title
CN2457740Y (zh) 集成电路晶片的构装
US7199438B2 (en) Overmolded optical package
KR101283182B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
EP1680816B1 (en) Power surface mount light emitting die package
US7775685B2 (en) Power surface mount light emitting die package
KR101039994B1 (ko) 발광소자 및 이를 구비한 라이트 유닛
CN1314125C (zh) 用于光学设备的模块及其制造方法
CN1173417C (zh) 半导体发光器件及面发光装置
US8212274B2 (en) Light-emitting diode package and manufacturing method thereof
CN1638158A (zh) 表面安装型半导体器件及其引线架结构
CN100435342C (zh) 接触式影像截取结构
CA2496937A1 (en) Power surface mount light emitting die package
JP2005093681A (ja) 発光装置
CN1344036A (zh) 片式发光二极管及其制造方法
US20130277695A1 (en) LUMINOUS BODY WITH LED DIEs AND PRODUCTION THEREOF
CN1729568A (zh) 具有连接外部元件的引片的半导体装置
US9093615B2 (en) LED module, method for manufacturing the same, and LED channel letter including the same
CN1177377C (zh) 表面装配型发光二极管及其制造方法
US20070252167A1 (en) Surface mounting optoelectronic device
CN1450651A (zh) 影像传感器封装结构及应用该影像传感器的影像撷取模块
US10074779B2 (en) LED module, method for manufacturing the same, and LED channel letter including the same
CN2459755Y (zh) 集成电路晶片的构装
KR101047633B1 (ko) 발광소자 및 이를 구비한 라이트 유닛
CN1971926A (zh) 具微小构装面积的光感测组件封装结构
CN200979887Y (zh) 具有改善亮度的smd二极管支架结构及封装构造

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20110109

Granted publication date: 20011031