CN100369240C - 晶片封装结构 - Google Patents

晶片封装结构 Download PDF

Info

Publication number
CN100369240C
CN100369240C CNB021201307A CN02120130A CN100369240C CN 100369240 C CN100369240 C CN 100369240C CN B021201307 A CNB021201307 A CN B021201307A CN 02120130 A CN02120130 A CN 02120130A CN 100369240 C CN100369240 C CN 100369240C
Authority
CN
China
Prior art keywords
room
wafer
pedestal
chip package
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021201307A
Other languages
English (en)
Other versions
CN1459852A (zh
Inventor
吴澄郊
陈信助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TAIWAN PEIJING CO Ltd
Original Assignee
TAIWAN PEIJING CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TAIWAN PEIJING CO Ltd filed Critical TAIWAN PEIJING CO Ltd
Priority to CNB021201307A priority Critical patent/CN100369240C/zh
Publication of CN1459852A publication Critical patent/CN1459852A/zh
Application granted granted Critical
Publication of CN100369240C publication Critical patent/CN100369240C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种晶片封装结构，包含有：一座体，该座体具有一顶面及一底面；且该顶面向下凹陷形成有一第一容室，该底面则向上凹陷形成有一第二容室；至少二晶片，该各晶片是分别设置于该第一、二容室中，并藉由多条的焊线与该座体电性连接，且至少一晶片上的焊线是连接于该座体的顶面上；所述的晶片封装结构，其中该座体第一容室的周缘，更形成有一阶梯部，该阶梯部上布设有多条呈预定数量及态样的线路，并可由金属焊线与该晶片连接。以单一承载体容置一个以上的晶片，并缩小其整体封装的体积。

Description

晶片封装结构
技术领域
本发明涉及晶片封装，尤其是指一种晶片封装结构。
背景技术
请参阅图1，是为一种公知的集成电路晶片的封装1，该封装1大体上包含有一承载体2、一晶片3及一遮盖4；其中该承载体2具有一开口向上的容室2a，该容室2a的底部布设有呈预定数目及态样的焊垫(图未示)，该晶片3则是粘着于该容室2a底部中央位置上，并藉由焊线5与各该焊垫电性连接，而该遮盖3是用以封抵该承载体2的开口，使位于该容室2a中的晶片3可与外界隔离。
上述的承载体2仅能供容置单一晶片3，如图2所示，如欲于一外界电路板6上装配多个晶片3时，则必须以并连方式装配多个个承载体2，方能供以容置多个个晶片3，但此方式将使得多晶片的整体封装体积加大，对于现今电子产品的体积小型化而言，非但不适用，且会造成制造成本上的增加，对产业界而实为一项不利的处。
因此有业者研发一种晶片的封装结构，其与上述公知封装差异在于：该承载体更具有一位于该容室反侧的第二容室，而可于该第二容室内置设一第二晶片，并于该第二容室的底部布设有多个呈预定数量及态样的焊垫，而可藉由多个的焊线将该焊垫与该晶片呈电性连接；但，以此种封装的方式虽可同时获得二个晶片的处理速度，但由于该容室与该第二容室的底部，必须供焊线置设及供打线器活动，以致其容室容积无法缩小，相对使得整体的封装亦无法因应现今潮流所需而减小其面积，此对现今科技业者而言仍是一项必须面对而解决的重要课题。
发明内容
本发明的主要目的是提供一种晶片封装结构，以单一承载体容置一个以上的晶片，并缩小其整体封装的体积。
为实现上述发明目的，本发明所提供一种晶片封装结构，包含有：
一座体，该座体具有一顶面及一底面；且该顶面向下凹陷形成有一第一容室，该底面则向上凹陷形成有一第二容室；
至少二晶片，该各晶片是分别设置于该第一、二容室中，并藉由多条的焊线与该座体电性连接，且至少位于第二容室的一晶片上的焊线是连接于该座体的底面上；
所述的晶片封装结构，其中该座体第一容室的周缘，更形成有一阶梯部，该阶梯部上布设有多条呈预定数量及态样的焊垫，并可由金属焊线与位于该第一容室中的晶片连接；
其中该座体的顶面及该底面上分别布设有多个焊垫及于该焊垫周缘设有贯穿其顶底面的贯孔，第一容室中的阶梯部上的焊垫和第二容室中的晶片而可由该贯孔与外界呈电性连接。
所述的晶片封装结构，其中更具有一遮盖，是用以罩设于该座体的顶面上，以封闭该第一容室。
所述的晶片封装结构，其中该座体的底面是电性连接于一外界的电路板上。
所述的晶片封装结构，其中，该遮盖为透明的塑胶、金属等材质所制成，该遮盖具有一顶面、一底面以及贯穿其顶底面的穿孔，该穿孔中封设有若干镜片，光线可透过该镜片照射于位于该第一容室中的晶片上。
所述的晶片封装结构，其中位于该第一容室中的晶片是为一影像用晶片。
所述的晶片封装结构，其中该遮盖是为不透明的塑胶、金属等材质所制成。
所述的晶片封装结构，其中该座体是一体成形制成。
所述的晶片封装结构，其中该座体为预定态样的线路布局。
所述的晶片封装结构，其中该遮盖为预定态样的线路布局。
为避免对本发明中晶片由焊线与座体上所布设的焊垫导通的方式产生疑虑，在此特别说明如下：
一般当将该晶片置入于该容室内，并由焊线连接于该座体上所布设的焊垫后，会采用有二种方式将其晶片封闭；
其一种是在该容室中铺设一封胶而该晶片完全封闭，而仅由焊线与容室外的座体焊垫连接，并再由一外界的电路板或封盖将焊线与焊垫直接压合，而可将该晶片由焊线与焊垫的连接而电性导通于外，并可封闭该容室以避免容室内的晶片受到污染或破坏；
另一种则是在该容室的开口外连结一薄板或薄膜，并使该薄板将该焊线压合于该座体的焊垫上，并再藉由一锡膏或锡球将该座体上的焊垫连接于一外部的电路板或封盖上，而可间接由锡膏将该晶片由焊线而电性导通于该座体或外界的电路板上，并可封闭该容室以避免容室内的晶片受到污染或破坏，且由于该锡膏的高度是高于该薄板的高度，而不致影响或干涉整体封装时的品质。
综上所述，本发明的晶片封装结构，确实具有在电路板上占用最小的面积而达到多晶片的处理效果优点。
附图说明
图1是一种公知晶片封装的剖视图；
图2是一种公知多晶片的模组封装剖视图；
图3是本发明第一较佳实施例的剖视图；
图4是本发明第一较佳实施例的使用状态剖视图；
图5是本发明第二较佳实施例的剖视图；
图6是本发明第三较佳实施例的剖视图；
图7是本发明第四较佳实施例的剖视图；
图8是本发明第五较佳实施例的剖视图。
具体实施方式
为使详细说明本发明的实际构造及特点，列举以下实施例并配合附图详细说明如后，其中：
请先参阅图3及图4，是本发明第一较佳实施例所提供的晶片封装结构10，主要包含有：
一座体11，该座体11可为塑胶、强化塑胶、玻璃纤维或陶瓷等材质所一体制成的板体或为预定态样的线路布局的电路板；其具有一顶面111及一底面112，且由该顶面111向下凹陷形成有一开口向上的第一容室113，并由该底面112向上凹陷形成有一开口向下的第二容室114，且于该顶面111及该底面112上分别布设有多个的焊垫(图未示)及于该焊垫周缘设有贯穿其顶底面111、112的贯孔115；
二晶片12a、12b，是由环氧树脂、硅树脂、双面胶带等粘性材料(图中未示)而分别粘着固定于该座体11的第一容室113及第二容室114中，并利用打线技术，由金属焊线121分别与该座体11顶面111及底面112的焊垫连接；
一遮盖13，可为不透明的塑胶、金属或透明的玻璃、塑胶等材质所制成的板体或为预定态样线路布局的电路板，用以封闭住该第一容室113的开口，以保护置于该第一容室113内的晶片12a不受外力破坏或杂物污染；
于此，当该封装10欲组装于一外界的电路板14上时，如图4所示，可藉由一焊锡141衔接于该座体11的底面112上，并连通该座体11的贯孔115而可将该二晶片12a、12b藉由焊垫与该贯孔115电性连通于外部，使该电路板14上布设的线路(图未示)可与该二晶片12a、12b呈电性导通，而达成拥有二晶片12a、12b运算速度的功效，而仅需以该座体11分别位于上、下方的第一、二容室113、114容置该二晶片12a、12b，即可进而使该封装10以占有该电路板14上一座体11的面积，便可达到拥有二晶片12a、12b的运算处理速度，让现今高科技产业的需求在此获得解决的方法，且由于该第一晶片12a与该第二晶片12b所连接的焊线121可以近乎水平的方式而分别连接于该顶、底面111、112上的焊垫，使得该第一、二容室113、114内可不用供焊线21置设或供打线器活动，而可将其容积相对缩减至与该第一、二晶片12a、12b同宽及同高，而将整体封装的面积及高度均降低，并使得体积缩幅至最小。
请参阅图5，是本发明第二较佳实施例所提供的晶片封装结构20，主要包含有一座体21、二晶片22a、22b及一遮盖23；除了晶片封装结构20外，图5中更揭露有一电路板24；其与上述实施例的主要差异在于：
该座体21的第一容室211底部212，置设有较小体积的晶片22a，因此使位于该第一容室211中较小的晶片22a可以藉由金属焊线221直接连接于该底部212上，虽然，第一容室211中的晶片22a的封装体积并无以缩减，但该第二容室222中晶片22b的封装体积仍能缩减，而使整体封装体仍为减小。
请参阅图6，是本发明第三较佳实施例所提供的晶片封装结构30，主要包含有一座体31、二晶片32a、32b及一遮盖33；除了晶片封装结构30外，图6中更揭露有一电路板34；其与上述实施例的主要差异在于：
该座体31第一容室311的周缘，更形成有一阶梯部312，该阶梯部312形成有一顶面313，该顶面313上布设有多个呈预定数量及态样的焊垫(图未示)，使位于该第一容室311中的晶片32a可以藉由金属焊线321电性连接于该顶面313上，且藉由各该贯孔314而与外部呈电性连接。
由上述第二、三较佳实施例的说明，本发明的重点设计在于第二容室的面积应以较大晶片的面积的设计基准，并采用焊线与座体顶面连接的方式而缩减体积，至于第一容室中的晶片，可因晶片的大小而采取与座体顶面、底面或阶梯部的连接方式而不拘，甚至若晶片够小，亦可容纳两组晶片，如图7所示第四较佳实施例的晶片封装结构50，换言之，本发明仅需选择其中一容室中的晶片采焊线顶面连接，即可达成缩小体积的需求；另外，必需加以说明的是，本发明与电路板的连结可为第一容室或第二容室。
请参阅图8，是本发明第五较佳实施例所提供的晶片封装结构40，主要包含有一座体41、二晶片42a、42b以及一遮盖43，除了晶片封装结构40外，图8中更揭露有一电路板44；其与上述实施例的主要差异在于：
该晶片42a是为影像用晶片：
该遮盖43具有一顶面431、一底面432以及一贯穿该顶底面431、432的穿孔433，该穿孔433中封设有至少一镜片434，藉此光线可透过该镜片434照射于该晶片42a上，使得此封装的晶片42a可电性连接另一晶片42b而获得更多更快的处理速度及容量。
以上所述，仅为本发明的较佳可行实施例而已，故举凡应用本发明说明书及申请专利范围所为的等效结构变化，理应包含在本发明的专利范围内。

Claims (9)

1.一种晶片封装结构，其特征在于，包含有：
一座体，该座体具有一顶面及一底面；且该顶面向下凹陷形成有一第一容室，该底面则向上凹陷形成有一第二容室；
至少二晶片，该各晶片是分别设置于该第一、二容室中，并藉由多条的焊线与该座体电性连接，且至少一位于第二容室的晶片上的焊线是连接于该座体的底面上；
其中该座体第一容室的周缘，更形成有一阶梯部，该阶梯部上布设有多条呈预定数量及态样的焊垫，并可由金属焊线与位于该第一容室中的晶片连接；
其中该座体的顶面及该底面上分别布设有多个焊垫及于该焊垫周缘设有贯穿其顶底面的贯孔，第一容室中的阶梯部上的焊垫和第二容室中的晶片可由该贯孔与外界呈电性连接。
2.根据权利要求1所述的晶片封装结构，其特征在于，其中该座体的底面是电性连接于一外界的电路板上。
3.根据权利要求1所述的晶片封装结构，其特征在于，其中该座体是一体成形制成。
4.根据权利要求1所述的晶片封装结构，其特征在于，其中该座体为预定态样的线路布局的电路板。
5.根据权利要求1所述的晶片封装结构，其特征在于，其中更具有一遮盖，是用以罩设于该座体的顶面上，以封闭该第一容室。
6.根据权利要求5所述的晶片封装结构，其特征在于，其中，该遮盖为透明的塑胶或金属材质所制成，该遮盖具有一顶面、一底面以及贯穿其顶底面的穿孔，该穿孔中封设有若干镜片，光线可透过该镜片照射于位于该第一容室中的晶片上。
7.根据权利要求6所述的晶片封装结构，其特征在于，其中位于该第一容室中的晶片是为一影像用晶片。
8.根据权利要求5所述的晶片封装结构，其特征在于，其中该遮盖是为不透明的塑胶或金属材质所制成。
9.根据权利要求5所述的晶片封装结构，其特征在于，其中该遮盖为预定态样的线路布局的电路板。
CNB021201307A 2002-05-20 2002-05-20 晶片封装结构 Expired - Fee Related CN100369240C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021201307A CN100369240C (zh) 2002-05-20 2002-05-20 晶片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021201307A CN100369240C (zh) 2002-05-20 2002-05-20 晶片封装结构

Publications (2)

Publication Number Publication Date
CN1459852A CN1459852A (zh) 2003-12-03
CN100369240C true CN100369240C (zh) 2008-02-13

Family

ID=29426942

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021201307A Expired - Fee Related CN100369240C (zh) 2002-05-20 2002-05-20 晶片封装结构

Country Status (1)

Country Link
CN (1) CN100369240C (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1053293C (zh) * 1997-02-05 2000-06-07 华通电脑股份有限公司 球阵式集成电路封装方法及封装件
CN2394327Y (zh) * 1999-10-19 2000-08-30 胜开科技股份有限公司 塑胶封装结构
TW449109U (en) * 2000-08-17 2001-08-01 Taiwan Ic Packaging Corp Package structure of high-capacity three dimension stack dynamic RAM
CN2457740Y (zh) * 2001-01-09 2001-10-31 台湾沛晶股份有限公司 集成电路晶片的构装

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1053293C (zh) * 1997-02-05 2000-06-07 华通电脑股份有限公司 球阵式集成电路封装方法及封装件
CN2394327Y (zh) * 1999-10-19 2000-08-30 胜开科技股份有限公司 塑胶封装结构
TW449109U (en) * 2000-08-17 2001-08-01 Taiwan Ic Packaging Corp Package structure of high-capacity three dimension stack dynamic RAM
CN2457740Y (zh) * 2001-01-09 2001-10-31 台湾沛晶股份有限公司 集成电路晶片的构装

Also Published As

Publication number Publication date
CN1459852A (zh) 2003-12-03

Similar Documents

Publication Publication Date Title
US7112471B2 (en) Leadless packaging for image sensor devices and methods of assembly
CN101562175B (zh) 影像感测器封装结构及其应用的成像装置
WO2000033379A1 (en) Semiconductor device, method of manufacture thereof, and electronic device
US20080309805A1 (en) Image sensor package
CN101465344B (zh) 影像模组封装结构
CN109244067B (zh) 可携式电子装置及其影像撷取模块与影像感测组件
CN101174643A (zh) 影像感测器封装及其应用的影像感测器模组
CN100369240C (zh) 晶片封装结构
US20090014827A1 (en) Image sensor module at wafer level, method of manufacturing the same, and camera module
US6740973B1 (en) Stacked structure for an image sensor
US20040113286A1 (en) Image sensor package without a frame layer
CN101286501B (zh) 影像感测器封装及其应用的影像摄取装置
CN110211932A (zh) 一种柔性芯片封装结构及制造方法
US7233060B2 (en) Module card structure
US20040240004A1 (en) Image sensor module
US20080124836A1 (en) Packaging substrate and manufacturing method thereof
CN103579258A (zh) 基板内嵌式模块结构
WO2005112115A1 (en) Single row bond pad arrangement of an integrated circuit chip
CN103579259A (zh) 晶圆级影像模块结构
CN101226915B (zh) 封装基板及其制造方法
CN103531546B (zh) 芯片上镂空基板的模块结构
US7064404B1 (en) Image sensor structure
US20060197201A1 (en) Image sensor structure
CN108241237A (zh) 背光模组、电子装置及背光模组的安装方法
CN100565887C (zh) 感测器封装构造及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080213

Termination date: 20110520