CN2394327Y - 塑胶封装结构 - Google Patents

塑胶封装结构 Download PDF

Info

Publication number
CN2394327Y
CN2394327Y CN99246442U CN99246442U CN2394327Y CN 2394327 Y CN2394327 Y CN 2394327Y CN 99246442 U CN99246442 U CN 99246442U CN 99246442 U CN99246442 U CN 99246442U CN 2394327 Y CN2394327 Y CN 2394327Y
Authority
CN
China
Prior art keywords
plastic cement
wafer
cement material
encapsulating structure
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN99246442U
Other languages
English (en)
Inventor
杜修文
彭国峰
陈文铨
何孟南
邱詠盛
陈明辉
叶乃华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kingpak Technology Inc
Original Assignee
Kingpak Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kingpak Technology Inc filed Critical Kingpak Technology Inc
Priority to CN99246442U priority Critical patent/CN2394327Y/zh
Application granted granted Critical
Publication of CN2394327Y publication Critical patent/CN2394327Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本实用新型涉及一种塑胶封装结构,它使用在集成电路的封装技术中,其特点是包括:一塑胶材质基底;一塑胶材质结构,该塑胶材质结构是设置在该塑胶材质基底之上,并与该塑胶材质基底形成一凹槽;一晶片,该晶片是设置在该塑胶材质结构与该塑胶材质基底所形成的凹槽中;以及,一透光层,该透光层上覆盖在该塑胶材质结构及晶片所形成的凹槽上;由此既保护晶片降低成本,同时因简易的裁切技术,降低制程成本,提高了产能。

Description

塑胶封装结构
本实用新型涉及一种封装技术，尤其涉及一种使用于集成电路封装技术中的LCC(LeadlessChipCarriers)塑胶封装结构。
随着科学技术的发达，半导体业也快速发展起来，并带动了电子工业的进步，使得各种各样的电子产品进入了我们的周围，大大的改善了我们的生活方式，因此国内许多厂商竞相投入半导体产业之中，使得我国在国际半导体产业中占有一席之地，连带也让封装业也成为我国重要产业之一。而在图象晶片(imagesensor)的封装中，现有技术的LCC(LeadlessChipCarriers)封装技术，其特点在于，使用陶瓷材料形成承载图象晶片的基底，以及包围晶片四周的结构，以保护该图象晶片。但陶瓷材料成本较高，并且，因陶瓷材料的特性，使其在封装的制程中，需要求较多的制程步骤，以完成晶片的封装，因此，其制程的成本也相对增加。
本实用新型的目的在于克服现有技术的缺点，提出一改进的低成本的塑胶封装结构。
本实用新型的目的是这样实现的：
一种塑胶封装结构，它使用在集成电路的LCC(LeadlessChipCarriers)封装技术中，其特点是包括：
一塑胶材质基底；
一塑胶材质结构，该塑胶材质结构是设置在该塑胶材质基底之上，并与该塑胶材质基底形成一凹槽；
一晶片，该晶片是设置在该塑胶材质结构与该塑胶材质基底所形成的凹槽中；以及，
一透光层，该透光层上覆盖在该塑胶材质结构及晶片所形成的凹槽上。
在上述的塑胶封装结构中，其中，所述的塑胶材质基底为一印刷电路板(PCB)。
在上述的塑胶封装结构中，其中，所述的塑胶材质基底包含数条第一导体，该等第一导体由金属制成。
在上述的塑胶封装结构中，其中，所述的塑胶材质结构是成型在该塑胶材质基底之上，该塑胶材质结构由环氧化塑胶混合物(EpoxyMoldCompound)与BT、FR4、FR5或PPE等塑胶材质组成，在该塑胶材质结构中含有数条第二导体。
在上述的塑胶封装结构中，其中，在所述的晶片上设有一焊垫(pad)，封装的连线(wirebonding)与该第一导体电连接。
在上述的塑胶封装结构中，其中，所述的设置在晶片上的焊垫(pad)，经由该第一导体与该第二导体电连接。
在上述的塑胶封装结构中，其中，所述的透光层是覆盖在所述的塑胶材质结构之上，所述的晶片封装在该塑胶材质结构与该塑胶材质基底之中。
在上述的塑胶封装结构中，其中，所述的透光层可为一透光玻璃片。
在上述的塑胶封装结构中，其中，所述的透光层可为一透光塑胶片。
在上述的塑胶封装结构中，其中，所述的晶片为一感测晶片。
在上述的塑胶封装结构中，其中，所述的感测晶片为一图象感测晶片。
本实用新型由于采用了上述的技术方案，即LCC(LeadlessChipCarriers)封装技术，它利用塑胶材质形成承载晶片的基底和包围晶片四周的结构，用以既保护晶片又降低材料成本；同时，采用特殊且简易的裁切技术，降低了制程的成本，提高了产能。
通过以下对本实用新型塑胶封装结构的一实施例结合其附图的描述，可以进一步理解本实用新型的目的、具体结构特征和优点。其中，附图为：
图1是依据本实用新型提出的塑胶封装结构中裁切后的侧视结构示意图；
图2是依据本实用新型提出的塑胶封装结构中裁切前的俯视结构示意图；
图3是依据本实用新型提出的塑胶封装结构的多个封装制程示意图。
图示中各代号代表的意义为：
                11：塑胶材质基底      12：塑胶材质结构
                13：第一导体          14：第二导体
                15：图象感测晶片      16：透光层
                21：图象感测晶片      22：塑胶材质结构
                23：第二导体          24：界线
本实用新型为一种塑胶封装结构，它使用在集成电路的LCC(LeadlessChipCarriers)封装技术，其结构示意可参见图1所示。
在图1中，塑胶材质基底11与塑胶材质结构12形成一凹槽后，在塑胶材质结构12中穿上复数个导孔，并在该导孔中铺上导电材料，以形成第二导电体14，并让第二导电体14与第一导电体13产生电连接后，将图象感测晶片15置于凹槽内，然后利用连线(wirebonding)让图象感测晶片15上的焊垫(pad)，分别与第一导体13产生电连接，于是图象感测晶片上的焊垫(pad)利用了第一导体13，也同时与第二导电体14产生电连接。最后再将透光层16覆盖在图象感测晶片15及塑胶材质结构12上方，即可形成一感测集成电路(IC)。
本塑封装结构的特点在于，以LCC的塑胶封装结构，来封装图象感测晶片15，而与一般LCC塑胶封装结构不同之处在于，它使用了一透光层16来覆盖在晶片15及塑胶材质结构12的上方。其中透光层16常用的为玻璃，而塑胶材质结构可为还氧化塑胶混合物(EpoxyMoldCompound)，除此，成份还可为BTResin、FR4、FR5、PPE...等塑胶材质。由于塑胶材质结构的成本远比陶瓷为低，所以可节省成本，且制程步骤亦较为简化。
另外，针对多个LCC塑胶封装结构，可利用相同的制程步骤完成在同一块塑胶材质基底，所以在裁切之前是相连接在同一块塑胶材质基底之上，如图2所示意。
在图2中，第二导体23恰好形成了许多裁切的界线24，所以只要依界线24向下裁切，便可将许多个LCC塑胶封装结构完全分离，并同时让第二导体23显现出来，于是图象感测晶片15上的焊垫(pad)便可透过第二导体23与外界电路产生电连接，此时便完成封装。
图3为制程步骤示意图。多个封装的步骤包含：
如图3(a)所示，首先提供一第一塑胶材质，用于成型一塑胶材质基底31，然后提供一第二塑胶材质，用于在该塑胶材质基底31之上再成型一塑胶材质结构32；
如图3(b)，接着提供一第一导电材料，用于在塑胶材质基底31上成型数个第一导电条331，再在该塑胶材质结构32中穿上数个导孔，并在该导孔中铺上一第二导电材料，以形成数个第二导电条332。而第一导条331和第二导条332与该塑胶材质基底31上的线路相通。
如图3(c)，接着提供一晶片35，将该晶片35置于塑胶材质结构32所形成的凹槽34中(参见图3(a)与图3(b))，通过由连线352完成该晶片35接脚焊垫351(pad)与该第一导电条331的电连接；
如图3(d)，最后提供一透光层36，将该透光层36覆盖在塑胶材质结构32及晶片35之上，并采用一裁切技术，以第二导条332为界线24进行裁切，从而得致一颗颗的集成电路，其中晶片35的连线省略不画。
当然，也可以先提供一具有数个LCC塑胶封装结构的基板20，该LCC塑胶封装结构已包含了晶片及连线，且以数个导电条为一界线24(如图2所示)，再自该导电条所形成的界线24裁切，以使该LCC塑胶封装结构自该基板取下。在应用上，可以在晶片附着上去之前裁切，也可等到晶片及玻璃层覆盖上去之后再裁切。
相较之下，本实用新型塑胶封装结构是使用在集成电路的LCC(LeadlessChipCarriers)封装技术上，它使生产成本及生产流程均大有改善。在现有技术LCC(LeadlessChipCarriers)封装技术中，主要是使用陶瓷材料形成承载晶片的基底，以及包围晶片四周的结构，以保护晶片。但陶瓷材料成本较高，且因陶瓷材料的特性，使其在封装的制程中，需要求较多的制程步骤，以完成晶片的封装，因此，其制程之成本也相对增加。
本实用新型塑胶封装结构，由于是使用塑胶材质来形成承载晶片的基底，以及包围晶片四周的结构，所以在材料成本上较为低廉。另外，也是因为使用塑胶材质的关系，使得在制程上可简化一些步骤，并利用了特殊的制程与裁切技术，大大提高产能，所以，此一塑胶封装结构看似简单，却可以符合封装业界与市场上的需求。

Claims (11)

1.一种塑胶封装结构，它使用在集成电路的封装技术中，其特征在于包括：
一塑胶材质基底；
一塑胶材质结构，该塑胶材质结构是设置在该塑胶材质基底之上，并与该塑胶材质基底形成一凹槽；
一晶片，该晶片是设置在该塑胶材质结构与该塑胶材质基底所形成的凹槽中；以及，
一透光层，该透光层上覆盖在该塑胶材质结构及晶片所形成的凹槽上。
2.如权利要求1所述的塑胶封装结构，其特征在于：所述的塑胶材质基底为一印刷电路板。
3.如权利要求1所述的塑胶封装结构，其特征在于：所述的塑胶材质基底包含数条第一导体，该等第一导体由金属制成。
4.如权利要求1所述的塑胶封装结构，其特征在于：所述的塑胶材质结构是成型在该塑胶材质基底之上，该塑胶材质结构由环氧化塑胶混合物与塑胶材质组成，在该塑胶材质结构中含有数条第二导体。
5.如权利要求1所述的塑胶封装结构，其特征在于：在所述的晶片上设有一焊垫，封装的连线与该第一导体电连接。
6.如权利要求5所述的塑胶封装结构，其特征在于：所述的设置在晶片上的焊垫经由该第一导体与该第二导体电连接。
7.如权利要求1所述的塑胶封装结构，其特征在于：所述的透光层是覆盖在所述的塑胶材质结构之上，所述的晶片封装在该塑胶材质结构与该塑胶材质基底之中。
8.如权利要求7所述的塑胶封装结构，其特征在于：所述的透光层可为一透光玻璃片。
9.如权利要求7所述的塑胶封装结构，其特征在于：所述的透光层可为一透光塑胶片。
10.如权利要求1所述的塑胶封装结构，其特征在于：所述的晶片为一感测晶片。
11.如权利要求10所述的塑胶封装结构，其特征在于：所述的感测晶片为一图象感测晶片。
CN99246442U 1999-10-19 1999-10-19 塑胶封装结构 Expired - Lifetime CN2394327Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN99246442U CN2394327Y (zh) 1999-10-19 1999-10-19 塑胶封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN99246442U CN2394327Y (zh) 1999-10-19 1999-10-19 塑胶封装结构

Publications (1)

Publication Number Publication Date
CN2394327Y true CN2394327Y (zh) 2000-08-30

Family

ID=34032062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99246442U Expired - Lifetime CN2394327Y (zh) 1999-10-19 1999-10-19 塑胶封装结构

Country Status (1)

Country Link
CN (1) CN2394327Y (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100369240C (zh) * 2002-05-20 2008-02-13 台湾沛晶股份有限公司 晶片封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100369240C (zh) * 2002-05-20 2008-02-13 台湾沛晶股份有限公司 晶片封装结构

Similar Documents

Publication Publication Date Title
EP1542279A3 (en) Semiconductor device and the method of producing the same
CN100563002C (zh) 发光二极管芯片的封装结构及其方法
CN103579216A (zh) 光学元件封装模块
CN1507041A (zh) 带有倒焊晶片的无引线半导体封装结构及制造方法
CN100338768C (zh) 引线框及用此引线框的半导体器件及其制造方法
CN106531730A (zh) Led封装组件及其制造方法
CN2394327Y (zh) 塑胶封装结构
CN200969348Y (zh) 发光二极管芯片的封装结构
CN1130767C (zh) 具有高辐射特性的半导体器件及其制造方法
CN2741195Y (zh) 用于发光二极管的散热基座及封装结构
CN1828854A (zh) 晶圆级光电半导体组装构造的制造方法
CN1162906C (zh) 堆叠式影像感测器及其制造方法
CN1369905A (zh) 高准确度及灵敏度霍尔感测元件及集成电路的封装方法
CN2461152Y (zh) 具透光片的封装影像感测晶片
CN1152429C (zh) 封装影像感测芯片及其封装方法
CN1433081A (zh) 影像感测器及其封装方法
CN1661814A (zh) 具有支撑体的感光半导体封装件及其制法
CN1870236A (zh) 具有控制芯片的光电芯片双片式基材封装构造的制造方法
CN2572564Y (zh) 晶粒级封装结构
CN2470959Y (zh) 堆叠式影像感测器
CN1185706C (zh) 半导体器件
CN101312133A (zh) 具高效率发光效果的发光二极管封装方法及其封装结构
CN2465329Y (zh) 一种影像感测器
CN2401992Y (zh) 用于光感测晶片封装的塑胶封装结构
CN1225022C (zh) 芯片封装基板

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term