CN110211932A - 一种柔性芯片封装结构及制造方法 - Google Patents

一种柔性芯片封装结构及制造方法 Download PDF

Info

Publication number
CN110211932A
CN110211932A CN201910458708.4A CN201910458708A CN110211932A CN 110211932 A CN110211932 A CN 110211932A CN 201910458708 A CN201910458708 A CN 201910458708A CN 110211932 A CN110211932 A CN 110211932A
Authority
CN
China
Prior art keywords
chip
circuit layer
terminal pad
support plate
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910458708.4A
Other languages
English (en)
Inventor
魏瑀
滕乙超
刘东亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Heqing Flexible Electronic Technology Co Ltd
Original Assignee
Zhejiang Heqing Flexible Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Heqing Flexible Electronic Technology Co Ltd filed Critical Zhejiang Heqing Flexible Electronic Technology Co Ltd
Priority to CN201910458708.4A priority Critical patent/CN110211932A/zh
Publication of CN110211932A publication Critical patent/CN110211932A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

一种柔性芯片封装结构包括柔性基底、电路层、裸芯片；裸芯片具有芯片连接盘，电路层位于柔性基底一侧；裸芯片位于电路层内侧，且通过芯片连接盘与电路层互连；电路层外侧部分露出形成封装连接盘。一种柔性芯片封装结构的制造方法包括：提供载板；提供裸芯片，将裸芯片固定在载板上，使裸芯片上的芯片连接盘朝向载板；在载板上涂布第一液态材料使之完全覆盖裸芯片，然后固化；对固化后的芯片进行减薄处理；将减薄后的芯片从玻璃载板上剥离；在裸芯片连接盘所在表面镀设导电层形成电路层，电路层连接芯片连接盘；在电路层外表面涂布第二液态材料，覆盖部分电路层，未覆盖的部分形成封装连接盘。该芯片封装结构可弯折，厚度超薄。

Description

一种柔性芯片封装结构及制造方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种柔性芯片封装结构及制造方法。
背景技术
自集成电路器件的封装从单个组件的开发，进入到多个组件的集成后，随着产品效能的提升以及对轻薄和低耗需求的带动下，迈向封装整合的新阶段。在此发展方向的引导下，形成了电子产业上相关的两大新主流：系统单芯片SoC(System on Chip)与系统化封装SIP(System in a Package)。
SIP是从封装的立场出发，对不同芯片进行并排或叠加的封装方式，将多个具有不同功能的有源电子元件与可选无源器件，以及诸如MEMS或者光学器件等其他器件优先组装到一起，实现一定功能的单个标准封装件。
但随着科技的发展及市场化需求，目前柔性电子器件越来越被广泛的用到可穿戴、生物医疗及柔性显示等领域。在制备柔性电子器件的过程中，主要面临的挑战是如何将众多的需求功能全部放入极小的空间内，它不仅仅需要器件具有高集成度，同时也需要器件本身具有超薄性、可柔性、可弯折性等特点，目前市场上的柔性电子器件还不能完全同时满足这些要求。
发明内容
本发明的目的在于提供一种厚度超薄、可弯折的柔性芯片封装结构及制造方法。
本发明提供一种柔性芯片封装结构，包括柔性基底、电路层、裸芯片；所述裸芯片具有芯片连接盘，所述电路层位于所述柔性基底一侧；所述裸芯片位于所述电路层内侧，且通过所述芯片连接盘与所述电路层互连；所述电路层外侧部分露出形成封装连接盘。
进一步地，所述封装连接盘外侧还设有表面处理层。
进一步地，所述柔性基底由液态材料固化形成。
本发明还提供一种柔性芯片封装结构的制造方法，包括：提供载板；提供裸芯片，将裸芯片固定在所述载板上，使所述裸芯片上的芯片连接盘朝向所述载板；在所述载板上涂布第一液态材料，使所述第一液态材料完全覆盖所述裸芯片，然后固化形成芯片，固化后的所述第一液态材料形成柔性基底；对所述芯片进行减薄处理，所述芯片包括所述柔性基底、所述裸芯片；将减薄后的所述芯片从所述载板上剥离；在所述芯片连接盘表面镀设导电层形成电路层，所述电路层连接所述芯片连接盘；在所述电路层外表面涂布第二液态材料，覆盖部分所述电路层，未覆盖的部分形成封装连接盘。
进一步地，所述芯片进行所述减薄处理包括从所述柔性基底远离所述裸芯片的一侧将所述柔性基底以及所述裸芯片减薄至目标厚度
进一步地，所述将裸芯片固定在载板上包括：通过在所述载板上贴UV保护胶带，通过所述UV保护胶带将所述裸芯片粘贴固定；所述将减薄后的所述芯片从所述载板上剥离包括：利用UV光对所述UV保护胶带进行UV照射剥离。
进一步地，所述将裸芯片固定在所述载板上，包括：使用贴片机将多个柔性芯片封装结构的裸芯片固定在所述载板上；所述制造方法还包括：在柔性芯片封装结构形成后，进行切割，形成单颗柔性芯片封装结构。
进一步地，所述对所述芯片进行减薄处理包括：采用减薄机将芯片进行减薄处理，使减薄后产品厚度≤50um。
进一步地，还包括：在对所述芯片进行减薄处理后，清洁所述芯片连接盘、粗化减薄后的所述芯片连接盘所在表面。
进一步地，所述在所述芯片连接盘表面镀设导电层形成电路层包括：采用光刻胶在所述芯片连接盘表面进行光绘处理，然后进行溅射镀金属，形成所述电路层。
进一步地，所述溅射镀金属为溅射镀铜，所述制造方法还包括：在形成所述封装连接盘后，进行表面处理，在金属铜外表面形成保护层。
进一步地，所述第一液态材料、第二液态材料为液态聚酰亚胺。
本发明的有益效果是，相较于现有技术，本发明柔性芯片封装结构及制造方法，芯片封装结构包括柔性基底、电路层、裸芯片；所述裸芯片具有芯片连接盘，所述电路层位于所述柔性基底一侧；所述裸芯片位于所述电路层内侧，且通过所述芯片连接盘与所述电路层互连；所述电路层外侧部分露出形成封装连接盘。本发明芯片封装结构可以弯折，且结构简单，厚度超薄。
附图说明
图1为本发明实施例一种柔性芯片封装结构的示意图。
图2为本发明实施例一种柔性芯片封装结构的制造方法的工艺图。
图3为本发明实施例一种柔性芯片封装结构的制造方法的流程图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
如图1所示，本实施例中，柔性芯片封装结构包括柔性基底5、电路层7、裸芯片3。裸芯片3具有芯片连接盘4，电路层7位于柔性基底5一侧。裸芯片3位于电路层7内侧(电路层内侧为与柔性基底接触的那一侧)，且通过芯片连接盘4与电路层7互连。电路层7外侧(电路层外侧为与内侧相对的另外一侧)部分露出形成封装连接盘，封装连接盘连接芯片和外部器件。芯片连接盘连接电路层7与裸芯片3，使得裸芯片3通过芯片连接盘4与电路层7互连，进而通过封装连接盘实现与外部器件互连。
该柔性芯片封装结构由柔性材料构成，故可弯折。同时，结构简单，层次少，排列紧密，因此厚度超薄。
本实施例中，封装连接盘外侧还设有表面处理层8，可以是Ni/Au镀层或其他镀层，本实施例中电路层由铜制成，可降低成本。表面处理层8可保护封装连接盘不易被氧化。在其他实施例中，若电路层采用Au等稳定性好的金属则可不设置表面处理层。柔性基底5由液态材料(如液态聚酰亚胺)固化形成，从而可以做得更薄。
如图1-3所示，本实施例中，柔性芯片封装的制造方法包括如下步骤：
S1、提供载板1；
S2、在载板1上贴UV保护胶带2；
S3、提供裸芯片3，将裸芯片3固定在载板1上，使裸芯片3上的芯片连接盘4朝向载板1；
S4、在载板1上涂布第一液态材料，使第一液态材料完全覆盖裸芯片3，然后固化；
S5、对固化后的产品进行减薄处理；
S6、将减薄后的产品从载板1上剥离；
S7、光刻胶6在芯片连接盘4表面进行光绘处理；
S8、在芯片连接盘4表面镀设导电层形成电路层7，电路层7连接芯片连接盘4；
S9、在电路层7外表面涂布第二液态材料，覆盖部分电路层7，未覆盖的部分形成封装连接盘。
本实施例中，步骤1中，可选取透光性好的玻璃基板作为载板1。在其他实施例中，也可选取具有透光性好、平整度高的可以其他材料作为载板，其中载板的透光性是为方便后续进行UV光照操作。
本实施例中，步骤S2中，在载板1上贴UV保护胶带2可以起到固定粘贴裸芯片3的作用。
本实施例中，步骤S3中，提供裸芯片3，使用贴片机将多个柔性芯片封装的裸芯片3固定在载板1上，使裸芯片3上的芯片连接盘4朝向载板1。贴片机型号可以是Datacon2200、BondLine-BL100-1603、2200EVO或MicroASM AM-X。
本实施例中，步骤S4中，在载板1上涂布第一液态材料，液态材料可用聚酰亚胺(PI)，使第一液态材料完全覆盖裸芯片3，其涂布厚度比芯片高度高出5um～20um，然后固化。固化后的液态材料形成紧密包裹芯片的柔性基底5。在其他实施例中，液态材料可选用其他具有柔性、耐温性好、稳定性好的材料，如聚氨酯(PET)、聚二甲基硅氧烷(PDMS)。
本实施例中，步骤S5中，对芯片进行减薄处理。采用减薄机将芯片进行减薄处理，使减薄后芯片厚度≤50um。采用此方法具有灵活性，可单型号芯片或多型号芯片一起进行减薄，我们只需将裸芯(同型号或不同型号)贴装在透光性好、平整度高的玻璃载板上进行制作，其加工难度小、产品具有多样性。
本实施例中，步骤S6中，将减薄后的芯片从载板1上剥离包括利用UV光对UV保护胶带2进行UV照射剥离。对剥离下来芯片的芯片连接盘4通过Plasma处理对其表面进行清洁，使芯片连接盘4完全裸露出来。并可进行粗化处理减薄后的产品裸芯片连接盘4所在表面。
本实施例中，步骤S7中，采用光刻胶6在芯片连接盘4表面进行光绘处理，在其他实施例中也可采用干胶。
本实施例中，步骤S8中，在芯片连接盘4所在表面镀设导电层形成电路层7，电路层7连接芯片连接盘4。形成电路层7的工艺可以是溅射镀金属，本实施例中采用溅射镀铜，将芯片连接盘4与芯片连接盘4、芯片连接盘4与柔性基材上电路进行互连，实现单一芯片或整个模块的电气互连，形成封装级电路或系统集成电路。在其他实施例中，也可采用其他工艺如溅射镀金。
本实施例中，步骤S9中，在电路层7外表面涂布第二液态材料，液态材料可用聚酰亚胺，厚度5～10um，覆盖部分电路层7，未覆盖的部分形成封装连接盘。并对封装连接盘并进行表面处理，如Ni/Au镀层或其他镀层。在柔性芯片封装结构形成后，通过进行切割形成单颗柔性芯片封装结构。
本实施例在封装过程中对芯片进行减薄，然后再柔性基材上进行电路设计，实现单一芯片的柔性封装或多颗芯片的系统级封装。本实施例芯片封装结构除了给芯片提供机械保护和隔离作用之外，还表现出可柔、可弯折、超薄的特点，其最终封装产品厚度可薄到50um以下甚至更低。
在本文中，术语“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”、“内”、“外”、“竖直”、“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了表达技术方案的清楚及描述方便，因此不能理解为对本发明的限制。
在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，除了包含所列的那些要素，而且还可包含没有明确列出的其他要素。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种柔性芯片封装结构，其特征在于，包括柔性基底、电路层、裸芯片；所述裸芯片具有芯片连接盘，所述电路层位于所述柔性基底一侧；所述裸芯片位于所述电路层内侧，且通过所述芯片连接盘与所述电路层互连；所述电路层外侧部分露出形成封装连接盘。
2.如权利要求1所述的柔性芯片封装结构，其特征在于，所述封装连接盘外侧还设有表面处理层。
3.如权利要求1所述的柔性芯片封装结构，其特征在于，所述柔性基底由液态材料固化形成。
4.一种柔性芯片封装结构的制造方法，其特征在于，包括：提供载板；提供裸芯片，将裸芯片固定在所述载板上，使所述裸芯片上的芯片连接盘朝向所述载板；在所述载板上涂布第一液态材料，使所述第一液态材料完全覆盖所述裸芯片，然后固化形成芯片，固化后的所述第一液态材料形成柔性基底；对所述芯片进行减薄处理，所述芯片包括所述柔性基底、所述裸芯片；将减薄后的所述芯片从所述载板上剥离；在所述芯片连接盘表面镀设导电层形成电路层，所述电路层连接所述芯片连接盘；在所述电路层外表面涂布第二液态材料，覆盖部分所述电路层，未覆盖的部分形成封装连接盘。
5.如权利要求4所述的制造方法，其特征在于，所述芯片进行所述减薄处理包括从所述柔性基底远离所述裸芯片的一侧将所述柔性基底以及所述裸芯片减薄至目标厚度。
6.如权利要求4所述的制造方法，其特征在于，所述将裸芯片固定在载板上包括：通过在所述载板上贴UV保护胶带，通过所述UV保护胶带将所述裸芯片粘贴固定；所述将减薄后的所述芯片从所述载板上剥离包括：利用UV光对所述UV保护胶带进行UV照射剥离。
7.如权利要求4所述的制造方法，其特征在于，所述将裸芯片固定在所述载板上，包括：使用贴片机将多个柔性芯片封装结构的裸芯片固定在所述载板上；所述制造方法还包括：在柔性芯片封装结构形成后，进行切割，形成单颗柔性芯片封装结构。
8.如权利要求4所述的制造方法，其特征在于，所述对所述芯片进行减薄处理包括：采用减薄机对所述芯片进行减薄处理，使减薄后产品厚度≤50um。
9.如权利要求4所述的制造方法，其特征在于，还包括：在对所述芯片进行减薄处理后，清洁所述芯片连接盘、粗化减薄后的所述芯片连接盘所在表面。
10.如权利要求4所述的制造方法，其特征在于，所述在所述芯片连接盘表面镀设导电层形成电路层包括：采用光刻胶在所述芯片连接盘表面进行光绘处理，然后进行溅射镀金属，形成所述电路层。
11.如权利要求10所述的制造方法，其特征在于，所述溅射镀金属为溅射镀铜，所述制造方法还包括：在形成所述封装连接盘后，进行表面处理，在金属铜外表面形成保护层。
12.如权利要求4所述的制造方法，其特征在于，所述第一液态材料、第二液态材料为液态聚酰亚胺。
CN201910458708.4A 2019-05-29 2019-05-29 一种柔性芯片封装结构及制造方法 Pending CN110211932A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910458708.4A CN110211932A (zh) 2019-05-29 2019-05-29 一种柔性芯片封装结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910458708.4A CN110211932A (zh) 2019-05-29 2019-05-29 一种柔性芯片封装结构及制造方法

Publications (1)

Publication Number Publication Date
CN110211932A true CN110211932A (zh) 2019-09-06

Family

ID=67789294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910458708.4A Pending CN110211932A (zh) 2019-05-29 2019-05-29 一种柔性芯片封装结构及制造方法

Country Status (1)

Country Link
CN (1) CN110211932A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613579A (zh) * 2020-05-17 2020-09-01 西北工业大学 一种ic芯片的柔性化制造方法
CN117812845A (zh) * 2024-02-29 2024-04-02 钰泰半导体股份有限公司 被动元器件的封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040032013A1 (en) * 2002-08-15 2004-02-19 Cobbley Chad A. Semiconductor dice packages employing at least one redistribution layer and methods of fabrication
CN102074514A (zh) * 2009-11-23 2011-05-25 三星半导体(中国)研究开发有限公司 封装件及其制造方法
CN106025050A (zh) * 2016-06-08 2016-10-12 中国电子科技集团公司第五十八研究所 一种柔性共形封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040032013A1 (en) * 2002-08-15 2004-02-19 Cobbley Chad A. Semiconductor dice packages employing at least one redistribution layer and methods of fabrication
CN102074514A (zh) * 2009-11-23 2011-05-25 三星半导体(中国)研究开发有限公司 封装件及其制造方法
CN106025050A (zh) * 2016-06-08 2016-10-12 中国电子科技集团公司第五十八研究所 一种柔性共形封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613579A (zh) * 2020-05-17 2020-09-01 西北工业大学 一种ic芯片的柔性化制造方法
CN111613579B (zh) * 2020-05-17 2023-09-26 西北工业大学 一种ic芯片的柔性化制造方法
CN117812845A (zh) * 2024-02-29 2024-04-02 钰泰半导体股份有限公司 被动元器件的封装方法
CN117812845B (zh) * 2024-02-29 2024-05-14 钰泰半导体股份有限公司 被动元器件的封装方法

Similar Documents

Publication Publication Date Title
CN105206592B (zh) 扇出型封装的结构和制作方法
CN109817769B (zh) 一种新型led芯片封装制作方法
TWI312569B (en) Semiconductor package on which a semiconductor device is stacked and production method thereof
US8492181B2 (en) Embedded wafer level optical package structure and manufacturing method
TWI321838B (en) Stacked type chip package, chip package and process thereof
US20080285251A1 (en) Packaging Substrate with Flat Bumps for Electronic Devices and Method of Manufacturing the Same
US8410463B2 (en) Optocoupler devices
KR20020012901A (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
KR101032546B1 (ko) 집적 회로 장치용 무캐리어 칩 패키지 및 그 제조 방법
US6242283B1 (en) Wafer level packaging process of semiconductor
CN110211932A (zh) 一种柔性芯片封装结构及制造方法
CN104952741A (zh) 柔性基板上的电气电路
CN112768364A (zh) 一种板级三维芯片封装结构及其制备方法
TW200926316A (en) Semiconductor package and method thereof
CN113161335B (zh) 心率模组封装结构及其制备方法、以及可穿戴电子设备
CN111128918B (zh) 一种芯片封装方法及芯片
KR100817030B1 (ko) 반도체 패키지 및 이의 제조방법
CN100459123C (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
CN111816571A (zh) 半导体封装方法
TW201208035A (en) Multi-chip stacked assembly with ground connection of EMI shielding
KR101674536B1 (ko) 리드프레임을 이용한 회로 기판의 제조 방법
CN215266272U (zh) 基于铜箔载板的高散热板级扇出封装结构
CN219267637U (zh) 一种半导体封装结构
CN215266271U (zh) 基于铜箔载板的正反面芯片集成封装结构
US20220415803A1 (en) Wafer-level asic 3d integrated substrate, packaging device and preparation method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190906

RJ01 Rejection of invention patent application after publication